电容器及其制造方法

摘要

一种电容器(110)，其中电容器(110)包括电容器电介质(112)，电容器电介质(112)包括第一介电常数值的电介质基体(114)，和比第一介电常数值大的第二介电常数值的多个纳米团簇(116)，所述纳米团簇(116)至少部分地嵌入在电介质基体(114)中，其中所述多个纳米团簇(116)通过自然成核形成在电介质基体(114)中。

权利要求

1.一种电容器(110)，其中所述电容器(110)包括电容器电介质(112)，所述电容器电介质包括：第一介电常数值的电介质基体(114)；

第二介电常数值的多个纳米团簇(116)，所述第二介电常数值比第一介电常数值大，所述纳米团簇(116)至少部分地嵌入在电介质基体(114)中；

其中所述多个纳米团簇(116)通过自然成核形成在电介质基体(114)中。

2.根据权利要求1的电容器(110)，其中电介质基体(114)包括聚合物。

3.根据权利要求1的电容器(110)，其中所述多个纳米团簇(116)包括高k材料。

4.根据权利要求3的电容器(110)，其中所述高k材料包括BaTiO3、SrTiO3、PbTiO3、PbZrTiO3、Bi4Ti3O12、Bi12TiO20和TiO2中的至少一个。

5.根据权利要求1的电容器(110)，其中电介质基体(114)包括低k材料。

6.根据权利要求5的电容器(110)，其中所述低k材料包括金属氧化物、金属氮化物、金属氟化物、金属氯化物中的至少一个。

7.根据权利要求5的电容器(110)，其中所述低k材料包括SiO2、Ga2O3、GeO2、Nb2O5、In2O3、Sb2O3、HfO2、ZrO2、Al2O3、Y2O3、La2O3、Pr2O3和Gd2O3中的至少一个。

8.根据权利要求1的电容器(110)，其中纳米团簇(116)完全由第二介电常数值的材料组成。

9.根据权利要求1的电容器(110)，其中纳米团簇包括核和环绕核的壳，所述壳由介电常数值比核的材料的介电常数值小的材料制成。

10.根据权利要求9的电容器(110)，其中壳由低k材料制成，核由高k材料制成。

11.根据权利要求1的电容器(110)，被适配为单片集成电容器(110)。

12.根据权利要求1的电容器(110)，被适配为金属-氧化物-半导体电容器和金属-绝缘体-金属电容器之一。

13.根据权利要求1的电容器(110)，包括第一电极(118)，所述多个纳米团簇(116)和所述电介质基体(114)沉积在所述第一电极(118)上。

14.根据权利要求13的电容器(110)，其中第一电极(118)与所述多个纳米团簇(116)的至少一部分直接接触。

15.根据权利要求1的电容器(110)，包括第二电极(120)，所述第二电极(120)被布置在所述多个纳米团簇(116)和所述电介质基体(114)上。

16.根据权利要求15的电容器(110)，其中第二电极(120)与所述多个纳米团簇(116)的至少一部分直接接触。

17.根据权利要求1的电容器(110)，其中每个纳米团簇(116)具有0.5nm至100nm的直径。

18.根据权利要求17的电容器(110)，其中每个纳米团簇(116)具有1nm至50nm的直径。

19.根据权利要求1的电容器(110)，其中所述多个纳米团簇(116)和所述电介质基体(114)一起形成薄膜。

20.根据权利要求19的电容器(110)，其中所述薄膜是厚度在1nm和10μm之间的层。

21.根据权利要求20的电容器(110)，其中所述薄膜是厚度在10nm和100nm之间的层。

22.一种制造电容器(110)的方法，其中利用电容器电介质(112)形成电容器(110)，所述方法包括：形成电容器电介质(112)的电介质基体(114)，所述电介质基体(114)具有第一介电常数值；

将第二介电常数值的纳米团簇(116)至少部分地嵌入电介质基体(114)中，所述第二介电常数值比第一介电常数值大；

其中所述多个纳米团簇(116)通过自然成核形成在电介质基体(114)中。

23.根据权利要求22的方法，其中所述多个纳米团簇(116)和所述电介质基体(114)是在共同的沉积过程中同时沉积的。

24.根据权利要求22的方法，其中所述多个纳米团簇(116)和所述电介质基体(114)是通过薄膜工艺、化学汽相蒸汽沉积、等离子增加化学汽相沉积、分子束外延、溅射和原子层沉积之一来制造的。

说明书

电容器及其制造方法

技术领域

[0001] 本发明涉及电容器。

[0002] 此外，本发明涉及制造电容器的方法。

背景技术

[0003] 电容器可以是指可以在电场中在一对导体(可以称作极板)之间储存能量的电器件。在电容器中储存能量的过程可以称作充电，包括在每个极板上积累量值相等但极性相
反的电荷。

[0004] US 2006/0001069公开了一种用于形成具有合适电介质常数并且能够承受电压特性的电介质层的成分。公开了一种MIM电容器以及其生产过程。提供了一种用于形
成电介质层的成分，该成分包括钙钛矿类型电介质晶体微粒、玻璃粉以及水解硅化合物
(hydrolysable silliconcompound)及其低聚物，MIM电容器包括衬底以及依次形成在衬底
上的底部电极层、电介质层和顶部电极，其中电介质层具有的结构使得钙钛矿类型电介质
晶体微粒散布在包含玻璃成型离子的二氧化硅基体中。

[0005] 然而，上述方法包含诸如烧制原料、碾碎并混合以形成涂覆溶液、对膜进行硬化等若干工艺步骤，这是很麻烦的。此外，用传统电容器可获得的电容值可以是很小的，具体是在硬化温度低于400℃的情况，400℃现今被认为是能够对嵌有集成电路(IC)的衬底进行硬化的最高温度。此外，膜厚度在微米级上，这是很厚的。

发明内容

[0006] 本发明的目的是提供一种可以被制造为具有足够高的电容值的电容器结构。

[0007] 为实现上述目的，提供了根据独立权利要求所述的电容器和制造电容器的方法。

[0008] 根据本发明的示例实施例，提供了一种电容器，其中所述电容器包括电容器电介质(可以是夹在两个平行对齐的电极板之间的电绝缘层)，所述电容器电介质包括第一介
电常数值的电介质基体以及第二介电常数值的多个纳米团簇，所述多个纳米团簇至少部分
地嵌入电介质基体(或布置在电解质基体内)中，所述第二介电常数值比第一介电常数值
大，其中所述多个纳米团簇通过自然成核形成在电介质基体中(具体地，在沉积电介质基
体期间，通过共用的沉积过程形成所述多个纳米团簇)。

[0009] 根据本发明的另一示例实施例，提供了一种制造电容器的方法，其中利用电容器电介质形成电容器，该方法包括形成电容器电介质的电介质基体以具有第一介电常数值，
并将比第一介电常数值大的第二介电常数值的多个纳米团簇至少部分地嵌入电介质基体，
其中所述多个纳米团簇通过自然成核形成在电介质基体中。

[0010] 词语“基体”可以具体表示一种物理介质，该物理介质环绕并固定另一材料的纳米团簇。基体可以是具有完全被纳米团簇填充的凹槽或孔洞的三维材料块，从而将纳米团簇固定在原地。因此基体表示其中嵌入另一组分的材料的主相。在实施例中，基体材料的体
积可以比纳米团簇的体积大。基体可以是一种粘合环绕物质，在所述粘合环绕物质中生长
或包含纳米团簇。

[0011] 词语“纳米团簇”可以具体表示物理颗粒，所述物理颗粒至少部分地被基体环绕，使得在基体和纳米团簇之间形成直接物理接触。这种纳米团簇或纳米颗粒可以具有在大约0.5nm和大约100nm之间的量级上的尺寸，具体地具有在大约1nm与大约50nm之间的量级
上的尺寸。这种纳米团簇可以具有多种形状，例如球形或具有更低有序度的形状。针对这种纳米团簇的示例是在另一相位或化学成分的环绕材料中的在生产期间自然形成的材料包
含物、提供给其他材料并固化的颗粒等。在实施例中，纳米团簇是多原子或多分子的颗粒，其中通过沉积工艺形成所述多原子或多分子的颗粒，以便被另一介质所环绕。优选地，纳米团簇是自然晶体化的纳米晶体颗粒。

[0012] 词语“介电常数”(可以表示为εr)可以表示对电场如何影响电介质和受电介质影响加以描述的物理量。介电常数取决于材料响应于电场而极化从而减小材料中总电场的
能力。介电常数与电极化率有关。

[0013] 纳米团簇在基体中的“自然成核”一词可以表示由于材料的分子间力而发生的一种材料分离过程。如果相同分子之间的分子间力比不同分子之间的分子间力大，则发生相
分离。不希望限于例如使用原子层沉积(ALD)的具体理论，在用羟基功能化的衬底上以脉
冲施加电介质前体材料(金属有机化合物)，这引起化学反应，该化学反应导致电介质前体
中的金属离子与衬底表面的羟基族之间的粘合。在下一步骤中，可以将衬底外露于氧化物
源，从而形成电介质层。接下来，可以在电介质层上生长不同的电介质。该另外的电介质前体化合物与电介质层的可用氧化物位置起反应，通过外露于氧化物源而转化为另一电介质
材料。利用特定组合和工艺条件，由于材料的表面自由量的差别，化学反应引起材料分离，这导致另一电介质材料中的成核过程，从而导致另一电介质材料自集合成为第一电解质材
料的基体内的纳米团簇。

[0014] 技术人员将容易理解，嵌入基体并通过自然成核与基体同时形成的纳米团簇，跟嵌入基体并通过将预制纳米颗粒和预制基体材料混合然后将混合物转化成粘合态或固态
而形成的纳米团簇，在结构上是清楚地可区分的。本发明的过程将产生一种极为有序的固
态本体，该固态本体具有极少缺陷并且基本上没有结构失配的晶界。在另一方面，传统结构具有较大密度的结构缺陷或晶格缺陷，通过微结构分析，具体通过纳米团簇的晶体特性和
通过晶粒边界分析，可以清楚地与本发明的结构区分开来。例如，技术人员可以通过电子显微镜，具体是通过透射电子显微镜(TEM)容易地执行这种分析。

[0015] 在实施例中，可以提供具体用于集成电路(IC)应用的电容器电介质，电容器电介质包括：可以由例如聚合物材料制成的基体，以及嵌入这种基体中的纳米团簇的形式的高
电介质常数特别填充物。薄膜工艺可以形成这种系统，其中电介质层的小厚度可以有助于
实现电容器的非常高的电容值。因此，甚至对于可以进一步继续小型化的集成电路应用来
说，提供这种小尺寸电容器也可以允许在纳米级制造具有足够高电容值的电容器。具体地，可以制造厚度为例如10nm或更薄的薄膜，使得这些薄膜可以取代易受击穿场影响的传统
高k电极层而合适地用作栅极电介质材料。可以在一个薄膜工艺过程期间(例如在共同的
原子层沉积(ALD)或化学汽相沉积(CVD)过程中)制造嵌入基体中的这种纳米团簇。当在
基体中形成纳米团簇时，可以促进基体中的纳米团簇的自然成核(具体通过在共同的制造
过程中沉积电介质层的两个成分，更具体通过在沉积过程期间同时为两个成分提供前体)。
执行后一方法可以允许获得机械和电稳定的电介质层，并可以允许同时制造具有高电容值
的电容器。

[0016] 接下来，将说明电容器的其他示例实施例。然而，这些实施例也应用于这种方法。

[0017] 电容器的电介质基体可以包括聚合物。词语“聚合物”可以表示由称作单体的相同片段的链组成的长分子。聚合物可以通过聚合作用形成，聚合作用是指相同分子的联合。
这种聚合物可以具有例如4或其他的介电常数值。这种聚合物可以是机械稳定的，并且可
以起到合适的基体的作用，以便以化学上兼容的方式容纳纳米团簇。

[0018] 多个纳米团簇可以包括高k材料。高k材料可以表示为具有足够大的电介质常数的电介质材料。这可以允许电容器具有足够大的电容值。这种高k电容器电介质的实现是
一种合适的策略，该策略允许将微电子组件进一步小型化而不使这种材料的性能劣化。

[0019] 电介质基体可以包括低k材料。因此，电介质基体的k值可以比纳米团簇的电介质值小。

[0020] 纳米团簇可以由第二介电常数值的材料组成。在这种实施例中，纳米团簇可以由单一均质材料制成，所述单一均质材料在纳米团簇的不同部分中相同。电容器的不同纳米
团簇也可以由相同材料制成。这可以允许以合理的努力制造电容器。

[0021] 备选地，不同纳米团簇可以由具有不同介电常数值的不同材料制成。因此，可以提供用于调节电容器性能的附加设计参数。然而，在该实施例中，单独的纳米团簇也可以是均质的。这可以允许保持制造过程简单。

[0022] 在备选实施例中，纳米团簇可以包括(例如球形)核和环绕核的壳(例如球形壳)。壳可以由介电常数值比核的材料的介电常数值小的材料制成。利用这种核-壳纳米
团簇，可以具体使壳适于提供与基体的合适粘合，并使壳适于作为用于防止不期望的迁移
等的阻挡层，其中壳的内部可以由在电容器的电介质特性放面可最优化的核形成。因此利
用这种布置，可以使设计更加自由。

[0023] 壳可以由低k材料制成。对于薄壳，薄壳不必须显著地对电容器的电容起作用。后一特性可以主要由纳米团簇的高k特性来实现，这是因为由于可以在诸如粘合性、化学兼容性等其他特性方面使壳最优化。

[0024] 电容器可以被适配成单片集成电容器。因此，电容器可以单片地集成在半导体衬底中，在所述半导体衬底中可以提供有其他电组件。作为示例，高电容器结构可以用作存储单元的一部分，例如与如场效应晶体管的选择晶体管相组合。电容可以有许多其他应用，例如谐振电路或滤波器等，在谐振电路或滤波器等中，电容器可以单片地集成在具有诸如电
感或电阻器等其他微电子组件的衬底中。

[0025] 电容器可以是MOS电容器(金属氧化物半导体)。备选地，电容器可以是MIM(金属绝缘体金属)电容器。因此，例如在金属工艺或半导体工艺中可以有许多不同配置。

[0026] 电容器可以包括第一电极(如第一金属层或任何其他导电材料结构)，在第一电极上可以沉积多个纳米团簇和电介质基体。因此，第一电极可以作为支撑或衬底或模板，以容纳用于形成电容器电介质层的材料，其中可以通过诸如ALD或CVD的薄膜工艺来形成电
容器的电介质层。

[0027] 电容器还可以包括布置在多个纳米团簇和电介质基体上的第二电极(如第二金属层或任何其他导电材料结构)。在已经沉积了由纳米团簇和基体构成的薄膜之后，可以产生第二电极，使得两个电极夹着具有足够高电容值的电容器电介质。

[0028] 第一电极和/或第二电极可以与多个纳米团簇的至少一部分直接机械接触。在这种实施例中，在第一电极和第二电极的两个相对部分之间，可以最多有一个纳米团簇。防止串联的若干纳米团簇(从电的角度来看)是有利的，这是因为电容器的串联可以减小电容
值。因此，通过确保在直接将第一电极与第二电极相连接的路径上布置仅一个纳米团簇，可以安全地防止电容的这种不期望的可能减小。

[0029] 每个纳米团簇可以具有大约0.5nm至大约100nm的尺寸，具体可以具有大约1nm至大约50nm的尺寸。这些尺寸可以对电容器的纳米团簇求平均之后的平均值。这种尺寸
可以是沿单个、两个或三个坐标轴的空间延伸。多个纳米团簇和电介质基体可以一起形成
薄膜；具体形成厚度在大约1nm和大约10μm之间的层，更具体地形成厚度在大约10nm与
大约100nm之间的层。由于在与电极(作为电容器板)的延伸方向垂直的方向上的这种小
的厚度，可以获得足够高的电容值。

[0030] 作为用于纳米团簇和基体的电介质材料，可以使用任何电介质材料，例如金属氧化物、金属氮化物、金属氟化物、金属氯化物以及有机电介质材料。例如，SiO2、Si3N4、MgO、Al2O3、P2O5、P4O10、CaO、Sc2O3、TiO2、Fe2O3、WoO3、SnO2、Cr2O3、NiO、Ga2O3、GeO2、As2O3、SrO、Y2O3、ZrO2、Mb2O5、In2O3、Sb2O3、TeO2、BaO、La2O3、CeO2、PrO2、Nd2O3、Sm2O3、Gd2O3、Dy2O3、Ho2O3、Er2O3、Yb2O3、Lu2O3、HfO2、Ta2O5、ZrX Si1-xOy、HfX Si1-xOy(HfSiO4)、MgAl2O4、AlX Zr1-xO2、LaAlO3、LaAlOn、YAlO3、Y3Al5O12、BaTiO3、SrTiO3、PbTiO3、CaTiO3、Bi4Ti3O12、Bi12TiO20、MgTiO3、CaTiO3、SrZrO3、BaZrO3、PbZrO3、YSZ、LiNbO3、SrBi2Tr2O9、KtAO3、GaASO4或InPO4。

[0031] 例如，团簇可以是任何高k电介质材料。例如，BaTiO3可以被实现为钙钛矿铁电材料，其中，根据微结构和工艺，所述钙钛矿铁电材料可以具有大于10,000的k值。也可以使用其他钙钛矿材料，如，SrTiO3、PbTiO3、PbZrTiO3及其固态溶液，还有Bi4Ti3O12、Bi12TiO20、TiO2。

[0032] 例如，基体材料可以是任何低k电介质，例如金属氧化物、金属氮化物、金属氟化物、金属氯化物和有机电介质材料。作为基体的可能低k电介质材料是有机/聚合物材料和二元金属氧化物，如，SiO2、Ga2O3、GeO2、Nb2O5、In2O3、Sb2O3、HfO2、ZrO2、Al2O3、Y2O3、La2O3、Pr2O3、Gd2O3硅酸盐和这些材料的混合物。它们可以具有10到30的相对低的k值。

[0033] 以下，将说明方法的其他示例实施例。然而，这些实施例也应用于电容器。

[0034] 可以在共同的过程中同时沉积多个纳米团簇和电介质基体。通过在共同的步骤中制造这两个组件，可以保持较短的制造时间并且也保持较低的制造成本。

[0035] 可以通过薄膜工艺制造多个纳米团簇和基体，具体通过CVD(更具体，PECVD(等离子增强化学汽相沉积))或ALD造多个纳米团簇和基体。具体地，利用ALD，可以以非常高的
精度来限定内嵌有纳米团簇的基体的厚度。MBE(分子束外延)和溅射法是合适制造方法的
其他备选。

[0036] 由于本发明的实施例允许大量不同材料的组合，所以实现了设计自由，使得允许根据特定应用的要求来最优化纳米团簇和基体的材料组合。在这种情况下，可以选择相应
材料的电介质特性以调节电容值。

[0037] 对于任何方法步骤，可以实现从半导体工艺中已知的任何传统过程。形成层或组件可以包括诸如CVD、PECVD、ALD、氧化或溅射等沉积工艺。去除层或组件可以包括：诸如湿蚀刻、等离子蚀刻等蚀刻工艺，以及诸如光学光刻、UV光刻、电子束光刻等的图案化工艺。

[0038] 本发明的实施例不限制于特定材料，从而可以使用许多不同材料。对于导电结构，可以使用金属化结构、硅化物结构或多晶硅结构。对于半导体区或组件，可以使用晶体硅。对于绝缘部分，可以使用二氧化硅或氮化硅。

[0039] 系统可以形成在纯晶体硅晶片或SOI晶片(绝缘体上硅)上。

[0040] 可以实现诸如CMOS、BIPOLAR、BICMOS等任何工艺技术。

[0041] 本发明的上述和其他方面将从下述实施例的示例中清晰可见，参考这些实施例的示例来说明本发明的上述和其他方面。

附图说明

[0042] 下文将参考实施例的示例对本发明进行更详细的描述，但本发明不限于此。

[0043] 图1示出了根据本发明的示例实施例的集成电路，所述集成电路具有根据本发明的示例实施例的集成电容器。

[0044] 图2和图3示出了根据本发明的示例实施例的电容器的布置。

具体实施方式

[0045] 图中的说明是示意性的。在不同的图中，相似或相同的单元具有相同的参考标记。

[0046] 图1示出了根据本发明的示例实施例的集成电路100。

[0047] 集成电路100是以硅工艺形成的，即，形成在晶体硅衬底102上。集成电路100包括集成电路部分104，诸如电感、电阻器、晶体管等多个集成电路组件可以单片地集成在集成电路部分104中。集成电路100还包括单片集成电容器110，所述单片集成电容器110经
由导电迹线106电耦合至集成电路部件104的。因此，电容器110可以与单片集成电路组
件104交互，例如以形成谐振电路、振荡器电路、滤波器、存储单元等。

[0048] 电容器110包括由具有第一介电常数值的电介质基体114形成的薄膜电容器电介质层112。具有比第一介电常数值大的第二介电常数值的多个纳米团簇116嵌入在电介质
基体114中。在图1的实施例中，电介质基体114由聚合物材料制成，而多个纳米团簇116
包括高k材料。纳米团簇116由单一材料制成，即具有均质结构。

[0049] 第一电极118被提供在薄膜电容器电介质层112下方并由金属或半导体材料(如多晶硅或铜)制成，多个纳米团簇116和电介质基体114在共同的制造过程中通过CVD沉
积在第一电极118上。

[0050] 可以通过调节CVD过程，例如通过相应地设置前体(precursor)成分，来限定纳米团簇116和电介质基体114的相对百分比。通过限定CVD工艺参数，还可以限定诸如纳米
团簇116直径之类的其他参数。此外，可以通过相应地选择CVD参数来调节和促进纳米团
簇116的自然成核。

[0051] 也可以由半导体材料(如多晶硅)或金属材料(如铜)制成的第二电极120被布置在多个纳米团簇116和电介质基体114上。在图1的实施例中，纳米团簇116是具有大
约10nm直径的球体。薄膜112在根据图1的垂直方向上的厚度是30nm。

[0052] 图2示出了根据本发明的另一示例实施例的电容器200。

[0053] 在图2所示实施例中，可以在薄膜112与上部电极120之间形成可选的薄电介质层202。在薄膜112与第二电极118之间提供另一薄电介质层204。两个电介质层202、204
都可以是低k电介质层。在图2的实施例中，应注意，使颗粒116处于使得颗粒116的空间
布置不会将电容减小到不期望的值的状态。

[0054] 图2示出了超级电容器200的示意图，超级电容器200包括团簇-基体结构，在团簇-基体结构中高k团簇116在低k基体114内。

[0055] 如果使用铁电材料作为高k材料，则使用处于特定状态(关于在电场或磁场中的温度、团簇尺寸)的材料可以是合适的。有序的电偶极矩是铁电材料的高k值的成因。如
果薄膜电容器中的每个铁电团簇具有不同的偶极矩方向(随机分布或彼此相反)，则由于
这些偶极矩相对于彼此的偏移，膜中的总电介质常数可以非常低或接近零。这也适用于在
团簇内具有不同偶极矩方向的团簇。因此，形成有序的偶极矩或停止偶极矩可以是有利
的。在居里点(Tc)铁电材料可以将其晶体结构改变为立方体，这可以停止自然偶极子极
化，在Tc以上铁电材料可以回到顺电态。可以利用掺杂剂来调节Tc的值。例如，对于钛酸
钡(BaTiO3)，可以使用Sr、Pb或Zr以期望的方式来改变居里温度。如果团簇116以比铁电
材料的晶畴(domain)尺寸小的形式存在(例如5nm至100nm)，则铁电的偶极矩不能存在
或不能改变方向，那么铁电就变成所谓的超级顺电。由于特定薄膜沉积工艺的性质(例如
ALD(原子层沉积))，可以自动获得该选择。另一选择是使用磁场或电场来控制方向，以形
成有序的偶极矩。还可以组合上述选择以进一步提高电容器200的性能。因此，由于相对
高的电介质常数，使用高k材料是有利的。

[0056] 在图2的实施例中，在电极118、120之间的每个垂直连接路径中，最多仅提供单个团簇116。因此，可以安全地防止电容器的任何不期望的串联，其中电容器的所述不期望的串联可以减小布置200的整体电容。

[0057] 图3示出了根据另一示例实施例的电容器300。

[0058] 在该实施例中，纳米团簇包括核302并且包括环绕核302的壳304，壳304由电导率值比核302的材料的电导率值小的材料制成。因此，壳304可以起到某种阻挡层的作用，
所述阻挡层使得可以调节不同材料之间合适的兼容性。壳304甚至可以由低k材料制成，
而核302应当由高k材料制成。图3示出了实施例300，其中防止了电容器的不期望的串
联。

[0059] 图3示出了超级电容器300的示意图，超级电容器300包括团簇-基体结构，在团簇-基体结构中，具有高k核302和低k壳304的团簇彼此紧密地封装或者散布在低k电
介质基体114中。

[0060] 根据本发明的示例实施例，提供了由高k电介质团簇(如核-壳团簇)组成的超级电容器。

[0061] 本发明的实施例基于电介质层，可以使用电介质层来极大地提高电容密度，并在2
硅中实现超高(＞400nF/mm 或更高)电容器。示例应用领域是在三维硅衬底上的集成MOS
和MIM电容器。可以在如去耦或滤波之类的应用中实现这些电容器。另一示例类别的应用
是RF补给线(supply-line)去耦、锁相环滤波、功率管理(DC-DC转换)、备用电源(集成电
池)(在环境智能中是μ瓦特域)等。根据本发明的示例实施例的超高值电容器可以使得
能够实现数字TV、高度集成DC-DC转换(如在PMU设备中)等等中的低成本芯片外去耦的
2
突破，对于该超高值电容器可以实现高达300至400nF/mm 或更高的密度要求。

[0062] 另一实施例可以是，将超级电容器用作无线传感器的能量存储器件，所述能量存储器件连接至如太阳能电池(具体是由于这些太阳能电池的设想的低泄漏特性)之类的能
量提取装置。

[0063] 具体使用第三维的方法可以应用于提高电容密度而不使用附加的昂贵硅表面。

[0064] 根据本发明的示例实施例，可以提供一种超级电容器，所述超级电容器包括高k电介质团簇和低k电介质基体或通过薄膜工艺同时沉积的高k核/低k壳的团簇，或者由
高k电介质团簇和低k电介质基体或通过薄膜工艺同时沉积的高k核/低k壳的团簇组成
的超级电容器。

[0065] 如果膜中具有散布在低k电介质基体中的由高k电介质组成的团簇，则膜的总电容可以非常高。当膜偏置时，由于电极之间的低k电介质基体，也由于电极之间的长距离，所以电流不流动。然而，由于团簇和基体的不同电导率，电子可以被俘获在高k电介质团簇的表面。因为团簇材料的高电介质常数使得存储电子的量可以非常高，所以薄膜可以获得
极其高的电容，而由于低k材料基体，泄漏电流很低。

[0066] 如果具有由高k电介质核和低k电介质壳组成的团簇，则团簇的电容可以按照壳的厚度、核的尺寸以及核与壳的材料成分在很宽的范围内显著变化。团簇可以表现为电介
质材料，并可以模型化为AC偏置的两个平行电容器串联。壳的厚度可以比团簇尺寸小，因
此团簇可以具有相对高的k值，由紧密封装的这种团簇组成的膜可以实现极高的总电容。

[0067] 核部分可以是任何高k电介质材料。例如，可以将BaTiO3实现为钙钛矿铁电材料，根据微结构和工艺，所述钙钛矿铁电材料可以具有大于10,000的k值。该材料可以是用于根据示例实施例的电容器的合适的高k材料。也可以使用诸如SrTiO3、PbZrTiO3及其固体
溶液的其他钙钛矿材料。壳部分可以是任何低k电介质，如金属氧化物、金属氮化物、金属氟化物、金属氯化物和有机电介质材料。用于根据示例实施例的电容器的有前景的低k电
介质材料是二元金属氧化物，如SiO2、HfO2、ZrO2、Al2O3、Y2O3、La2O3、Pr2O3、Gd2O3和硅酸盐以及这些材料的混合物。所述有前景的低k电介质材料可以具有10至30的相对低的k值。

[0068] 可以利用CVD和ALD来沉积由散布在低k电介质基体中的高k团簇组成或由高k核/低k壳团簇组成的薄膜。这些方法可以允许团簇和基体同时生长，使得可以减小或最
小化团簇与基体之间的失配，并且这可以以有利的方式改善电特性(低缺陷密度)。如果对
包括具有高k颗粒的低k前体的溶液使用溶胶凝胶方法，则所形成的薄膜与根据本发明的
示例实施例所形成的薄膜相比将具有更多的失配/缺陷。

[0069] 根据本发明的示例实施例的薄膜沉积工艺可以如下。首先，可以在诸如硅衬底的衬底上或电极的沉积均质低k电介质层以防止短路。接下来，可以沉积高k电介质团簇和
低k材料基体或沉积核-壳团簇。这里，根据沉积条件和材料特性，可以显著影响团簇而不
是均质复合层。因此，材料组合和前体等等的合适选择可以用作用于制造具有期望性能的
电容器的设计参数。

[0070] 根据本发明的示例实施例的电容器结构可以允许具体获得以下优点：

[0071] - 高电容和低泄漏电流

[0072] - 可以应用许多材料

[0073] - 可以根据沉积条件来控制团簇尺寸和壳厚度。每个团簇可以是几十纳米，还可以沉积低k材料的单分子层作为壳，这可以允许获得高电容。

[0074] 最后，应注意，上述实施例说明而非限制本发明，在不脱离所附权利要求所限定的本发明的范围的前提下，本领域技术人员将能够设计出许多备选实施例。在权利要求中，括号中的任何附图标记不应被解释为限制权利要求。动词“包括”及其变形的使用并不排除存在除了在权利要求或说明书全文中所列元件或步骤以外的其他元件或步骤。对元素的单
数引用并不排除对该元素的复数引用，反之亦然。在列举了若干装置的设备权利要求中，这些装置中的一些可以由同一项软件或硬件来实现。在互不相同的从属权利要求中阐述特定
措施并不表示不能有利地使用这些措施的组合。