降低初始化或置位操作功耗的电阻随机存储器及其操作方法

摘要

本发明属于不挥发存储器技术领域，具体为一种降低初始化或置位操作功耗的电阻随机存储器及其操作方法。该电阻随机存储器通过增加反馈电阻和比较器，实时反馈电阻随机存储器中存储电阻在初始化操作或者位置操作时电阻状态的变化，可以省去初始化操作或者位置操作成功后不必要的初始化电压或者位置电压偏置时间，因此能大大降低该电阻随机存储器的功耗。同时，该电阻随机存储器的初始化操作方法或者位置操作方法不需要其后的读验证操作步骤，从而可将电阻随机存储器的读写通路分开优化设计。

权利要求

1.一种电阻随机存储器，包括用于对存储单元进行初始化操作或者置位操作的写驱动模块，其特征在于，还包括：与所述存储单元耦接的反馈电阻，用于反馈存储单元中存储电阻的状态变化；以及比较器，用于控制所述写驱动模块输出，反馈存储电阻状态变化的信息输入至该比较器；

所述比较器的第一输入端输入反馈存储电阻状态变化的信息，所述比较器的第二输入端输入参考电压；

所述比较器的输入端耦接写驱动模块的使能端。

2.如权利要求1所述的电阻随机存储器，其特征在于，所述写驱动模块还用于对存储单元进行复位操作。

3.如权利要求2所述的电阻随机存储器，其特征在于，还包括与所述反馈电阻并联的开关，复位操作或者读操作时，所述开关导通。

4.如权利要求1所述的电阻随机存储器，其特征在于，所述存储单元包括选通管和存储电阻。

5.如权利要求4所述的电阻随机存储器，其特征在于，所述存储单元为1T1R结构、1D1R结构、2T2R结构、或者2D2R结构。

6.如权利要求1或4所述的电阻随机存储器，其特征在于，所述存储电阻为具有存储特性的CuxO、WOy、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO3或PbZrTiO3，其中，1＜x≤2、1＜y≤3。

7.一种如权利要求1所述电阻随机存储器的初始化操作方法，其特征在于，包括以下步骤：(1)写驱动模块输出初始化电压信号，其同时偏置于存储单元和反馈电阻；

(2)存储单元中的存储电阻发生初始化转变；

(3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以中断写驱动模块输出初始化电压信号。

8.一种如权利要求1所述电阻随机存储器的置位操作方法，其特征在于，包括以下步骤：(1)写驱动模块输出置位电压信号，其同时偏置于存储单元和反馈电阻；

(2)存储单元中的存储电阻发生置位转变；

(3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以中断写驱动模块输出置位电压信号。

9.一种电阻随机存储器，包括用于对存储单元进行初始化操作或者置位操作的写驱动模块，其特征在于，还包括：置于位线上的反馈电阻，用于反馈存储单元中存储电阻的状态变化；

置于所述反馈电阻和写驱动模块的输出端之间的开关；以及比较器，反馈存储电阻状态变化的信息输入至该比较器，使该比较器输出信息控制所述开关转变为关断状态；

所述比较器的第一输入端输入反馈存储电阻状态变化的信息，所述比较器的第二输入端输入参考电压。

10.如权利要求9所述的电阻随机存储器，其特征在于，还包括：第一MOS管，其与所述开关、反馈电阻并联连接；以及

初始化控制电路，其根据输入对置位/初始化有效控制信号以控制所述第一MOS管的导通和关断。

11.如权利要求9所述的电阻随机存储器，其特征在于，还包括：置于所述比较器的第一输入端的分压电路，其用于降低比较器的输入电压至器件核心电压。

12.如权利要求11所述的电阻随机存储器，其特征在于，所述分压电路为电阻分压电路、MOS管分压电路或者电容分压电路。

13.如权利要求11所述的电阻随机存储器，其特征在于，所述分压电路为电容分压电路时，电阻随机存储器还包括第二MOS管，所述初始化控制电路的输出信号控制所述第二MOS管的导通与关断，电压大小等于的器件核心电压电源信号经过第二MOS管输入至比较器的第二输入端。

14.如权利要求11所述的电阻随机存储器，其特征在于，还包括输出组合逻辑模块，其用于将置位/初始化有效控制信号、所述比较器输出信号和所述初始化电路输出信号的组合逻辑以实现对所述开关控制。

15.如权利要求9或10所述的电阻随机存储器，其特征在于，所述存储单元包括选通管和存储电阻。

16.如权利要求15所述的电阻随机存储器，其特征在于，所述存储单元为1T1R结构、

1D1R结构、2T2R结构、或者2D2R结构。

17.如权利要求9或10所述的电阻随机存储器，其特征在于，所述存储电阻为具有存储特性的CuxO、WOy、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO3或PbZrTiO3，其中，1＜x≤2、1＜y≤3。

18.一种如权利要求9所述电阻随机存储器的初始化操作方法，其特征在于，包括以下步骤：(1)写驱动模块输出初始化电压信号，其同时偏置于存储单元和反馈电阻；

(2)存储单元中的存储电阻发生初始化转变；

(3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以使置于位线上的开关关断、进而使写驱动模块输出初始化电压信号停止偏置于存储单元上。

19.一种如权利要求9所述电阻随机存储器的置位操作方法，其特征在于，包括以下步骤：(1)写驱动模块输出置位电压信号，其同时偏置于存储单元和反馈电阻；

(2)存储单元中的存储电阻发生置位转变；

(3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以使置于位线上的开关关断、进而使写驱动模块输出初始化电压信号停止偏置于存储单元上。

说明书

降低初始化或置位操作功耗的电阻随机存储器及其操作方

法

技术领域

[0001] 本发明属于不挥发存储器技术领域，具体涉及一种电阻随机存储器(ResistiveRandom Access Memory，RRAM)及其操作方法，尤其涉及一种通过实时反馈控制初始化(Forming)或者置位(Set)操作以降低功耗的电阻随机存储器及其相应的初始化或者置位(Set)操作方法。

背景技术

[0002] 电阻随机存储器(RRAM)是利用存储介质(如某些二元金属氧化物)具有明显的双稳态的特性来存储信息的。电阻随机存储器的存储介质在电信号(电流脉冲信号或者电压脉冲信号)的作用下，使存储介质在高电阻状态(High Resistance State，HRS)和低电阻(Low Resistance State，LRS)状态之间可逆转换，从而实现存储功能。这两个状态可以在一定条件下方便的进行互相转换，由此可以分别用这两个状态来存储0、1信息。现有技术报道中，CuxO(1＜x≤2)、WOx(1＜x≤3)、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO3、PbZrTiO3、Pr1-xCaxMnO3等金属氧化物都可以作为电阻随机存储器的存储介质。

[0003] 图1所示为现有技术的1T1R结构的电阻随机存储器单元结构示意图。如图1所示，12表示选通管T(选通管在该实例中为MOS管)，14表示存储电阻R。在存储单元的写操作过程中，将存储电阻14的高阻态定义为″0″，存储电阻14的低阻状态定义为″1″；由低阻态写为高阻态(写″0″操作)定义为ReSet操作(复位操作)，由高阻态写为低阻态(写″1″操作)定义为Set操作(置位操作)。同时电阻随机存储器在执行第一次写操作之前，以存储电阻14是CuxO(1＜x≤2)为例，通常需要进行一次类似Set操作的Forming操作，以激活存储介质。Forming操作和Set操作通常都是通过在存储单元上施加电压脉冲信号以实现。

[0004] 图2所示为现有技术电阻随机存储器的Set操作或者Forming操作的示意图。为示意性说明，将Set操作或者Forming操作置于同一脉冲波形图中。如图2所示，对电阻随机存储器单元施加一个T1到T3时间端的电压脉冲波形(Set脉冲或者Forming脉冲)，在T1到T2时间段，Set操作或者Form操作未发生，存储电阻处于高阻态，流过存储电阻的电流较小，因此功耗也较低。但是在T2时间点发生Set操作或者Form操作后，存储电阻转变为低阻态，电流大大增加，因此T2到T3时间段的功耗激增，也即图中所示的高功耗部分。由上述可知，对于RRAM的Forming操作(初始化操作)或者Set操作功耗，主要消耗在存储电阻转变为高阻态后的时间段内。

[0005] 另一方面，一般来说，存储器在制造过程中都会存在工艺波动性，因此存储单元之间的Forming或者Set的时间也存在差异。通常都会在统计上取一个较长的脉冲时间来确保所有的存储单元都能被Forming或者Set成功，因此，当工艺波动越大时，某些存储单元实际的Forming或者Set的时间要比设定的Forming或者Set的时间要短得多，因此在Forming或者Set后的低阻上浪费的功耗将越大。

发明内容

[0006] 本发明要解决的技术问题是，进一步降低电阻随机存储器的Forming操作和Set操作的功耗。

[0007] 为解决以上技术问题，本发明提供一种电阻随机存储器。该存储器包括用于对存储单元进行Forming操作或者置位操作的写驱动模块；还包括：

[0008] 与所述存储单元耦接的反馈电阻，用于反馈存储单元中存储电阻的状态变化；以及

[0009] 比较器，用于控制所述写驱动模块输出，反馈存储电阻状态变化的信息输入至该比较器。

[0010] 作为较佳实施例，所述写驱动模块还用于对存储单元进行复位操作；所述电阻随机存储器还包括与所述反馈电阻并联的开关，复位操作或者读操作时，所述开关导通。

[0011] 根据本发明提供的电阻随机存储器，其中，所述存储单元包括选通管和存储电阻。所述存储单元可以为1T1R结构、1D1R结构、2T2R结构、或者2D2R结构。所述存储电阻可以为具有存储特性的CuxO、WOy、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO3或PbZrTiO3，其中，1＜x≤2、1＜y≤3。

[0012] 根据本发明提供的电阻随机存储器，其中，所述比较器的第一输入端输入反馈存储电阻状态变化的信息，所述比较器的第二输入端输入参考电压。所述比较器的输入端耦接写驱动模块的使能端。

[0013] 本发明同时提供以上所述电阻随机存储器的Forming操作方法，主要包括以下步骤：

[0014] (1)写驱动模块输出Forming电压信号，其同时偏置于存储单元和反馈电阻；

[0015] (2)在第一时间点，存储单元中的存储电阻发生Forming转变；

[0016] (3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以中断写驱动模块输出Forming电压信号。

[0017] 本发明进一步提供以上所述电阻随机存储器的置位操作方法，主要包括以下步骤：

[0018] (1)写驱动模块输出置位电压信号，其同时偏置于存储单元和反馈电阻；

[0019] (2)在第一时间点，存储单元中的存储电阻发生置位转变；

[0020] (3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以中断写驱动模块输出置位电压信号。

[0021] 同时本发明还提供一种电阻随机存储器，包括用于对存储单元进行初始化操作或者置位操作的写驱动模块，并且还包括：

[0022] 置于位线上的反馈电阻，用于反馈存储单元中存储电阻的状态变化；

[0023] 置于所述反馈电阻和写驱动模块的输出端之间的开关；以及

[0024] 比较器，反馈存储电阻状态变化的信息输入至该比较器，使该比较器输出信息控制所述开关转变为关断状态。

[0025] 作为较佳技术方案，所述电阻随机存储器还包括：

[0026] 第一MOS管，其与所述开关、反馈电阻并联连接；以及

[0027] 初始化控制电路，其根据输入对置位/初始化有效控制信号以控制所述第一MOS管的导通和关断。

[0028] 所述比较器的第一输入端输入反馈存储电阻状态变化的信息，所述比较器的第二输入端输入参考电压。

[0029] 较佳地，所述电阻随机存储器进一步还包括：置于所述比较器的第一输入端的分压电路，其用于降低比较器的输入电压至器件核心电压。

[0030] 所述分压电路为电阻分压电路、MOS管分压电路或者电容分压电路。

[0031] 所述分压电路为电容分压电路时，电阻随机存储器还包括第二MOS管，所述初始化控制电路的输出信号控制所述第二MOS管的导通与关断，电压大小等于的器件核心电压电源信号经过第二MOS管输入至比较器的第二输入端。

[0032] 较佳地，所述电阻随机存储器进一步还包括输出组合逻辑模块，其用于将置位/初始化有效控制信号、所述比较器输出信号和所述初始化电路输出信号的组合逻辑以对实现对所述开关控制。

[0033] 根据本发明说提供的电阻随机存储器，其中，所述存储单元包括选通管和存储电阻。所述存储单元为1T1R结构、1D1R结构、2T2R结构、或者2D2R结构。所述存储电阻为具有存储特性的CuxO、WOy、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物、SrZrO3或PbZrTiO3，其中，1＜x≤2、1＜y≤3。

[0034] 本发明还提供以上所述电阻随机存储器的初始化操作方法，其包括以下步骤：

[0035] (1)写驱动模块输出初始化电压信号，其同时偏置于存储单元和反馈电阻；

[0036] (2)存储单元中的存储电阻发生初始化转变；

[0037] (3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以使置于位线上的开关关断、进而使写驱动模块输出初始化电压信号停止偏置于存储单元上。

[0038] 本发明还提供以上所述电阻随机存储器的置位操作方法，其包括以下步骤：

[0039] (1)写驱动模块输出置位电压信号，其同时偏置于存储单元和反馈电阻；

[0040] (2)存储单元中的存储电阻发生置位转变；

[0041] (3)反馈存储电阻状态变化的信息输入至比较器，比较器同时输出信号以使置于位线上的开关关断、进而使写驱动模块输出初始化电压信号停止偏置于存储单元上。

[0042] 本发明的技术效果是，通过增加反馈电阻和比较器，实时反馈电阻随机存储器中存储电阻在Forming操作或者Set操作时电阻状态的变化，可以省去Forming操作或者Set操作成功后不必要的Forming电压或者Set电压偏置时间，因此能大大降低该电阻随机存储器的功耗。同时，该电阻随机存储器的Forming操作方法或者Set操作方法不需要其后的读验证操作步骤，从而可将电阻随机存储器的读写通路分开优化设计。

附图说明

[0043] 图1是现有技术的1T1R结构的电阻随机存储器单元结构示意图。

[0044] 图2是现有技术电阻随机存储器的Set操作或者Forming操作的示意图。

[0045] 图3是本发明提供的第一实施例电阻随机存储器。

[0046] 图4是本发明提供的电阻随机存储器的Set操作或者Forming操作的示意图。

[0047] 图5是本发明提供的第二实施例电阻随机存储器。

[0048] 图6为本发明提供的第三实施例电阻随机存储器。

[0049] 图7为本发明提供的第四实施例电阻随机存储器。

[0050] 图8为本发明提供的第五实施例电阻随机存储器。

[0051] 图9为分压电路结构示意图。

[0052] 图10为分压电路的输入输出信号关系示意图。

[0053] 图11为图8所示实施例电阻随机存储器中各点的仿真波形示意图。

具体实施方式

[0054] 为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。这里，当描述一个元件与另一个元件耦接时，第一元件可以直接与第二元件耦接，或者可以通过另一个元件与第二元件耦合。此外，为了清楚起见，省略了对于完整理解本发明并不重要的一些元件。同样，全文中相同的标号表示相同的元件。

[0055] 图3所示为本发明提供的第一实施例电阻随机存储器。如图3所示，该电阻随机存储器300包括写驱动模块320、反馈电阻360、比较器380。其中，写驱动模块320可以产生用于Forming操作的脉冲信号或者用于Set操作的脉冲信号，在该实施例中，脉冲信号为电压脉冲信号。写驱动模块320产生的脉冲信号输出至存储阵列中的存储单元340。需要说明的是，写驱动模块320和存储单元340之间是耦合的，它们之间可以是直接连接，也可以是间接连接，例如，写驱动模块320和存储单元340之间还设置有位线选通管等元件。图3中只是示意性地给出了一个存储单元，在该实施例中，存储单元340为1T1R结构，其包括选通管344和存储电阻342。存储单元340的具体形式不受本发明限制，例如，存储单元还可以是1D1R结构(选通管为二极管D)、2T2R、2D2R结构等。反馈电阻360与存储单元340耦接，从而写驱动模块320输出的信号可以依次经过存储单元340、反馈电阻360至接地端形成回路。需要说明的是，反馈电阻360和存储单元340之间可以是直接连接，也可以是间接连接，例如反馈电阻360和存储单元340之间还设置有列译码器等元件。反馈电阻360的大小值不受本发明限制，其可以根据存储电阻342的高阻态值等参数确定。反馈电阻360可以是独立存在的电阻元件，也可以是回路中限流管、开关管(图中为示出)等元件的等效电阻。比较器380在A点与反馈电阻360连接，在Forming操作或者Set操作时，由于反馈电阻360的存在，可以导致在A点形成电压分压，该分压信号可以随存储单元中的存储电阻
342的状态变化而变化，因此，可以反馈存储单元中存储电阻的状态变化。该反馈电阻状态变化的信息可以经过382端(“+”端)输入至比较器380。比较器382的另一输入端接参考电压。比较器382进一步输出信号至写驱动模块320，比较器382输出的信号可以通过写驱动模块320的使能端控制写驱动模块320的输出。例如，比较器382输出高电平时，不中断写驱动模块320的输出(Set脉冲或者Forming脉冲)；比较器382输出低电平时，中断写驱动模块320的输出(即Set脉冲或者Forming脉冲中断)。需要说明的是，对本发明思想不构成实质影响的电阻随机存储器300的其它模块(例如，行译码器、列译码器、列选通管、读驱动电路、输入/输出缓冲模块等)在图3中作省略，但其并不构成对本发明的限制。

[0056] 图4所示为本发明提供的电阻随机存储器的Set操作或者Forming操作的示意图。如图4所示，其上部分的图为电压脉冲示意图，其用于Set或者Forming操作；其图4的下部分为Set操作或者Forming操作的电流随时间变化图。

[0057] 结合图3和图4所示，首先说明Forming操作的具体过程。在T1时间点，写驱动模块开始输出电压脉冲信号，其Forming电压同时偏置于存储电阻342和反馈电阻360之上，此时，存储电阻342为高阻态，反馈电阻360上具有第一分压，该第一分压从A点输入至比较器380，由于该第一分压小于参考电压，比较器380输出高电平，写驱动模块320继续输出Forming电压。在T2’时间点，存储电阻在Forming电压的偏置下有高阻态转变成低阻态，此时，反馈电阻360上具有第二分压，第二分压由于存储电阻342的阻值降低而增大，该第二分压从A点输入至比较器380，由于该第二分压大于参考电压，比较器380输出低电平，写驱动模块320中断，Forming电压变为0。因此，原先设定的Forming脉冲时间段(T2’-T3)不需要继续输出Forming电压，因此节约了T2’-T3时间段的功耗。

[0058] 结合图3和图4所示，然后说明Set操作的具体过程，Set操作与Forming操作均是将存储电阻由高阻态写为低阻态，其过程基本类似，主要是Set操作的Set电压低于Forming电压。在T1时间点，写驱动模块开始输出电压脉冲信号，其Set电压同时偏置于存储电阻342和反馈电阻360之上，此时，存储电阻342为高阻态，反馈电阻360上具有第三分压，该第三分压从A点输入至比较器380，由于该第三分压小于参考电压，比较器380输出高电平，写驱动模块320继续输出Set电压。在T2’时间点，存储电阻在Set电压的偏置下有高阻态转变成低阻态，此时，反馈电阻360上具有第四分压，第四分压由于存储电阻342的阻值降低而增大，该第四分压从A点输入至比较器380，由于该第四分压大于参考电压，比较器380输出低电平，写驱动模块320中断，Set电压变为0。因此，原先设定的Set脉冲时间段(T2’-T3)不需要继续输出Forming电压，因此节约了T2’-T3时间段的功耗。

[0059] 图4所示电阻随机存储器在具有低Set操作功耗和Forming操作功耗的同时，还可以省去Set操作功耗和Forming操作后的读操作验证步骤(以验证Set操作或者Forming操作是否成功)。传统的方式是每次Forming或者Set后都要启动读出电路来，读出电路和参考电流进行比较来判断读出是否Forming或者Set成功，这种方法的缺点是需要读出电路参与到验证过程中，即整个Forming或者Set的过程中需要读取电路参与，读写的切换以及读出参考电流源都会小号一部分功耗。结合图4，采用本发明的方法同时也能验证foming或者Set是否成功，这是由于，如果Set操作功耗或Forming操作不成功，写驱动模块不停止输出脉冲信号，Set电压或者Forming电压继续偏置，直至成功操作。因此从根本上不需要验证操作。从而，在编程存储单元的同时无需读操作过程的参与，可将存储器的读写通路分开。进一步说就是读、写存储器的相关电路可以分开设计，可以进行各自优化(专门为写优化和为读优化)，达到更好的电路性能。

[0060] 图5所示为本发明提供的第二实施例电阻随机存储器。对比图4和图5所示实施例，其主要区别在于，第二实施例电阻随机存储器增加了一个与存储电阻360并联连接的开关362。在Forming操作或者Set操作时，开关362断开。在Forming操作或者Set操作之外的ReSet操作或者读操作中，开关362导通，反馈电阻306被断路，从而不会因为存储电阻360而额外增加ReSet操作或者Set操作的功耗。

[0061] 图6为本发明提供的第三实施例电阻随机存储器。该电阻随机存储器300包括写驱动模块420、反馈电阻460、比较器480以及开关470(K1)。其中，写驱动模块420可以产生用于Forming操作的脉冲信号或者用于Set操作的脉冲信号，在该实施例中，脉冲信号为电压脉冲信号，脉冲信号信号的具体形式不受本发明实施例限制。写驱动模块420产生的脉冲信号可以依次经过开关470、反馈电阻460输出至存储阵列中的存储单元440。需要说明的是，写驱动模块420和开关470之间是耦合的，它们之间可以是直接连接，也可以是间接连接，例如，写驱动模块420和开关470之间还设置有位线选通管等元件。图6中只是示意性地给出了一个存储单元，在该实施例中，存储单元440为1T1R结构，其包括选通管444和存储电阻442。存储单元440的具体形式不受本发明限制，例如，存储单元还可以是1D1R结构(选通管为二极管D)、2T2R、2D2R结构等。反馈电阻460的大小值不受本发明限制，其可以根据存储电阻442的高阻态值等参数确定。反馈电阻460可以是独立存在的电阻元件，也可以是回路中限流管、开关管(图中为示出)等元件的等效电阻。比较器480在A点与反馈电阻460连接，在Forming操作或者Set操作时，由于位线上反馈电阻360的存在，可以导致在A点形成电压分压，该分压信号可以随存储单元中的存储电阻342的状态变化而变化，因此，可以反馈存储单元中存储电阻的状态变化。该反馈电阻状态变化的信息可以经过482端(“+”端)输入至比较器480。比较器482的另一输入端接参考电压。比较器482进一步输出信号至开关470，比较器482输出的信号控制开关的导通或者关断。例如，开关可以选择为NMOS管，比较器482输出高电平时(也即存储电阻442置于高阻态时)，开关为导通状态；比较器482输出低电平时(也即存储电阻442转变为低阻态后)，开关为关断状态。需要说明的是，对本发明思想不构成实质影响的电阻随机存储器400的其它模块(例如，行译码器、列译码器、列选通管、读驱动电路、输入/输出缓冲模块等)在图6中作省略，但其并不构成对本发明的限制。

[0062] 结合图6和图3所示实施例，其主要增加了置于位线上的开关470，并且将反馈电阻460、开关470串联置于写驱动模块420和存储单元440之间，写驱动模块420的输出信号依次经过反馈电阻460、开关470输出至存储单元或者存储阵列；比较器480的输出信号控制开关470的导通与关断。首先写驱动模块420输出信号进行Set或者Forming操作时，K1闭合，存储电阻442为高阻态，A点为高电平，其高电平输入至比较器的第二端482，通过与参考电压比较，比较器480仍旧输出高电平以维持开关继续导通。然后，当存储电阻442在Set或者Forming操作成功后，存储电阻442由高阻态转换为低阻态，A点为低电平，其低电平输入至比较器的第二端482，通过与参考电压比较，比较器480输出转换为低电平以使开关470关断，阻止了写驱动模块420的输出信号进一步作用于存储单元，从而减少了功耗。因此，可以发现，其降低Set/Forming操作功耗的基本原理与图3所示实施例的基本原理类似，主要是利用了反馈电阻的信息反馈作用。因此，图4所示的电阻随机存储器的Set操作或者Forming操作的示意图同样适用于该图6所示实施例。

[0063] 需要说明的是，图6所示实施例将反馈电阻460和开关470串联置于位线，而不是如图3所示的置于源线，这样避免了图3所示实施例中可能由于Set/Forming操作成功后A点高电平又会因放电到低而又变为低电平。

[0064] 图7为本发明提供的第四实施例电阻随机存储器。对比图6和图7所示实施例，其主要区别在于，第四实施例的电阻随机存储器增加了初始化控制电路490和MOS管491。在图7所示实施例中，在Set/Forming操作的初始瞬间，有可能A点难以置位高电平，因此，比较器在初始阶段就可能把开关470置于关断状态，从而可能不能成功实现Set/Forming操作。增加初始化控制电路490和MOS管491后，在Set/Forming操作的初始瞬间，在Set/Forming(置位/初始化)有效控制信号同时输入至初始化控制电路490，以使初始化控制电路490输出控制信号使与开关470和反馈电阻460并联的MOS管491瞬间导通，从而写驱动模块420输出的控制信号可以经过MOS管491输入至A点、存储单元。因此，在Set/Forming操作的初始瞬间，A点电平可以保证为高电平，从而保证开关470导通，避免了图6所示实施例中可能出现的Set/Forming操作不成功的现象。

[0065] 图8为本发明提供的第五实施例电阻随机存储器。在图7所示实施例的基础上，图8所示实施例的电阻随机存储器继续进行了优化设计。如图8所示，该实施例电阻随机存储器还包括分压电路493、MOS管495以及输出组合逻辑模块497。由于Forming/Set脉冲的电压通常超过器件核心电压Vdd(例如在0.13um工艺下Vdd＝1.2V)，从而使A点的高电平电压(例如Vpp)比较高，若比较器工作在高电压则会增加比较器本身的功耗。因此，为了降低比较器的功耗，需要降低比较器输入端482的输入电压，即将A点的高电平降低后输入至B点。因此，将分压电路493置于A点和B点之间，以使反馈存储电阻状态变化的信息中的高电平电压得到降低。

[0066] 图9为分压电路结构示意图。分压电路可以选用三种形式，例如，图9所示的电阻分压电路、MOS管分压电路、电容分压电路。

[0067] 继续如图8实施，在该实施例中，分压电路493选择9所示的电容分压电路，因此，设置一个Vdd电压，Vdd电压通过MOS管495输入至放大器的第二端482，MOS管495的导通与关断通过初始化控制电路490控制。其中，Vdd为器件核心电压，其小于A点的高电平电压Vpp。与分压电路493并联置于放大器的第二端482的MOS管495用来初始化电容分压节点482，也即图9中电容分压电路的输出，同时也可以使得比较器480的输出有效，即在电路开始工作之前，使得分压电路493的输出为高电平Vdd，同时比较器480的输出节点F也为高电平Vdd。

[0068] 图10为分压电路的输入输出信号关系示意图。参考图8和图10，当Forming/Set有效控制信号输入初始化控制电路490后，其输出信号使MOS管495导通，使得分压电路输出被初始化为Vdd，分压电路输入同样在初始化控制电路490和MOS管491的作用下被初始化为Vpp，当Forming/Set进行时，由于存储电阻仍然为高阻，故分压电路输入依然为高电压Vpp，故分压电路的输出依然为Vdd；当Forming/Set成功后，分压电路的输入将大幅降低，故分压电路的输出也随之降低，这种差别别被比较器480区别。

[0069] 继续如图8所示，在该实施例中，还包括输出组合输出逻辑模块497，Forming/Set有效控制信号同时输入至输出组合逻辑模块497，比较器480的输出信号输入至输出组合逻辑模块497，初始化控制电路490的输出信号也输入至输出组合逻辑模块497，输出组合逻辑模块497的输出信号输出控制开关470的导通与关断。输出组合逻辑模块497实现Forming/Set有效控制信号、比较器480输出信号和初始化电路490输出信号的组合逻辑对开关K1的控制，当Forming/Set信号无效时，也即不进行Froming/Set时，开关K1将被关断。当Forming/Set信号有效时，同样根据初始化电路输出490的输出，使得开关K1初始化导通一段时间，等初始化结束后，开关K1的导通情况由比较器480的输出决定。输出组合逻辑497实现上述功能来控制开关K1的导通。此外开关组合逻辑还包括电平转化电路，由于开关K1通常为工作在Vpp的PMOS或者CMOS传输门，所以输出组合逻辑497的另一个功能在于将输入的Vdd逻辑电平信号转化为输出Vpp的逻辑电平信号，通常用简单的低电平到高电平转化电路实现。

[0070] 图11为图8所示实施例电阻随机存储器中各点的仿真波形示意图。结合图8和图11所示，写驱动模块420发出Forming/Set操作信号时，D点同步发出如图11所示的Forming/Set有效控制信号(例如低电平有效)，初始化控制电路的输出点C点的输出信号(瞬间脉冲)使MOS管491、495导通，从而使A点初始化为高电平Vpp并同时将比较器的第二端B点的电压初始化为Vdd；初始化同时使得开关K1的输入E点导通(例如高电平)，在初始化结束后，由于比较器480的输出有效(例如高电平)，通过输出组合逻辑497使得开关K1输入E点维持导通的高电平；存储电阻被Set/Forming操作成功以后，A点的电压将会从Vpp降为一个较低的电平，同时经过分压电路，比较器480的输入也由Vdd降为一个较低电平，比较器反馈输出电平由高电平降为0，从而使得K1输入E点的高电平降为0，从而关断开关K1节省功耗。

[0071] 需要说明的是，本领域技术人员可以将图7和图8所示实施例的改进形式，同样应用于可以图3所示实施例中以对图3所示实施例的电路进一步优化设计。

[0072] 尽管对本发明的描述是以参考实例和较佳实施例的方式作出的，但是本领域的技术人员将认知到，在不脱离本发明的范围和精神的前提下，可以在形式或者细节上作出改变。