应变GeOI结构及其形成方法

摘要

本发明提出一种应变GeOI结构，包括：表面具有氧化物绝缘层的硅衬底；形成在所述氧化物绝缘层之上的Ge层，其中，Ge层与所述氧化物绝缘层之间形成有第一钝化薄层；形成在所述Ge层之上的栅堆叠，以及形成在所述栅堆叠之下的沟道区和沟道区两侧的漏区和源区；和覆盖所述栅堆叠的SiN应力帽层以使所述沟道区产生应变。在本发明实施例中锶锗化物或钡锗化物形成的钝化薄层属于半导体，在本发明实施例中通过第一钝化层可以改善Ge材料与绝缘氧化物之间的界面态问题，从而降低该界面处的漏电和散射。此外，通过本发明实施例的SiN应力帽层可以使沟道区产生应变，从而提高器件性能。

权利要求

1.一种应变GeOI结构，其特征在于，包括：表面具有氧化物绝缘层的硅衬底；

形成在所述氧化物绝缘层之上的Ge层，其中，所述Ge层与所述氧化物绝缘层之间形成有第一钝化薄层；

形成在所述Ge层之上的栅堆叠，以及形成在所述栅堆叠之下的沟道区和沟道区两侧的漏区和源区；和覆盖所述栅堆叠的SiN应力帽层以使所述沟道区产生应变，其中，所述第一钝化薄层为锶锗化物薄层或钡锗化物薄层。

2.如权利要求1所述的应变GeOI结构，其特征在于，所述栅堆叠包括：位于所述Ge层之上的栅介质层；

位于所述栅介质层之上的栅电极；和

位于所述栅介质层和所述栅电极两侧的侧墙，其中，所述侧墙的高度为所述栅电极的高度的0.5-0.8倍。

3.如权利要求1所述的应变GeOI结构，其特征在于，还包括：形成在所述Ge层之上的第二钝化薄层，所述第二钝化薄层为锶锗化物薄层、钡锗化物薄层或GeSi钝化薄层。

4.如权利要求1所述的应变GeOI结构，其特征在于，所述氧化物绝缘层和所述Ge层之间通过键合方式相连。

5.一种应变GeOI结构的形成方法，其特征在于，包括以下步骤：在第一衬底之上形成Ge层；

对所述Ge层的第一表面进行处理以形成第一钝化薄层；

将所述第一衬底、所述Ge层及所述第一钝化薄层翻转并转移至表面具有氧化物绝缘层的硅衬底；

去除所述第一衬底；

形成位于所述Ge层之上的栅堆叠，并形成位于所述栅堆叠之下形成沟道区，以及位于所述沟道区两侧的漏区和源区；和在所述栅堆叠之上形成覆盖所述栅堆叠的SiN应力帽层以使所述沟道区产生应变，其中，所述第一钝化薄层为锶锗化物薄层或钡锗化物薄层。

6.如权利要求5所述的应变GeOI结构的形成方法，其特征在于，所述在Ge层之上形成栅堆叠进一步包括：在所述Ge层之上形成栅介质层；

在所述栅介质层之上形成栅电极；

在所述栅介质层和所述栅电极两侧形成侧墙；

刻蚀所述侧墙以使所述侧墙的高度为所述栅电极的高度的0.5-0.8倍。

7.如权利要求5所述的应变GeOI结构的形成方法，其特征在于，在所述去除第一衬底之后，还包括：对所述Ge层的第二表面进行处理以形成第二钝化薄层，所述第二钝化薄层为锶锗化物薄层、钡锗化物薄层或GeSi钝化薄层。

8.如权利要求5所述的应变GeOI结构的形成方法，其特征在于，通过键合方式将所述第一钝化薄层与所述氧化物绝缘层相连。

说明书

应变GeOI结构及其形成方法

技术领域

[0001] 本发明涉及半导体设计及制造技术领域，特别涉及一种应变GeOI(绝缘体上Ge)结构及其形成方法。

背景技术

[0002] 长期以来，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’s law)不断按比例缩小，其工作速度越来越快，但是，对于基于Si材料本身的而言，已经接近于物理与技术的双重极限。因而，人们为了不断提升MOSFET器件的性能提出了各种各样的方法，从而MOSFET器件的发展进入了所谓的后摩尔(More-Than-Moore)时代。基于异质材料结构尤其是Si基Ge材料等高载流子迁移率材料系统的高迁移率沟道工程是其中的一种卓有成效的技术。例如，将Ge与具有SiO2绝缘层的Si片直接键合形成GeOI结构就是一种具有高空穴迁移率的Si基Ge材料，具有很好的应用前景。

[0003] 现有GeOI结构是将Ge与SiO2等绝缘氧化物直接键合，或者Ge上形成有GeO2再与硅片键合。现有技术存在的缺点是，在GeOI技术中如果直接在绝缘氧化物衬底之上形成Ge材料，由于Ge材料与绝缘氧化物之间的接触界面比较差，尤其是界面态密度很高，从而引起比较严重的散射和漏电，最终影响了器件性能。此外，由于Ge层非常薄，因此Ge层难于形成应变。

发明内容

[0004] 本发明的目的旨在至少解决上述技术缺陷之一，特别是解决目前GeOI结构中Ge与氧化物绝缘体之间界面态很差的缺陷，以及Ge层难于形成应变的缺陷。

[0005] 为达到上述目的，本发明一方面提出一种应变GeOI结构，包括：表面具有氧化物绝缘层的硅衬底；形成在所述氧化物绝缘层之上的Ge层，其中，所述Ge层与所述氧化物绝缘层之间形成有第一钝化薄层；形成在所述Ge层之上的栅堆叠，以及形成在所述栅堆叠之下的沟道区和沟道区两侧的漏区和源区；和覆盖所述栅堆叠的SiN应力帽层以使所述沟道区产生应变。

[0006] 在本发明的一个实施例中，所述栅堆叠包括：位于所述Ge层之上的栅介质层；位于所述栅介质层之上的栅电极；和位于所述栅介质层和所述栅电极两侧的侧墙，其中，所述侧墙的高度为所述栅电极的高度的0.5-0.8倍。

[0007] 在本发明的一个实施例中，所述第一钝化薄层为锶锗化物薄层、钡锗化物薄层、GeSi钝化薄层或Si薄层。

[0008] 在本发明的一个实施例中，还包括：形成在所述Ge层之上的第二钝化薄层，所述第二钝化薄层为锶锗化物薄层、钡锗化物薄层或GeSi钝化薄层。

[0009] 在本发明的一个实施例中，所述氧化物绝缘层和所述Ge层之间通过键合方式相连。

[0010] 本发明另一方面还提出了一种应变GeOI结构的形成方法，包括以下步骤：在第一衬底之上形成Ge层；对所述Ge层的第一表面进行处理以形成第一钝化薄层；将所述第一衬底、所述Ge层及所述第一钝化薄层翻转并转移至表面有氧化物绝缘层的硅衬底；去除所述第一衬底；形成位于所述Ge层之上的栅堆叠，并形成位于所述栅堆叠之下形成沟道区，以及位于所述沟道区两侧的漏区和源区；和在所述栅堆叠之上形成覆盖所述栅堆叠的SiN应力帽层以使所述沟道区产生应变。

[0011] 在本发明的一个实施例中，所述在Ge层之上形成栅堆叠进一步包括：在所述Ge层之上形成栅介质层；在所述栅介质层之上形成栅电极；在所述栅介质层和所述栅电极两侧形成侧墙；刻蚀所述侧墙以使所述侧墙的高度为所述栅电极的高度的0.5-0.8倍。

[0012] 在本发明的一个实施例中，所述第一钝化薄层为锶锗化物薄层、钡锗化物薄层、GeSi钝化薄层或Si薄层。

[0013] 在本发明的一个实施例中，在所述去除第一衬底之后，还包括：对所述Ge层的第二表面进行处理以形成第二钝化薄层，所述第二钝化薄层为锶锗化物薄层、钡锗化物薄层或GeSi钝化薄层。

[0014] 在本发明的一个实施例中，在所述去除第一衬底之后，还包括：对所述Ge层的第二表面进行硅化处理以形成GeSi钝化薄层。

[0015] 在本发明的一个实施例中，通过键合方式将所述第一钝化薄层与所述氧化物绝缘层相连。

[0016] 在本发明实施例中通过第一钝化层可以改善Ge材料与绝缘氧化物之间的界面态问题，从而降低该界面处的漏电和散射。在本发明优选实施例中，锶锗化物或钡锗化物或GeSi形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。此外，通过本发明实施例的SiN应力帽层可以使沟道区产生应变，从而提高器件性能。在本发明的有效实施例中，当侧墙的高度为栅电极的高度的0.5-0.8倍时，SiN应力帽层的应力可以更有效地传递到沟道区，从而更有效地改善器件性能。

[0017] 本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

[0018] 本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

[0019] 图1为本发明实施例的应变GeOI结构的示意图；

[0020] 图2-6为本发明实施例的应变GeOI结构的形成方法的中间步骤示意图。

具体实施方式

[0021] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

[0022] 下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

[0023] 如图1所示，为本发明实施例的应变GeOI结构的示意图。该GeOI结构包括表面有氧化物绝缘层1200的硅衬底1100和形成在氧化物绝缘层1200之上的Ge层1300，其中，Ge层1300与氧化物绝缘层1200之间形成有第一钝化薄层1400。在本发明实施例中，第一钝化薄层1300为采用锶Sr或钡Ba对Ge层1200的第一表面进行处理形成的为锶锗化物GeSrx或钡锗化物GeBax。当然在本发明的其他实施例中，第一钝化薄层1400还可为GeSi钝化薄层或Si薄层。在本发明的一个实施例中，表面有氧化物绝缘层的硅衬底1100包括Si衬底，及形成在Si衬底之上的SiO2绝缘层。由于锶锗化物或钡锗化物形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。在本发明实施例中，为了生成具有应变的Ge沟道器件，该应变GeOI结构还包括在栅堆叠之上形成覆盖栅堆叠(栅介质层1600和栅电极1700)的SiN应力帽层1900以使沟道区产生应变。在本发明实施例中，可通过调节SiN应力帽层1900中N的组分使得沟道区产生压应变或张应变，从而提高器件性能。

[0024] 在本发明的一个实施例中，该应变GeOI结构还包括形成在所述Ge层之上的第二钝化薄层1500。其中，同样地，第二钝化薄层1500采用锶Sr或钡Ba对Ge层1400的第二表面进行处理形成的为锶锗化物或钡锗化物。当然在本发明的其他实施例中，也可通过其他方式形成第二钝化薄层1500，即该第二钝化薄层1500为GeSi。

[0025] 在本发明的一个实施例中，该GeOI结构还包括形成在第二钝化薄层1500之上的栅介质层1600和形成在栅介质层1600之上的栅电极1700，以及形成在Ge层1400之中的源极和漏极1800。

[0026] 如图2-6所示，为本发明实施例的应变GeOI结构的形成方法的中间步骤示意图。该方法包括以下步骤：

[0027] 步骤S101，提供第一衬底2000，其中，第一衬底2000为Si衬底或者Ge衬底。当然在本发明的其他实施例中，还可采用其他衬底。在本发明实施例中第一衬底2000可重复使用，从而降低制造成本。

[0028] 步骤S102，在第一衬底2000之上形成Ge层1300，如图2所示。

[0029] 步骤S103，采用锶Sr或钡Ba对Ge层1300的第一表面进行处理以形成第一钝化薄层1400，该第一钝化薄层1400为锶锗化物或钡锗化物，如图3所示。当然在本发明的其他实施例中，第一钝化薄层1400还可为GeSi钝化薄层或Si薄层，例如对Ge层1300进行Si化处理，或者在Ge层1300上淀积Si薄层。

[0030] 步骤S104，将第一衬底2000、Ge层1300及第一钝化薄层1400翻转并转移至表面有氧化物绝缘层1200的硅衬底1100，如图4所示。在本发明的一个实施例中，通过键合方式将第一钝化薄层1300与氧化物绝缘层1200相连。

[0031] 步骤S105，去除第一衬底2000，如图5所示。

[0032] 步骤S106，可选择地，采用锶或钡对Ge层1400的第二表面进行处理以形成第二钝化薄层1500，该第二钝化薄层1500为锶锗化物或钡锗化物，如图6所示。同样地，在本发明的其他实施例中，也可通过其他方式形成第二钝化薄层1500，即该第二钝化薄层1500为GeSi。

[0033] 步骤S107，形成位于第二钝化薄层1500之上的栅堆叠(即栅介质层1600和栅电极1700)及栅堆叠两侧的侧墙，并形成位于栅堆叠之下形成沟道区，以及位于沟道区两侧的漏区和源区1800。。在本发明的实施例中，栅堆叠及源区和漏区的形成既可以采用前栅(gate-first)工艺，也可以采用后栅(gate-last)工艺。

[0034] 在本发明的优选实施例中，还可对侧墙进行刻蚀，使其高度约为栅电极高度的0.5-0.8倍。

[0035] 步骤S108，淀积SiN层，并进行刻蚀以形成SiN应力帽层1900，如图1所示。

[0036] 在本发明实施例中通过第一钝化层可以改善Ge材料与绝缘氧化物之间的界面态问题，从而降低该界面处的漏电和散射。在本发明优选实施例中，锶锗化物或钡锗化物形成的钝化薄层属于半导体，因此不仅可以改善Ge材料与绝缘氧化物之间的界面态问题，降低该界面处的漏电和散射，另外也不会过度降低Ge材料的迁移率性能。此外，通过本发明实施例的SiN应力帽层可以使沟道区产生应变，从而提高器件性能。在本发明的有效实施例中，当侧墙的高度为栅电极的高度的0.5-0.8倍时，SiN应力帽层的应力可以更有效地传递到沟道区，从而更有效地改善器件性能。

[0037] 尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。