半导体器件包括天线101、整流电路102、第一保护电路107及第二保护电路108。天线101生成AC电压。整流电路102整流AC电压并生成内部电压Vin。第一保护电路107包括第一二极管201和第二二极管202。第二保护电路108包括电容器203和晶体管204。在天线101内生成的AC电压的绝对值大于一定值的情况下，第一保护电路107截去过剩量。第二保护电路108在整流电路102内生成的内部电压Vin的电平为高的情况下起作用。通过改变谐振频率，第二保护电路108能够减少被输入到半导体器件的信号的数量。
半导体器件
技术领域
[0001] 本发明涉及使用半导体元件形成的并且具有无线通信功能的半导体器件。
背景技术
[0002] 具有用于无线发送及接收数据的无线通信功能的半导体器件已经在多个领域中投入实际使用。人们已经期望具有无线通信功能的半导体器件作为新的通信信息终端，并且已经期望此类半导体器件的市场变得更大。在已投入实际使用的具有无线通信功能的半导体器件中，使用半导体元件形成的天线和集成电路被形成于同一基板之上。此外，具有无线通信功能的半导体器件还称为无线标签、RF(射频)标签、RFID(射频识别)标签、IC(集成电路)标签或ID(识别)标签。
[0003] 具有无线通信功能的半导体器件能够与无线通信器件通信，其中所述无线通信器件是供电电源以及发送及接收器件(也称为询问机或读出器/写入器)。具有无线通信功能的常规的半导体器件的结构在下面参考图10中的框图来描述。
[0004] 在图10中示出的具有无线通信功能的常规的半导体器件(也简称为半导体器件)包括天线11、整流电路12、解调电路13、恒压电路14、逻辑电路15及调制电路16。当半导体器件接收由无线通信器件所发送的无线电波时，AC电压在内部天线11中生成。所生成的AC电压被施加于整流电路12和解调电路13。在整流电路12内整流过的AC电压在恒压电路14内被转换成DC电压并且被施加于逻辑电路15。AC电压在解调电路13内被解调，并且所解调的信号被输入到逻辑电路15。信号的分析以及响应信号的生成在逻辑电路15中执行，并且响应信号被输出到调制电路16。调制电路16通过使用响应信号在天线11上执行负载调制，使得信号被发送给无线通信器件。因而，无线通信在半导体器件与无线通信器件之间进行。
[0005] 通常，由无线通信器件供应给半导体器件的功率与半导体器件和无线通信器件之间的距离(以下称为通信距离)的平方成比例地减弱。也就是说，给半导体器件供应的功率的大小根据通信距离而变化。
[0006] 当通信距离长时，给半导体器件供应的功率的大小就减小。不用说，根据功率而生成的DC电压的电平降低，使得集成电路不能够被操作。因此，为了提高通信距离，即使在通信距离长的情况下也能够生成所期望的驱动供电电压的半导体器件已经得到了积极研发(例如，参见参考文献1)。特别地，能够放大输入信号的半导体器件已经得到了积极研发。
[0007] 参考文献
[0008] 参考文献1：日本公开专利申请No.2008-193668。
发明内容
[0009] 在能够放大输入信号的半导体器件中，与常规的半导体器件相比通信距离能够得以提高。另一方面，当通信距离短时，例如，半导体器件与无线通信器件接触，或者当具有高振幅的信号由外部电子器件等通过不必要的辐射供应给半导体器件时，偏离了预定范围的高AC电压在天线内生成。当偏离了预定范围的高AC电压被生成时，来自无线通信器件的信号就无法在半导体器件中准确地解调并且半导体器件发生故障，使得在半导体器件中的半导体元件劣化。另外，在最坏的情况下，由施加于半导体元件的电压的急剧上升引起电介质击穿，使得半导体元件被损坏。
[0010] 特别地，近年来，半导体元件的耐受电压已经由于半导体制造工艺的小型化而趋向于降低。
[0011] 本发明的一种实施例鉴于上述问题而做出。提供了一种具有无线通信功能的半导体器件，其中该半导体器件即使在给半导体器件供应具有高振幅的信号的情况下也可正常操作并且具有高可靠性。
[0012] 根据本发明的一种实施例的半导体器件包括具有第一二极管和第二二极管的第一保护电路以及具有电容器和晶体管的第二保护电路。第一二极管的阳极与天线电连接，并且第一二极管的阴极接地。第二二极管的阴极与天线电连接，以及第二二极管的阳极接地。第二二极管与第一二极管并联连接。电容器的一个电极与天线电连接。晶体管的栅电极与整流电路的输出端子电连接。晶体管的源电极和漏电极中的一个电极与电容器的另一个电极电连接。晶体管的源电极和漏电极中的另一个电极接地。
[0013] 注意，由于晶体管的源电极和漏电极根据晶体管的结构、操作条件等而改变，因而要界定哪个是源电极或漏电极是困难的。因此，在本文献中，一个电极被称为源电极和漏电极中的一个电极，另一个电极则被称为源电极和漏电极中的另一个电极。
[0014] 本发明的一种实施例在下面讨论。半导体器件包括用于接收来自无线通信器件的信号以及用于生成AC电压的天线、用于整流所生成的AC电压以及用于生成DC电压的整流电路、第一保护电路及第二保护电路。
[0015] 第一保护电路包括第一二极管和第二二极管。第一二极管的阳极与天线电连接，以及第一二极管的阴极接地。第二二极管的阴极与天线电连接，以及第二二极管的阳极接地。注意，第一二极管和第二二极管相互并联连接。另外，第一二极管的数量和第二二极管的数量可以都是多个。在那种情况下，第一二极管的数量和第二二极管的数量是相同的，并且第一二极管和第二二极管相互并联连接。注意，第一二极管之间的连接和第二二极管之间的连接并不限定于串联连接或并联连接，并且第一二极管和第二二极管以给定的方式连接。第一二极管和第二二极管或者多个第一二极管和多个第二二极管在天线内生成的AC电压的振幅为第一振幅(正向电压降)或更高时开始传导。
[0016] 第二保护电路包括电容器和晶体管。电容器的一个电极与天线电连接。晶体管的栅电极与整流电路的输出端子电连接。晶体管的源电极和漏电极中的一个电极与电容器的另一个电极电连接。晶体管的源电极和漏电极中的另一个电极接地。注意，晶体管在天线内生成的AC电压的振幅为第二振幅或更高时导通。因而，设置于天线和晶体管之间的电容器起着谐振电容器的作用，以及输入到半导体器件的信号的数量通过改变谐振频率得以减少。此外，第二保护电路可以包括：分压电路，用于输出基于整流电路的输出电位(也称为内部电压Vin)的电位或基于接地电位的电位；选择电路，给其输入分压电路的输出电位，并且其输出基于整流电路的电位或基于接地电位的电位；以及低通滤波器，用于防止噪声进入整流电路的输出端子。
[0017] 此外，可以设计第一振幅以便使之高于第二振幅。
[0018] 而且，除了第一保护电路和第二保护电路之外还包括解调电路、恒压电路、逻辑电路和调制电路的半导体器件也是本发明的一种实施例。解调电路的输入端子与天线电连接。恒压电路的输入端子与整流电路的输出端子电连接。逻辑电路的第一输入端子与解调电路的输出端子电连接，并且逻辑电路的第二输入端子与恒压电路的输出端子电连接。调制电路的输入端子与逻辑电路的输出端子电连接，并且调制电路的输出端子与天线电连接。
[0019] 注意，可以将多种晶体管用作包含于半导体器件内的晶体管。因而，对能够使用的晶体管的类型没有特别的限定。因此，可以使用包含半导体膜(典型为硅)的薄膜晶体管、使用半导体基板或SOI基板形成的晶体管、MOS晶体管、结型晶体管、双极晶体管、包含诸如ZnO或InGaZnO的化合物半导体的晶体管、包含有机半导体或碳纳米管的晶体管或者其他晶体管。注意，半导体膜可以含有氢或卤素。
[0020] 以相似的方式，可以将多种二极管用作包含于半导体器件内的二极管。因而，对能够使用的二极管的类型没有特别的限定。因此，能够使用其中利用了半导体的PN结的PN二极管、其中具有高电阻的半导体的PIN二极管置于PN结之间、其中利用了在金属和半导体相互接合的表面上的肖特基效应的肖特基二极管、二极管接法晶体管或其他二极管。
[0021] 另外，晶体管或二极管可以使用多种基板来形成，并且对基板的类型没有特别的限定。因此，例如，可以将晶体管提供给单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板等。此外，在晶体管或二极管使用一个基板来形成之后，晶体管或二极管可以被转移到另一个基板。
[0022] 在根据本发明的一种实施例的半导体器件中，当第一保护电路起作用时，可以防止给包含于半导体器件内的电路(例如整流电路)施加过电压。此外，在根据本发明的一种实施例的半导体器件中，当第二保护电路起作用时，输入信号的数量能够得以减少。因此，能够提供即使在给半导体器件供应具有高振幅的信号的情况下也能正常操作并且具有高可靠性的具有无线通信功能的半导体器件。
附图说明
[0023] 在附图中：
[0024] 图1是示出根据本发明的一种实施例的半导体器件的结构实例的框图；
[0025] 图2是示出根据本发明的一种实施例的半导体器件的结构实例的示图；
[0026] 图3是示出根据本发明的一种实施例的半导体器件的结构实例的示图；
[0027] 图4是示出根据本发明的一种实施例的半导体器件的结构实例的示图；
[0028] 图5是示出根据本发明的一种实施例的半导体器件的结构实例的示图；
[0029] 图6是示出能够用于根据本发明的一种实施例的第一保护电路的二极管的实例的截面视图；
[0030] 图7是示出能够用于根据本发明的一种实施例的第一保护电路的二极管的实例的截面视图；
[0031] 图8A到图8D是示出根据本发明的一种实施例的半导体器件的制造步骤的实例的截面视图；
[0032] 图9A和图9B是示出根据本发明的一种实施例的半导体器件的制造步骤的实例的截面视图；
[0033] 图10是示出具有无线通信功能的常规半导体器件的结构实例的框图；
[0034] 图11A到图11F是示出根据本发明的一种实施例的半导体器件的用途实例的示意图；以及
[0035] 图12是示出根据本发明的一种实施例的半导体器件的布局的实例的示图。
具体实施方式
[0036] 以下，本发明的实施例将参考附图来描述。注意，本发明能够以各种不同的方式来实现以及本领域技术人员应当容易理解本发明的模式及细节在不脱离本发明的精神和范围的情况下能够以各种方式来改变。因此，本发明不应当被解释为限于以下的实施例的描述。注意，在用于说明实施例的所有附图中，相同的部分或具有相似功能的部分由相同的附图标记来指示，并且不重复其描述。
[0037] (实施例1)
[0038] 在本实施例中，能够用于本发明的半导体器件的电路参考图1和图2来描述。
[0039] 图1是示出半导体器件的结构的框图。半导体器件包括天线101、整流电路102、解调电路103、恒压电路104、逻辑电路105、调制电路106、第一保护电路107及第二保护电路108。天线101生成AC电压。整流电路102整流AC电压并生成内部电压Vin。解调电路103解调来自天线101内所生成的AC电压的信号并且生成内部信号。恒压电路104使在整流电路102内生成的内部电压Vin变成恒定电压并且将该电压作为供电电压Vdd输出。逻辑电路105通过使用在恒压电路104内生成的供电电压Vdd和在解调电路103内生成的解调信号来分析信号并且生成响应信号。调制电路106调制来自逻辑电路105的信号并且将调制信号输出到天线101。第一保护电路107在天线101内生成的AC电压的振幅高的情况下起作用。在天线101内生成的AC电压的绝对值大于一定值的情况下，第一保护电路
107截去过剩量。第二保护电路108在整流电路102内生成的内部电压Vin的电平高的情况下起作用。通过改变谐振频率，第二保护电路108减少输入到半导体器件的信号的数量。
[0040] 天线101、整流电路102、第一保护电路107及第二保护电路108的结构参考图2在下面描述。
[0041] 在图2中示出的第一保护电路107包括第一端子和第二端子。注意，第一保护电路107的第一端子与天线101电连接，并且第一保护电路107的第二端子接地。第一保护电路107包括其阳极被设置于天线101一侧的第一二极管201以及其阴极被设置于天线101一侧的第二二极管202。在图2中，串联连接的三个第一二极管201以及串联连接的三个第二二极管202按两列并联连接；但是，第一保护电路107的结构并不限定于这种结构。
对于第一保护电路107的结构，只要第一二极管201的数量和第二二极管202的数量是相同的并且第一二极管201和第二二极管202相互并联连接，则任何结构都可以使用。注意，第一二极管201之间的连接以及第二二极管202之间的连接并不限定于串联连接或并联连接，并且第一二极管201和第二二极管202以给定的方式连接。
[0042] 在图2中示出的第二保护电路108包括第一端子到第三端子。注意，第二保护电路108的第一端子与整流电路102的输出端子电连接；第二保护电路108的第二端子与天线101电连接；第二保护电路108的第三端子接地。第二保护电路108包括电容器203和晶体管204。电容器203的一个电极与天线101电连接。晶体管204的栅电极与整流电路102的输出端子电连接。晶体管204的源电极和漏电极中的一个电极与电容器203的另一个电极电连接。晶体管204的源电极和漏电极中的另一个电极接地。
[0043] 第一保护电路107在天线101内生成的AC电压的振幅高时起作用。也就是说，第一二极管201在AC电压高于或等于一定正电压时开始传导，并且第二二极管在AC电压低于或等于一定负电压时开始传导。当第一二极管201或第二二极管202开始传导时，则能够裁减被输入到整流电路102并且具有一定绝对值或更高的AC电压。
[0044] 另外，当多个第一二极管201串联连接以及多个第二二极管202串联连接时，第一保护电路107的操作电压由串联连接的二极管的数量所确定。此外，当串联连接的多个第一二极管201与串联连接的多个第二二极管202并联连接时，能够增加可同时流过的电流的量。
[0045] 第二保护电路108在整流电路102内生成的内部电压Vin高于或等于晶体管204的阈值电压时起作用。也就是说，当晶体管204导通时，电容器203起着谐振电容器的作用并且输入到半导体器件的信号的数量能够得以减少。
[0046] 此外，对于晶体管204，优选使用具有尽可能高的电流驱动能力使得电介质击穿、劣化等不容易发生的晶体管。注意，晶体管204的阈值电压能够通过可选地设置晶体管204的沟道长度来控制。
[0047] 第一保护电路107裁减在天线101内生成的其绝对值大于根据输入信号的一定值的AC电压的过剩量。因此，当第一保护电路107相对于由振幅调制所发送的信号起作用时，则有可能信号在解调电路103内无法准确地从AC电压解调出。另一方面，当能够通过改变谐振频率来减少输入信号的数量的第二保护电路108起作用时，即使在天线101内生成的AC电压的振幅低，由振幅调制自身所发送的信号也被保持。因而，信号能够在解调电路103内准确解调。
[0048] 第二保护电路108根据由整流电路102输出的内部电压Vin来控制过电压。因此，有可能无法避免过电压输入到整流电路102，使得发生包含于整流电路102内的半导体元件中的过剩的热量生成或劣化及损坏。另外，还有可能晶体管204发生电介质击穿，因为内部电压Vin由整流电路102施加给晶体管204的栅电极。另一方面，当裁减在天线101内生成的其绝对值大于根据输入信号的一定值的AC电压的过剩量的第一保护电路107起作用时，过电压不被施加于整流电路102。因此，可以防止包含于整流电路102内的半导体元件中的过量的热量生成或劣化及损坏，或者晶体管204的电介质击穿。
[0049] 如上所述，第一保护电路107和第二保护电路108能够相互弥补功能。此外，优选的是设计出半导体器件使得第二保护电路108在天线101内生成的AC电压的振幅超过第二振幅时起作用，并且第一保护电路107在天线101内生成的AC电压的振幅超过高于第二振幅的第一振幅时起作用。以这样的设计，可以防止在整流电路102之后所设置的电路内包含的半导体元件中的过量的热量生成或劣化及损坏，在包含于第二保护电路108内的半导体元件中的劣化及损坏能够由第一保护电路107所防止，并且输入信号能够得以准确解调。
[0050] 此外，如图3所示，通过给具有图2中的结构的第二保护电路108添加低通滤波器211，第二保护电路能够包括过电压控制电路210和低通滤波器211。低通滤波器211包括滤波电阻器205和滤波电容器206。滤波电阻器205的一端与整流电路102的输出端子电连接，并且滤波电阻器205的另一端与晶体管204的栅电极电连接。滤波电容器206的一个电极与晶体管204的栅电极及滤波电阻器205的另一端电连接，并且滤波电容器206的另一个电极接地。利用低通滤波器211，能够防止在天线101内生成的AC电压作为内部电压Vin的噪声进入。
[0051] 通过在具有无线通信功能的半导体器件内设置第一保护电路107和第二保护电路108，能够获得即使在给半导体器件供应具有高振幅的信号的情况下也正常操作并且具有高可靠性的半导体器件。
[0052] (实施例2)
[0053] 在本实施例中，能够用于天线、整流电路、第一保护电路及第二保护电路的与实施例1中的那些电路结构不同的电路结构参考图4来描述。注意，由于在图4中示出的第一保护电路107与在图2中示出的第一保护电路107相同，因而在实施例1内的描述被并入关于图4中的第一保护电路107的描述。
[0054] 在图4中示出的第二保护电路的结构在下面详细地描述。
[0055] 在图4中示出的第二保护电路108包括第一端子到第三端子。注意，第二保护电路108的第一端子与整流电路102的输出端子电连接；第二保护电路108的第二端子与天线101电连接；第二保护电路108的第三端子接地。
[0056] 第二保护电路108包括具有第一端子到第三端子的分压电路320、具有第一端子到第四端子的选择电路321以及具有第一端子到第三端子的过电压控制电路322。
[0057] 分压电路320的第一端子与整流电路102的输出端子电连接，并且分压电路320的第二端子接地。
[0058] 选择电路321的第一端子与整流电路102的输出端子电连接。选择电路321的第二端子与分压电路320的第三端子电连接。选择电路321的第三端子接地。
[0059] 过电压控制电路322的第一端子与选择电路321的第四端子电连接。过电压控制电路322的第二端子与天线101电连接。过电压控制电路322的第三端子接地。
[0060] 分压电路320包括第一电阻器301以及分压二极管302、303、304和305。第一电阻器301的一端与整流电路102的输出端子电连接。分压二极管302、303、304和305中的每一个的阳极与第一电阻器301的另一端电连接，并且分压二极管302、303、304和305中的每一个的阴极接地。
[0061] 选择电路321包括p沟道晶体管306和第二电阻器307。p沟道晶体管306的栅电极与第一电阻器301的另一端以及分压二极管302、303、304和305中的每一个的阳极电连接。p沟道晶体管306的源电极和漏电极中的一个电极与整流电路102的输出端子电连接。第二电阻器307的一端与p沟道晶体管306的源电极和漏电极中的另一个电极电连接，并且第二电阻器307的另一端接地。
[0062] 过电压控制电路322包括电容器312及n沟道晶体管313。电容器312的一个电极与天线101电连接。n沟道晶体管313的栅电极与p沟道晶体管306的源电极和漏电极中的另一个电极以及第二电阻器307的该一端电连接。n沟道晶体管313的源电极和漏电极中的一个电极与电容器312的另一个电极电连接。n沟道晶体管313的源电极和漏电极中的另一个电极接地。
[0063] 分压电路320从第三端子输出由第一电阻器301与分压二极管302、303、304和305划分的电位。特别地，分压电路320从第三端子处输出基于内部电压Vin或接地电位的电位。
[0064] 选择电路321从第四端子输出由p沟道晶体管306与第二电阻器307划分的电位。特别地，选择电路321从第四端子输出基于内部电压Vin或接地电位的电位。
[0065] 在过电压控制电路322中，n沟道晶体管313在选择电路321的输出电位为基于内部电压Vin的电位时导通。因而，电容器312起着谐振电容器的作用，并且输入到半导体器件的信号的数量能够得以减少。
[0066] 注意，尽管在图4中描述了其中分压电路320使用四个二极管的实例，但是本发明并不限定于这种结构。也就是说，用作分压二极管的二极管的数量能够被可选地设置。此外，为了最小化电路面积的增加，优选将其沟道在晶体管导通时形成的二极管接法晶体管用作分压二极管302、303、304和305。
[0067] 在图4中的第二保护电路108的操作在下面详细地描述。
[0068] 首先，描述其中由整流电路102输出的内部电压Vin低于分压二极管302、303、304和305的正向电压降的情形。
[0069] 在第一电阻器301的电阻值以及分压二极管302、303、304和305的电阻值分别由R301、R302、R303、R304和R305指示的情况下，分压电路320的输出电位Vout被表示为公式1。
[0070] (公式1)
[0071] 在此，分压二极管302、303、304和305并没有开始传导，因为所施加的电压低于正向电压降。因此，分压二极管302、303、304和305的电阻值R302、R303、R304和R305比第一电阻器301的电阻值R301大得多。另外，由于第一电阻器301的电阻值R301是恒定的，因而分压电路320的输出电位Vout是基于内部电压Vin的电位。分压电路320的输出电位Vout(基于内部电压Vin的电位)被施加于选择电路321内的p沟道晶体管306的栅电极。
[0072] 在这种情况下，p沟道晶体管306截止，因为基于内部电压Vin的电位被施加于p沟道晶体管306的栅电极和漏电极这两者。因而，在选择电路321内的p沟道晶体管306的电阻值比第二电阻器307的电阻值大得多。由于第二电阻器307的电阻值是恒定的，因而选择电路321的输出电位是基于接地电位的电位。
[0073] 接地电位在理论上为0V并且被施加于n沟道晶体管313的栅电极。因此，n沟道晶体管313截止，并且电流不容易在n沟道晶体管313的源电极和漏电极之间流过。因此，第二保护电路108不起作用。
[0074] 然后，描述其中由整流电路102输出的内部电压Vin高于分压二极管302、303、304和305的正向电压降的情形。
[0075] 分压二极管302、303、304和305开始传导，因为所施加的电压高于正向电压降。因此，分压二极管302、303、304和305的电阻值比第一电阻器301的电阻值小得多。因此，基于接地电位的电位被施加于选择电路321内的p沟道晶体管306的栅电极。
[0076] 在这种情况下，p沟道晶体管306导通，因为接地电位被施加于p沟道晶体管306的栅电极。因而，在选择电路321内的p沟道晶体管306的电阻值比第二电阻器307的电阻值小得多。因此，选择电路321的输出电位Vout是基于内部电压Vin的电位。该电位被施加于n沟道晶体管313的栅电极，使得n沟道晶体管313导通。因而，电容器312起着谐振电容器的作用，并且输入半导体器件的信号的数量被减少。
[0077] 在实施例1所描述的第二保护电路108中，第二保护电路108是否起作用由一个晶体管204所确定(参见图2)；但是，在本实施例所描述的第二保护电路108中，第二保护电路是否起作用由多个半导体元件所确定(参见图4)。因此，在所形成的半导体器件内的变化能够得以抑制，从而能够提供具有高可靠性的半导体器件。
[0078] 此外，除了在图4中示出的第二保护电路108的结构之外，还能够提供低通滤波器323，如图5所示。低通滤波器323包括滤波电阻器308和滤波电容器309。滤波电阻器308的一端与p沟道晶体管306的源电极和漏电极中的另一个电极以及第二电阻器307的该一端电连接。滤波电阻器308的另一端与n沟道晶体管313的栅电极电连接。滤波电容器309的一个电极与n沟道晶体管313的栅电极以及滤波电阻器308的另一端电连接，并且滤波电容器309的另一个电极接地。利用低通滤波器323，能够防止在天线101内生成的AC电压作为内部电压Vin的噪声进入。
[0079] 通过在具有无线通信功能的半导体器件内设置第二保护电路108，能够获得即使在给半导体器件供应具有高振幅的信号的情况下也正常操作并且具有高可靠性的半导体器件。
[0080] (实施例3)
[0081] 用于制造在实施例1和2中所描述的包含于第一保护电路和第二保护电路内的半导体元件的方法在本实施例中描述。特别地，描述了用于通过使用光刻在同一基板之上制造半导体元件的方法。
[0082] 在本实施例中，对于包含于在实施例1和2中所描述的半导体器件的晶体管，能够使用能够通过使用光刻来制造的薄膜晶体管。薄膜晶体管的栅电极的数量可以是两个或更多(多栅极结构)。利用多栅极结构，截止态电流的量得以降低并且晶体管的耐受电压得以提高，从而能够提高可靠性。替代地，可以使用其中栅电极被设置于沟道之上和之下的结构。替代地，晶体管的结构可以是下列结构中的任一种：其中栅电极被设置于沟道之上的结构、其中栅电极被设置于沟道之下的结构、交错结构或反交错结构。沟道区可以被划分成多个区域，或者多个沟道区可以并联或串联连接。此外，源电极或漏电极可以与沟道区(或沟道区的一部分)重叠。通过使用其中源电极或漏电极与沟道区(或沟道区的一部分)重叠的结构，能够防止电荷积聚于沟道的一部分内，否则这会导致不稳定的操作。替代地，可以将LDD区设置于源区和漏区内。通过设置LDD区，截止态电流的大小得以降低并且晶体管的耐受电压得以提高，从而能够提高可靠性。
[0083] 另外，在本实施例中，PIN二极管被用作在实施例1所描述的第一保护电路107内的第一二极管201和第二二极管202(参见图2)。在PIN二极管通过使用光刻来制造的情况下，可以使用下列两种结构中的一种。
[0084] 在图6中示出的PIN二极管具有其中堆叠了含有赋予一种导电类型的杂质元素的半导体膜401、含有赋予与上述一种导电类型相反的导电类型的杂质元素的半导体膜403以及置于上述两个半导体膜之间的半导体膜402的结构。另外，布线404被形成于含有赋予一种导电类型的杂质元素的半导体膜401以及含有赋予与上述一种导电类型相反的导电类型的杂质元素的半导体膜403之外。该PIN二极管通过依次堆叠及沉积半导体膜来制造。
[0085] 在图7中示出的PIN二极管具有其中含有赋予一种导电类型的杂质元素的第一半导体区501、含有赋予与上述一种导电类型相反的导电类型的杂质元素的第二半导体区503以及置于第一半导体区501和第二半导体区503之间并且比第一半导体区501和第二半导体区503具有更大的电阻值的第三半导体区502形成于同一平面上的结构。另外，在设置于绝缘膜505内的接触孔中的布线504被形成于第一半导体区501及第二半导体区503内。该PIN二极管通过将赋予p型导电性的杂质元素和赋予n型导电性的杂质元素的选择性注入到半导体膜来制造。
[0086] 具有在图6和图7中示出的结构的PIN二极管均可用作实施例1所描述的第一二极管和第二二极管。注意，在将二极管和薄膜晶体管形成于同一基板之上时，具有后一种结构的PIN二极管是优选的。另外，在具有后一种结构的PIN二极管内，第三半导体区502的长度L能够在选择性注入杂质元素的步骤中控制。因而，增加第三半导体区502的长度L使得耐受电压能够得以提高是容易的。因此，具有后一种结构的PIN二极管优选作为需要高耐受电压的第一二极管和第二二极管。
[0087] 另外，在本实施例中，二极管接法晶体管被用作在实施例2所描述的第二保护电路108内的分压二极管302、303、304和305(参见图4)。由于沟道在二极管接法晶体管导通时形成，因而并不一定要为了提高电流驱动能力而增加二极管的面积。因而，电路面积的增加能够得以最小化，使得二极管接法晶体管作为分压二极管是优选的。
[0088] 另外，通过将电路形成于同一基板之上，能够减少元件的数量从而降低成本，并且能够减少与其他电路元件的连接数从而提高了可靠性。替代地，一些电路可以形成于基板之上而电路的其他部分可以形成于不同的基板之上。也就是说，并非所有电路都需要形成于同一基板之上。例如，一些电路可以使用晶体管形成于玻璃基板之上，而电路的其他部分可以使用单晶基板来形成，并且IC芯片可以通过COG(玻璃上芯片)与玻璃基板连接以便被设置于玻璃基板之上。替代地，IC芯片可以通过TAB(带式自动接合)或印制线路板与玻璃基板连接。通过以这种方式将一些电路形成于同一基板之上，能够减少元件的数量从而降低了成本，并且能够减少在电路和元件之间的连接数从而提高了可靠性。另外，通过使用不同的基板来形成具有高驱动电压的一部分或者具有高驱动频率的一部分，能够防止功率消耗的增加。
[0089] 参考图8A到8D以及图9A和9B来说明用于制造在实施例1所描述的第一保护电路107内能够用作第一二极管201和第二二极管202的PIN二极管的；以及同一基板之上的在实施例2所描述的第二保护电路108内能够用作p沟道晶体管306的p沟道薄膜晶体管、能够用作分压二极管302、303、304和305的二极管接法n沟道薄膜晶体管、能够用作n沟道晶体管313的多栅极n沟道薄膜晶体管以及能够用作电容器312的电容器的方法。
[0090] 首先，将用作基底膜的绝缘膜1002与非晶半导体膜1003(例如，含有非晶硅的膜)堆叠于基板1001的表面之上(参见图8A)。注意，绝缘膜1002和非晶半导体膜1003可以连续形成。
[0091] 基板1001选自玻璃基板、石英基板、诸如不锈钢基板的金属基板、陶瓷基板、诸如硅基板的半导体基板、SOI(绝缘体上硅)基板等。替代地，对于玻璃基板，可以选择使用聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚砜(PES)、丙烯酸等来形成的基板。
[0092] 绝缘膜1002使用诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y＞0)或氮氧化硅(SiNxOy)(x＞y＞0)的绝缘材料通过CVD、溅射等来形成。例如，在绝缘膜
1002具有双层结构的情形中，氮氧化硅膜可以形成为第一绝缘膜并且氧氮化硅膜可以形成为第二绝缘膜。替代地，氮化硅膜可以形成为第一绝缘膜并且氧化硅膜可以形成为第二绝缘膜。绝缘膜1002起着防止杂质元素从基板1001混入形成于基板1001之上的元件之内的阻挡层的作用。通过形成以这种方式起着阻挡层的作用的绝缘膜1002，能够防止来自基板1001的碱金属(例如钠)或碱土金属对形成于基板1001之上的元件的不利影响。注意，例如，在将石英用于基板1001的情形中，绝缘膜1002可以省略。
[0093] 非晶半导体膜1003通过溅射、LPCVD、等离子体增强CVD等形成至25～200nm(优选为30～150nm)的厚度。
[0094] 然后，非晶半导体膜1003通过激光照射来晶化。注意，非晶半导体膜1003可以通过其中激光照射与使用RTA或退火炉的热晶化或者使用促进晶化的金属元素的热晶化等结合的方法来晶化。之后，蚀刻所获得的结晶半导体膜使之具有期望的形状，从而形成结晶半导体膜1003a到1003f，并且将栅极绝缘膜1004形成于基板1001及结晶半导体膜1003a到1003f之上。注意，由于结晶半导体膜1003d被用作电容器的电极，因而杂质元素被引入到结晶半导体膜1003d之内(参见图8B)。
[0095] 栅极绝缘膜1004使用诸如氧化硅、氮化硅、氧氮化硅或氮氧化硅的绝缘材料通过CVD、溅射等来形成。例如，在栅极绝缘膜1004具有双层结构的情形中，氧氮化硅膜可以形成为第一绝缘膜并且氮氧化硅膜可以形成为第二绝缘膜。替代地，氧化硅膜可以形成为第一绝缘膜并且氮化硅膜可以形成为第二绝缘膜。
[0096] 结晶半导体膜1003a到1003f的制造步骤的实例在下面简要地描述。首先，非晶半导体膜1003通过等离子体增强CVD形成至50～60nm的厚度。然后，含有作为用于促进晶化的金属元素的镍的溶液被保留于非晶半导体膜1003上，并且然后对非晶半导体膜1003进行脱氢处理(在500℃下1小时)和热晶化处理(在550℃下4小时)从而形成结晶半导体膜。之后，通过激光照射和光刻，形成结晶半导体膜1003a到1003f。注意，非晶半导体膜1003可以在没有使用促进晶化的金属元素的热晶化的情况下仅通过激光照射来晶化。
[0097] 对于用于晶化的激光，可以使用连续波激光束(CW激光束)或脉冲激光束。对于在此能够使用的激光束，能够使用由以下激光器中的一种或多种激光器所发射出的激光束：诸如Ar激光器、Kr激光器或准分子激光器的气体激光器；其介质是单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4或者是将Nd、Yb、Cr、Ti、Ho、Er、Tm及Ta中的一种或更多种作为掺杂剂添加于其中的多晶的(陶瓷的)YAG、Y2O3、YVO4、YAlO3或GdVO4的激光器；玻璃激光器；红宝石激光器；翠绿宝石激光器；钛：蓝宝石激光器；铜蒸汽激光器；以及金蒸汽激光器。通过该激光束的基波以及该激光束的基波的二阶谐波到四阶谐波的激光照射，能够获得每个都具有大晶粒尺寸的晶体。例如，能够使用Nd:YVO4激光器(基波为1064nm)的
2
二阶谐波(532nm)或三阶谐波(355nm)。在这种情况下，大约0.01～100MW/cm(优选为
2
0.01～10MW/cm)的功率密度是激光所需的。另外，照射以大约10～2000cm/sec的扫描速率来进行。注意，其介质是单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4或者是将Nd、Yb、Cr、Ti、Ho、Er、Tm及Ta中的一种或更多种作为掺杂剂添加于其中的多晶的(陶瓷的)YAG、Y2O3、YVO4、YAlO3或GdVO4的激光器；氩离子激光器；或者钛：蓝宝石激光器可以被连续地振荡。而且，脉冲振荡能够通过Q开关操作、模式锁定等以10MHz或更高的重复频率来进行。当激光束在10MHz或更高的重复频率下振荡时，半导体膜在该半导体膜由激光束所熔化的时段内由下一个脉冲所照射并且然后被固化。因此，与使用低重复频率的脉冲激光的情形不同，固体-液体界面能够在半导体膜中连续地移动，从而能够获得朝着扫描方向连续生长的晶粒。
[0098] 替代地，栅极绝缘膜1004可以通过高密度等离子体处理形成于结晶半导体膜1003a到1003f上使得其表面被氧化或被氮化。例如，等离子体处理使用诸如氦气、氩气、氪气或氙气的稀有气体与诸如氧气、氧化氮、氨气、氮气或氢气的气体的混合气体来进行。当在这种情形中的等离子体激发通过引入微波来进行时，能够生成具有低电子温度及高密度的等离子体。通过由高密度等离子体所生成的氧自由基(其可能含有OH自由基)或氮自由基(其可能含有NH自由基)，半导体膜的表面能够得以氧化或氮化。
[0099] 通过使用该高密度等离子体的处理，具有1～20nm(典型为5～10nm)的厚度的绝缘膜被形成于半导体膜之上。由于在这种情况下的反应是固相反应，因而能够使在绝缘膜和半导体膜之间的界面态密度变得非常低。由于这种高密度等离子体处理直接氧化(或氮化)(使用晶体硅或多晶硅形成的)半导体膜，因而在理想情况下能够显著地减少要形成的绝缘膜的厚度变化。另外，氧化即使在晶体硅的晶粒界面处也没有被增强，这导致了非常优选的条件。也就是说，通过以在此所描述的高密度等离子体处理在半导体膜的表面上执行固相氧化，具有良好的均匀性及低界面状态密度的绝缘膜能够在晶粒界面处没有异常氧化反应的情况下被形成。
[0100] 对于栅极绝缘膜1004，可以只使用由高密度等离子体处理形成的绝缘膜，或者使用氧化硅、氧氮化硅、氮化硅等形成的绝缘膜可以通过使用等离子体或热反应的CVD来沉积以堆叠在其上。在任何情况下，在被形成为使由高密度等离子体处理形成的绝缘膜包含于部分或全部栅极绝缘膜内的晶体管中，特性的变化能够得以减少。
[0101] 此外，在通过用连续波激光束或者以10MHz或更高的重复频率振荡的激光束并在一个方向上扫描的照射来晶化非晶半导体膜1003而获得的结晶半导体膜1003a到1003f中，晶体在激光束的扫描方向上生长。晶体管通过将扫描方向调整至沟道长度方向(在沟道形成区形成时载流子流动的方向)来布置，并且栅极绝缘膜被结合。因而，能够获得具有很少的特性变化及高的场效应迁移率的薄膜晶体管(TFT)。
[0102] 在栅极绝缘膜1004形成之前或之后，结晶半导体膜1003a、1003b、1003c、1003d和1003f用抗蚀剂来覆盖，并且通过离子掺杂或离子注入将赋予n型导电性或p型导电性的杂质元素选择性地引入用作电容器的电极的结晶半导体膜1003d之内。对于赋予n型导电性的杂质元素，可以使用磷(P)、砷(As)等。对于赋予p型导电性的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。在本实施例中，磷(P)被用作赋予n型导电性的杂质元素并且被选择性地引入结晶半导体膜1003d之内。
[0103] 然后，将第一导电膜和第二导电膜堆叠于栅极绝缘膜1004之上。在此，第一导电膜通过CVD、溅射等形成至20～100nm的厚度。第二导电膜则被形成至100～400nm的厚度。第一导电膜和第二导电膜使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素或者含有以上元素作为其主要成分的合金材料或复合材料来形成。替代地，第一导电膜和第二导电膜使用以杂质元素(例如磷)掺杂的半导体材料(典型为多晶硅)来形成。对于第一导电膜和第二导电膜的组合的实例，可以给出氮化钽膜和钨膜、氮化钨膜和钨膜、氮化钼膜和钼膜等。由于钨和氮化钽具有高耐热性，因而用于热活化的热处理能够在第一导电膜和第二导电膜形成之后执行。另外，在代替双层结构的三层结构的情形中，优选使用钼膜、铝膜和钼膜的叠层结构。
[0104] 然后，栅电极1005通过以使用光刻选择性地形成的抗蚀剂用作掩模来蚀刻而形成于结晶半导体膜1003a到1003d之上。在本实施例中，描述了其中栅电极1005具有第一导电膜1005a及第二导电膜1005b的叠层结构的实例。注意，由于多栅极n沟道薄膜晶体管使用结晶半导体膜1003c来形成，因而两个栅电极被形成于结晶半导体膜1003c之上。此外，由于PIN二极管使用结晶半导体膜1003e和1003f来形成，因而栅电极没有形成于结晶半导体膜1003e和1003f之上。
[0105] 然后，通过以使用光刻选择性地形成的抗蚀剂和栅电极1005用作掩模进行离子掺杂或离子注入来添加赋予p型导电性的杂质元素。对于赋予p型导电性的杂质元素，能够使用硼(B)、铝(Al)、镓(Ga)等。在本实施例中，抗蚀剂被形成于结晶半导体膜1003b、1003c和1003d、部分结晶半导体膜1003e以及部分结晶半导体膜1003f之上，以及硼(B)被用作赋予p型导电性的杂质元素并且被选择性地引入结晶半导体膜1003a、1003e和1003f
19 20 3
之内以致含有1×10 ～1×10 个原子/立方厘米(atoms/cm)的浓度。因而，形成了含有赋予p型导电性的杂质元素的半导体区1006(参见图8C)。
[0106] 然后，通过以使用光刻选择性地形成的抗蚀剂和栅电极1005用作掩模进行离子掺杂或离子注入来添加赋予n型导电性的杂质元素。对于赋予n型导电性的杂质元素，能够使用磷(P)、砷(As)等。在本实施例中，抗蚀剂被形成于结晶半导体膜1003a、部分结晶半导体膜1003e及部分结晶半导体膜1003f之上，以及磷(P)被用作赋予n型导电性的杂质元素并且被选择性地引入结晶半导体膜1003b、1003c、1003d、1003e和1003f之内以致含19 20
有1×10 ～1×10 个原子/立方厘米的浓度。因而，形成了含有赋予n型导电性的杂质元素的半导体区1007(参见图8D)。
[0107] 然后，将具有单层结构或叠层结构的绝缘膜1008形成于栅极绝缘膜1004及栅电极1005之上。将接触孔选择性地形成于绝缘膜1008内，并且形成与在含有赋予n型导电性的杂质元素的杂质区、含有赋予p型导电性的杂质元素的杂质区以及用作电容器的电极的结晶半导体膜1003d之上形成的栅电极连接的导电膜。该导电膜使用通过光刻形成的抗蚀剂作为掩模来蚀刻从而形成布线1009(参见图9A)。
[0108] 通过CVD、溅射、SOG法、微滴排放法、丝网印刷法等来形成绝缘膜1008使之具有无机材料(例如硅的氧化物或硅的氮化物)、有机材料(例如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸或环氧类)、硅氧烷材料等的单层结构或叠层结构。在本实施例中，形成绝缘膜1008使之具有双层结构。氮氧化硅膜形成为第一绝缘膜1008a以及氧氮化硅膜形成为第二绝缘膜1008b。注意，硅氧烷材料对应于含有Si-O-Si键的材料。硅氧烷具有硅(Si)和氧(O)的键的骨架结构。有机基团(例如，烷基基团或芳烃)或氟代基团可以被用作替代物。氟代基团可以包含于有机基团内。
[0109] 注意，在绝缘膜1008a和1008b形成之前或者在绝缘膜1008a和1008b中的一个或这两个薄膜形成之后，可以进行用于恢复结晶半导体膜1003a到1003f的结晶度的，用于活化添加至结晶半导体膜1003a到1003f的杂质元素的或者用于氢化结晶半导体膜1003a到1003f的热处理。对于热处理，可以使用热退火、激光退火、RTA等。
[0110] 布线1009通过CVD、溅射等形成以具有选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)或硅(Si)的元素或者含有以上元素作为其主要成分的合金材料或复合材料的单层结构或叠层结构。例如，含有铝作为其主要成分的合金材料对应于，例如，含有铝作为其主要成分且含有镍的材料，或者含有铝作为其主要成分并且含有镍以及碳和硅中的一个或两者的合金材料。例如，布线1009可以被形成以具有阻挡膜、铝硅膜及阻挡膜的叠层结构或者阻挡膜、铝硅膜、氮化钛膜及阻挡膜的叠层结构。由于铝和铝硅具有小的电阻值并且是廉价的，因而它们适合于用于形成布线1009的材料。注意，阻挡膜对应于使用钛、钛的氮化物、钼或钼的氮化物形成的薄膜。当将阻挡层设置于顶层和底层时，能够防止铝或铝硅的小丘生成。此外，当阻挡膜使用高度可还原的钛形成时，即使当薄的天然氧化物被形成于结晶半导体膜1003a到1003f之上时，这种天然氧化物也能够被还原并且能够获得与结晶半导体膜1003a到1003f的良好接触。
[0111] 然后，将绝缘膜1010形成于绝缘膜1008及布线1009之上。随后，将接触孔形成于绝缘膜1010内。注意，接触孔被形成从而使在结晶半导体膜1003e内的与含有赋予n型导电性的杂质元素的杂质区电连接的布线以及在结晶半导体膜1003f内的与含有赋予p型导电性的杂质元素的杂质区电连接的布线暴露。随后，形成导电膜。之后，蚀刻该导电膜从而形成布线1011。布线1011能够使用任何用于布线1009的材料形成。
[0112] 随后，形成起着天线1013的作用的导电膜1012以使之与布线1011电连接(参见图9B)。
[0113] 注意，通过CVD、溅射等能够形成绝缘膜1010使之具有含有氧和/或氮的绝缘膜(例如氧化硅、氮化硅、氧氮化硅或氮氧化硅)、含有碳的膜(例如DLC(类金刚石碳))、有机材料(例如环氧类、聚酰亚胺、聚酰胺、聚乙烯基酚、苯并环丁烯或丙烯酸)或硅氧烷材料(例如硅氧烷树脂)的单层结构或叠层结构。
[0114] 导电膜1012使用导电材料通过CVD、溅射、印刷方法(例如丝网印刷法或凹版印刷法)、微滴排放法、分配器法、电镀法等来形成。形成导电膜1012使之具有选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)或钼(Mo)的元素或者含有以上元素作为其主要成分的合金材料或复合材料的单层结构或叠层结构。
[0115] 例如，在通过丝网印刷法来形成起着天线1013的作用的导电膜1012的情形中，导电膜1012能够通过选择性地印刷其中具有几纳米到几十微米的晶粒直径的导电粒子被溶解或被分散于有机树脂内的导电浆料来形成。对于导电粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)等金属粒子中的一种或更多种；卤化银的微细粒子；或者分散的纳米粒子。另外，对于包含于导电浆料内的有机树脂，可以使用选自起着金属粒子的粘结剂的作用的有机树脂、溶剂、分散剂及涂层材料的一种或更多种材料。典型地，可以使用诸如环氧树脂或硅氧烷树脂的有机树脂。此外，在形成导电膜
1012时，烘焙优选在导电浆料形成之后进行。例如，在含有银作为主要成分的微细粒子(例如，具有大于或等于1nm且小于或等于100nm的粒径的粒子)作为导电浆料的材料的情形中，导电膜1012能够通过在范围为150～300℃的温度下烘焙以固化导电浆料来获得。替代地，可以使用含有焊料或无铅焊料作为主要成分的微细粒子。在这种情况下，优选使用具有20μm或更小的粒径的微细粒子。焊料及无铅焊料具有诸如成本低的优点。
[0116] 此外，在本实施例中，包括导电膜1012的天线1013通过在沉积之后蚀刻成具有期望的形状或通过丝网印刷直接形成于绝缘膜1010上；但是，用于形成天线1013的方法并不限于这种方法。天线1013可以单独形成于以上基板、挠性塑料基板等之上并且可以接触以及被附接以致电连接到布线1011之上。
[0117] 如上所述，可以在同一基板上形成实施例1所描述的第一保护电路107内能够用作第一二极管201的PIN二极管1026以及能够用作第二二极管202的PIN二极管1025；以及在实施例2所描述的第二保护电路108内能够用作p沟道晶体管306的p沟道薄膜晶体管1021，能够用作分压二极管302、303、304和305的n沟道薄膜晶体管1022，能够用作n沟道晶体管313的多栅极n沟道薄膜晶体管1023以及能够用作电容器312的电容器1024。
[0118] (实施例4)
[0119] 在本实施例中，描述以上实施例的半导体器件的用途实例。
[0120] 半导体器件被广泛使用。半导体器件的用途实例参考图11A到11F来描述。图11A到11F是示出半导体器件的用途实例的示意图。
[0121] 如图11A到11F所示，半导体器件能够被广泛使用以及能够使用通过提供给，例如，票据、钱币、证券、不记名债券、证书(例如，驾驶证或居民卡，参见图11A)、记录介质(例如，DVD或录像带，参见图11B)、用于包装物体的容器(例如，包装纸或瓶子，参见图11C)、交通工具(例如，自行车，参见图11D)、个人物品(例如，袋子或眼镜)、食品、植物、动物、人体、衣服、日用品或电子器件(例如，液晶显示器件、EL显示器件、电视机或移动电话)或者物体的货运标签(参见图11E和11F)的方式来使用。
[0122] 半导体器件2000通过安装在印刷布线板上，附接于表面或者嵌入其中来固定于物体上。例如，半导体器件2000通过嵌入书本的纸张或包装的有机树脂内来固定于物体。由于半导体器件2000实现了尺寸、厚度及重量的减小，因而物体自身有吸引力的设计即使在将半导体器件固定于该物体之后也并没有受到损害。另外，当半导体器件2000被提供给票据、钱币、证券、不记名债券、证书等时，则能够提供认证功能，并且通过使用认证功能可以防止其被伪造。此外，当半导体器件被附接于用于包装物体的容器、记录介质、个人物品、食品、衣服、日用品、电子器件等时，能够有效地使用诸如检查系统的系统。而且，当将半导体器件2000附接于交通工具时，甚至交通工具也能够具有更高的防盗等的安全性。
[0123] 由于上述实施例的半导体器件具有如上所述的高可靠性，因而用来交换信息的数据能够保持处于准确值。因此，半导体器件还能够用于需要高可靠性的目的，例如，物体的认证或安全。
[0124] [实例1]
[0125] 在本实例中，包括以上实施例的第一保护电路和第二保护电路的半导体器件参考图12来描述。
[0126] 半导体器件3000包括用于将天线内生成的AC电压转换成DC电压的整流电路3001、用于将天线内生成的AC电压解调成数字信号的解调电路3002、用于给内部电路施加稳定电压的恒压电路3003、存储器电路3004、逻辑电路3005、用于调制编码数据的调制电路3006、第一保护电路3007及第二保护电路3008。注意，由于天线被堆叠于半导体器件
3000之上，因而在图12中并没有示出天线。另外，天线可以与包括整流电路3001、解调电路
3002、恒压电路3003、存储器电路3004、逻辑电路3005、调制电路3006、第一保护电路3007及第二保护电路3008的芯片分离地形成，并且可以在不同的步骤中与半导体器件3000连接；但是，优选在同一步骤中形成天线及芯片自身。
[0127] 逻辑电路3005包括用于分析解调电路3002所解调出的数据的指令分析电路、用于判定是否能够准确地接收解调数据的判定电路、用于控制存储器电路3004的控制电路以及用于编码数据的编码电路。在图12所示的本实例的逻辑电路3005中，布置了以上电路。
[0128] 在本实施例中，在逻辑电路3005的编码电路内编码的信号被输入调制电路3006，以及调制电路3006执行负载调制。解调电路3002解调由天线施加的AC电压。解调电路3002的输出端子与逻辑电路3005连接。将在整流电路3001内平滑处理后的内部电压Vin施加于恒压电路3003，并且恒压电路3006将从内部电压Vin生成的供电电压Vdd输出到逻辑电路3005的控制电路。
[0129] 本实例的半导体器件包括具有防止给诸如整流电路的电路施加过电压的功能的第一保护电路以及能够减少输入信号的数量的第二保护电路。因此，本实例的半导体器件是即使在半导体器件在非常短的距离内从外部接收信号或者半导体器件接收由外部电子器件发射出的所不希望的辐射以及具有高功率的信号被供应给电路的情况下也正常操作的并且具有高可靠性的半导体器件。
[0130] 本申请基于在2008年10月3日向日本专利局提交的日本专利申请No.2008-258208，在此通过引用的方式将全部内容并入。
