本发明涉及一种极低功耗带隙基准源，属于模拟集成电路设计领域。该基准源包括启动电路、偏置电流产生电路、基准电压输出电路和缓冲器；启动电路与偏置电流产生电路相连，偏置电流产生电路与基准电压输出电路相连，基准电压输出电路连接到缓冲器，同时基准电压输出电路还与启动电路和偏置电流产生电路相连构成反馈电路；其中，启动电路用于保证电路在启动过程时能够脱离非理想工作点并进入正常工作点，并保证在电源电压受到干扰时电路能够不偏离正常工作点，偏置电流产生电路用于产生电流以使基准电压输出电路中的晶体管工作于设定的状态，基准电压输出电路用于输出基准电压。本发明在极低功耗下可以实现较低的温度，而且对工艺的敏感性很低。
1.一种极低功耗带隙基准源，其特征在于，该基准源包括启动电路、偏置电流产生电路、基准电压输出电路和缓冲器电路四部分；启动电路与偏置电流产生电路相连，偏置电流产生电路与基准电压输出电路相连，基准电压输出电路连接到缓冲器，同时基准电压输出电路还与启动电路和偏置电流产生电路相连构成反馈电路；其中，启动电路用于保证电路在启动过程时能够脱离非理想工作点并进入正常工作点，并保证在电源电压受到干扰时电路能够不偏离正常工作点，偏置电流产生电路用于产生电流以使基准电压输出电路中的晶体管工作于设定的状态，基准电压输出电路用于输出基准电压；缓冲器单元用于增强电压基准源电路的驱动能力；
所述启动电路由1个PMOS管（M17），4个NMOS管（M14、M15、M16、M18）组成，连接关系为：第二、第三NMOS管（M15、M16）及第一PMOS管（M17）分别连接成二极管形式；第一PMOS管（M17）的源极与电源相连，第三NMOS管（M16）的漏极与第一PMOS管（M17）的漏极相连，第二NMOS管（M15）的漏极与第三NMOS管（M16）的源极相连，第一NMOS管（M14）的漏极与第二NMOS管（M15）的源极相连，第一NMOS管(M14)的栅极与基准电压输出电路的第五NMOS管（M3）的漏极相连，第一NMOS管（M14）、第四NMOS（M18）的源极与地相连，第四NMOS（M18）的栅极与第一NMOS（M14）的漏极相连，第四NMOS（M18）的漏极与偏置电流产生电路的第二PMOS（M19）的栅极相连；偏置电流产生电路由4个PMOS管（M12，M13，M19，M20）和8个NMOS管（M4，M5，M6，M7，M8，M9，M10，M11）组成，连接关系为：第三PMOS管（M12）和第四PMOS管（M13），第二PMOS管（M19）和第五PMOS管（M20）分别构成电流镜；第三PMOS管（M12）和第四PMOS管（M13）的源极接电源，栅极相连，第四PMOS管（M13）的栅极和漏极相连，且与第十二NMOS管（M10）的漏极相连，第三PMOS管（M12）的漏极与第十三NMOS管（M11）的漏极相连，第十二NMOS管（M10）的栅极和第二PMOS管（M19）的栅极相连，第十三NMOS管（M11）的栅极和第九NMOS管（M7）的漏极相连，第十二NMOS管（M10）和第十三NMOS管（M11）的源极均和第十一NMOS管（M9）的漏极相连，第十一NMOS管（M9）的栅极和第七NMOS管（M5）的漏极相连，第十一NMOS管（M9）的源极与地相连；第二PMOS管（M19）和第五PMOS管（M20）的源极与电源相连，第二PMOS管（M19）的漏极与第九NMOS管（M7）的漏极相连，第五PMOS管（M20）的栅极和漏极相连，且与第十NMOS管（M8）的漏极相连，第九NMOS管（M7）的栅极与第十NMOS管（M8）的栅极相连，第九NMOS管（M7）的栅极和第九NMOS管（M7）的漏极相连，第九NMOS管（M7）的源极和第七NMOS管（M5）的漏极相连，第十NMOS管（M8）的源极和第八NMOS管（M6）的漏极相连，第七NMOS管（M5）的栅极和第七NMOS管（M5）漏极相连，且与第八NMOS管（M6）的栅极相连，第八NMOS管（M6）的源极与第六NMOS管（M4）的漏极相连，第六NMOS管（M4）的栅极与第五NMOS管（M3）的漏极相连，第六NMOS管（M4）的源极和第七NMOS管（M5）的源极相连；基准电压输出电路由2个PMOS管（M21，M22），3个NMOS管（M1，M2，M3）组成，连接关系为：第六PMOS管（M21）和第七PMOS管（M22）的源极与电源相连，第六PMOS管（M21）的栅极和第七PMOS管（M22）的栅极相连，且与偏置电流产生电路的第二PMOS管（M19）的栅极相连，第六PMOS管（M21）的漏极与第十五NMOS管（M2）的漏极相连，第十五NMOS管（M2）的栅极与第十四NMOS管（M1）的栅极相连，且与第十五NMOS管（M2）的漏极相连，第十五NMOS管（M2）的源极和第十四NMOS管（M1）的漏极相连，第十四NMOS管（M1）的源极与地相连，第七PMOS管（M22）的漏极和第五NMOS管（M3）的漏极相连，第五NMOS管（M3）的栅极和第五NMOS管（M3）的漏极相连，第五NMOS管（M3）的源极和第十五NMOS管（M2）的源极相连；第十五NMOS管（M2）的漏极电源作为基准电压。
一种极低功耗带隙基准源
技术领域
[0001] 本发明属于模拟集成电路领域，特别涉及一种极低功耗亚阈值型电压基准源电路。
背景技术
[0002] 电压基准是集成电路中不可或缺的构成模块，它的作用是为电路其他模块提供一个对电源电压、温度、工艺等弱相关的基准电压。随着标准CMOS工艺进入深亚微米时代，晶体管的栅氧厚度越来越薄，这就要求电源电压必须随着工艺的进步而下降。同时器件的本征增益也随着工艺的进步而变小。因此，模拟集成电路遇到了越来越大的挑战。此外，基于电池的移动设备迅速增加，由于电池的能量有限，因此功耗问题越来越成为应用于便携式设备的集成电路设计瓶颈。
[0003] 为了适应工艺的进步和低功耗电路设计的需求，电压基准源必须降低功耗。为了降低基准源系统的功耗，国内外论文专利中已经提出了很多方法。对于如图1所示的基于三极管的传统电压基准源，降低功耗最直接的方法是增加电阻的阻值，从而使核心电路中每条支路的电流降低。对于功耗为纳瓦级的极低功耗电压基准源电路来说，各条支路的电阻阻值一股为兆欧量级，这会占用很大的版图面积，而且因为电阻产生的输出噪声也会增大。因此，采用传统的电压基准源作为极低功耗带隙基准源的设计方案在很多时候是不明智的。基于亚阈值结构的电压基准源来说，由于电路中的大多数MOS管工作于亚阈值区，因此亚阈值结构的电压基准源的功耗一股会在微瓦以下。但这种类型的电压基准源也存在一些缺点，比如亚阈值结构的电路对工艺比较敏感，温度系数不够理想等。
发明内容
[0004] 本发明的目的是针对现有极低功耗带隙基准源技术中的不足，提供一种极低功耗带隙基准源，本发明利用亚阈值结构，具有较好温度系数，且电路结构简单，可以工作于1V的低电压电源电压下，在消耗很小的静态功耗的情况下实现一种具有二阶温度补偿的电压基准源，特别适用于便携式移动设备等低功耗系统中。
[0005] 本发明提出的一种极低功耗带隙基准源，其特征在于，该基准源包括启动电路、偏置电流产生电路、基准电压输出电路和缓冲器电路四部分；启动电路与偏置电流产生电路相连，偏置电流产生电路与基准电压输出电路相连，基准电压输出电路连接到缓冲器，同时基准电压输出电路还与启动电路和偏置电流产生电路相连构成反馈电路；其中，启动电路用于保证电路在启动过程时能够脱离非理想工作点并进入正常工作点，并保证在电源电压受到干扰时电路能够不偏离正常工作点，偏置电流产生电路用于产生电流以使基准电压输出电路中的晶体管工作于设定的状态，基准电压输出电路用于输出基准电压；缓冲器单元用于增强电压基准源电路的驱动能力。
[0006] 本发明的优点和积极效果：相对于现有技术，本发明具有静态功耗低，线性度高，对于工艺偏差敏感度低，实现方法简单等显著优点，特别适用于极低功耗集成电路的应用。通过调整输出级电路中的MOS管尺寸可以实现温度曲线的二阶补偿，从而实现低功耗高精度电压基准源。
附图说明
[0007] 图1为现有技术的基于三极管的带隙基准源的电路图。
[0008] 图2本发明的整体结构图。
[0009] 图3本发明的核心电路的电路图。
具体实施方式
[0010] 下面将参考附图，结合实施例，对本发明进行详细描述，以更加明确本发明的目的、实施过程和优点。
[0011] 本发明提供的极低功耗带隙基准源，如图2所示，包括：启动电路单元，偏置电流产生单元，基准电压输出单元和缓冲器单元；启动电路单元用于保证电路在上电后整个电路能够摆脱非正常工作状态而进入正常的工作状态，并保证在电源电压受到干扰时电路能够不偏离正常工作点；偏置电流产生单元用于产生一个合适的电流以使偏基准输出电路中的晶体管工作于设定的区域；基准电压输出单元在偏置电流的作用下，利用工作于亚阈值区和饱和区MOS管的I-V特性来产生一个与温度、工艺弱相关的输出基准电压；缓冲器单元用于增强电压基准源电路的驱动能力。
[0012] 本发明各组成电路的实施例结构及功能分别详细说明如下：
[0013] 一股情况下，缓冲器可以使用由运算放大器构成的电压跟随器，即将输出基准电压连接到运算放大器的正端，将运放的输出连接到运算放大器的负端，将运放的输出电压作为输出基准电压。
[0014] 本发明的启动电路，偏置电流产生电路和基准电压输出电路的实施例结构，如图3所示，这三部分电路为本发明的核心电路。在图3中，M1使用具有较高阈值的MOS管，其他管子使用常规阈值类型的MOS管。在M1工作于饱和区，M4工作于线性区，其他晶体管工作于亚阈值区。M1和M2处于不同的工作区域用于实现二阶温度补偿；将输出基准电压反馈到电流产生电路，从而降低对工艺偏差的敏感度。
[0015] 对于深亚微米工艺，本发明的输出基准电压与晶体管的阈值电压可比拟。因此加入MOS管M3以提高反馈电压以使启动电路能够可靠的判断电路的工作状态。
[0016] 偏置电流产生单元中的运算放大器是用于使电压VA等于VB以提高整个电路的线性度和PSRR。在启动电路中P管的叠加是用于降低启动电路在整个电路正常工作后的功耗。
[0017] 各电路的组成结构分别说明如下：
[0018] 启动电路由NMOS管M14，M15，M16和M18，PMOS管M17组成。其连接关系为：M15、M16、M17分别连接成二极管形式。M17的源极与电源相连，M16的漏极与M17的漏极相连，M15的漏极与M16的源极相连，M14的漏极与M15的源极相连，M14的栅极与基准电压输出电路的M3的漏极相连，M14、M18的源极与地相连，M18的栅极与M14的漏极相连，M18的漏极与偏置电流产生电路的M19的栅极相连。若电路进入非理想工作点，即PMOS管M21，M22的栅极电压很高而且输出电压为零，这时启动电路中的NMOS管M14被关断，从而使点C的电压处于高电位；这时，NMOS管M18导通，从而将点D处的电压拉低，这时偏置电流产生电路中的电流镜管M19和M20导通，从而使输出电压达到设定值。当输出电压达到设定值后，启动电路中的NMOS管M14导通，从而拉低点C处的电压，这时，NMOS管M14关断，使启动电路与主体电路分离。NMOS管M15，M16，PMOS管M17分别处于二极管连接形式并进行串联，主要目的是为了降低启动电路在主体电路进入设定的工作区域后的静态电流。当整个电路工作于正常的工作状态时，启动电路中的MOS管均处于亚阈值区域。
[0019] 偏置电流产生电路可产生负温度系数电流。此电路由PMOS管M12，M13，M19，M20，NMOS管M4，M5，M6，M7，M8，M9，M10和M11组成，其中PMOS管M12和M13，M19和M20分别构成电流镜。在图3所示的电路图中，椭圆虚线框中的部分为运算放大器部分，用于保证VA＝VB。M12与M13的源极接电源，栅极相连，M13的栅极和漏极相连，且与M10的漏极相连，M12的漏极与M11的漏极相连，M10的栅极和M19的栅极相连，M11的栅极和M7的漏极相连，M10和M11的源极均和M9的漏极相连，M9的栅极和M5的漏极相连，M9的源极与地相连。椭圆虚线框外的其他偏置电流产生电路用于产生负温度系数电流。M19和M20的源极与电源相连，M19的漏极与M7的漏极相连，M20的栅极和漏极相连，且与M8的漏极相连，M7与M8的栅极相连，M7的栅极和漏极相连，M7的源极和M5的漏极相连，M8的源极和M6的漏极相连，M5的栅极和漏极相连，且与M6的栅极相连，M6的源极与M4的漏极相连，M4的栅极与M3的漏极相连，M4和M5的源极相连。此偏置电路由NMOS管M4工作于线性区且其栅极电压为输出基准电压，偏置电流产生电路中的其余MOS管均工作于亚阈值区。
[0020] 根据偏置电流产生电路的拓扑结构可知，NMOS管的源漏电压满足关系式(1)：
[0021] Vds4＝Vgs5-Vgs6 (1)
[0022] 其中Vds，Vgs分别是MOS管的漏源电压和栅源电压，4、5、6代表MOS管的序号。
[0023] 根据工作于亚阈值区MOS管的I-V特性表达式(2)：
[0024]
[0025] 其中Vth和W/L分别是MOS管的阈值电压和宽长比，I0是Vgs＝Vth，W/L＝1时MOS管的漏电流，n为斜率因子。
[0026] 根据公式(1)和公式(2)，可推出偏置电流产生电路的电流表达式(3)，[0027]
[0028] 基准电压输出电路用于输出基准电压，由PMOS管M21，M22，NMOS管M1、M2和M3组成。其中M21和M22同电流产生电路中的M19和M20组成电流镜，用于复制电流产生电路中的电流以偏置M1，M2和M3。M3为提高电压使启动电路能够准确的判断核心电路是否进入正常工作状态。M21和M22的源极与电源相连，M21和M22的栅极相连，且与偏置电流产生电路的M19的栅极相连，M21的漏极与M2的漏极相连，M2与M1的栅极相连，且与M2的漏极相连，M2的源极和M1的漏极相连，M1的源极与地相连，M22的漏极和M3的漏极相连，M3的栅极和漏极相连，M3的源极和M2的源极相连。M2的漏极电源作为基准电压。NMOS管M1处于饱和区，M2处于亚阈值区。根据饱和区和亚阈值区MOS管I-V特性和基准电压输出电路，可得输出基准电压的表达式(4)：
[0029] Vref＝Vgs1-Vgs2 (4)
[0030] 下面进行二阶补偿理论的说明：
[0031] MOS管的阈值电压与温度的关系用表达式(5)表示为：
[0032] VTH＝VTH(T0)-λ1(T-T0)+λ2(T-T0)2 (5)
[0033] 其中，λ1，λ2分别为Vth的一阶与二阶温度系数，T为绝对温度，T。为Vth测量时的温度。
[0034] 电子迁移率与温度的关系用表达式(6)表示为：
[0035]
[0036] 其中m是电子迁移率温度常数。
[0037] 在认为所有的常阈值型MOS管的λ1和λ2相同的情况下，将表达式(3)和表达式(4)带入电流表达式(3)，可得ID与温度的关系表达式：
[0038]
[0039] 其中C的可用表达式(8)表示为：
[0040]
[0041] 因为C的变化远远小于VREF+Vth3-Vth4，则可以认为C为常数，这里取C在T0时的值。
[0042] 将上述表达式带入VREF表达式，得到表达式(9)
[0043]
[0044] 其中C1，C2，C3为与温度无关，只与工艺和晶体管尺寸相关的常数。
[0045] 将 和 在T。点进行泰勒展开，可得到VREF的表达式为
[0046]
[0047] 通过调整输出基准电路中NMOS管M1和M2的尺寸，可以将VREF进行二阶温度补偿，使其温度系数更小。
[0048] 在上述实施例中，缓冲器采用运算放大器构成电压跟随器。对于选用的运算放大器，应保证以下几点：第一应保证运算放大器有足够高的增益，使其输出电压能够良好的跟随基准电压。增益越高，跟随特性越好。第二应保证具有足够强的驱动能力以保证将负载驱动到VREF电位上。
[0049] 除了上述实例中给出的电路结构外，本领域的技术人员还可以根据本发明的补偿理论，运用集成电路设计理论和原理设计出其他形式的具有二阶补偿的带隙基准源。在不背离本发明的精神和范围的前提下，可以设计出的电路形式还有很多，但是，他们均属于所附权利要求的保护范围。
