可选径的影像管线装置

摘要

一种可选径的影像管线装置用以处理影像，其包括外部记忆体、直接记忆体存取器、影像管线控制器以及过滤器层。其中影像管线控制器包括具有实体缓冲缓存单元的物理记忆体配置，以及用以将实体缓冲缓存单元配置为对应的第一逻辑缓冲缓存单元的第一阵列控制器。而过滤器层包括对应电性相连于第一阵列控制器的第一过滤器组，且第一过滤器组包括多个过滤器。第一过滤器组通过第一阵列控制器接收影像，再选择性地依据第一逻辑缓冲缓存单元以及过滤器处理影像，并通过直接记忆体存取器将处理过的影像回存至外部记忆体。

权利要求

1.一种可选径的影像管线装置，适用于处理至少一影像，其特征在于，包括：

一外部记忆体，存有该影像；

一直接记忆体存取器，电性连接于该外部记忆体；

一影像管线控制器，包括：

一物理记忆体配置单元，其具有至少一实体缓冲缓存单元；以及

一第一阵列控制器，电性连接该物理记忆体配置单元与该直接记忆体存取器，该第一阵列控制器根据记忆体地址配置设定将该实体缓冲缓存单元配置为至少一第一逻辑缓冲缓存单元，且通过该直接记忆体存取器接收该影像；以及一过滤器层，包括具有多个过滤器的一第一过滤器组，该第一过滤器组电性相连于该第一阵列控制器，该第一过滤器组通过该第一阵列控制器接收该影像，然后选择性地依据该第一逻辑缓冲缓存单元以及该些过滤器处理该影像，并通过该直接记忆体存取器将处理过的该影像回存至该外部记忆体。

2.根据权利要求1所述的可选径的影像管线装置，其特征在于，该影像管线控制器还包括一第二阵列控制器，根据记忆体地址配置设定将该实体缓冲缓存单元配置为至少一第二逻辑缓冲缓存单元，且该过滤器层还包括与该第二阵列控制器电性相连的一第二过滤器组，该第二过滤器组具有多个过滤器，该第二阵列控制器由该第一过滤器组接收该影像，并传送予该第二过滤器组以进行处理，该第二过滤器组再选择性地依据该第二逻辑缓冲缓存单元以及该第二过滤器组的该些过滤器处理该影像，并通过该直接记忆体存取器将处理过的该影像回存至该外部记忆体。

3.根据权利要求2所述的可选径的影像管线装置，其特征在于，该物理记忆体配置单元还包括一缓冲切换器，电性连结于该实体缓冲缓存单元、该第一阵列控制器和该第二阵列控制器，该第一阵列控制器以及该第二阵列控制器是通过该缓冲切换器存取该实体缓冲缓存单元。

4.根据权利要求3所述的可选径的影像管线装置，其特征在于，该物理记忆体配置单元至少具有与该缓冲切换器电性连结的多个该实体缓冲缓存单元，且该第一阵列控制器以及该第二阵列控制器是通过该缓冲切换器存取该些实体缓冲缓存单元；该第一阵列控制器根据记忆体地址配置设定将该些实体缓冲缓存单元配置为该第一逻辑缓冲缓存单元，而该第二阵列控制器根据记忆体地址配置设定将该些实体缓冲缓存单元配置为该第二逻辑缓冲缓存单元。

5.根据权利要求2所述的可选径的影像管线装置，其特征在于，该第二过滤器组还包括一旁通线。

6.根据权利要求1所述的可选径的影像管线装置，其特征在于，该第一过滤器组还包括一旁通线。

7.根据权利要求1所述的可选径的影像管线装置，其特征在于，每一该过滤器具有一过滤器尺寸，且该些过滤器尺寸不全部相同。

8.一种可选径的影像管线装置，适用于处理至少一影像，其特征在于，包括：

一外部记忆体，存有该影像；

一直接记忆体存取器，电性连接于该外部记忆体；

一影像管线控制器，包括：

一物理记忆体配置单元，具有至少一实体缓冲缓存单元；以及

多个阵列控制器，是通过该直接记忆体存取器接收该影像，且该些阵列控制器根据记忆体地址配置设定将该实体缓冲缓存单元配置为分别对应该些阵列控制器的多个逻辑缓冲缓存单元；以及一过滤器层，该过滤器层包括：

多个过滤器组，其中每一该过滤器组对应电性相连于一个该阵列控制器，且每一该过滤器组包括至少一过滤器，该些过滤器组通过对应的该些阵列控制器接收该影像，然后选择性地依据该些逻辑缓冲缓存单元以及该些过滤器组的该过滤器处理该影像，并通过该直接记忆体存取器将处理过的该影像回存至该外部记忆体。

9.根据权利要求8所述的可选径的影像管线装置，其特征在于，该些过滤器组还包括一旁通线。

10.根据权利要求8所述的可选径的影像管线装置，其特征在于，该物理记忆体配置单元还包括一缓冲切换器，该缓冲切换器电性连结于该实体缓冲缓存单元以及每一该阵列控制器，且该些阵列控制器是通过该缓冲切换器存取该实体缓冲缓存单元。

11.根据权利要求10所述的可选径的影像管线装置，其特征在于，该物理记忆体配置单元至少具有与该缓冲切换器电性连结的多个该实体缓冲缓存单元，且该些阵列控制器是通过该缓冲切换器存取该些实体缓冲缓存单元；该些阵列控制器根据记忆体地址配置设定将该些实体缓冲缓存单元配置为分别对应该些阵列控制器的该些逻辑缓冲缓存单元。

12.根据权利要求8所述的可选径的影像管线装置，其特征在于，每一该过滤器具有一过滤器尺寸，且该些过滤器尺寸不全部相同。

说明书

可选径的影像管线装置

技术领域

[0001] 本发明涉及一种影像管线(image pipeline)，特别涉及一种可选径(routable)的影像管线装置。

背景技术

[0002] 在现今的日常生活中，各种取代传统模拟技术的数字化技术已非常普及，数字影像(digital image)便是一个很好的例子。数字影像是以阵列的型态纪录影像中各个像素的值，且影像中每一个像素的数值是以有限的位(bit)来表示。

[0003] 举例而言，数字相机利用光传感器撷取影像并转换为数字信号后，会经过一连串的影像处理，而处理数字影像最常见的方法，就是将各式各样的过滤器(filter，亦称为滤波器)套用在数字影像上，例如借由过滤器将数字影像的原始单色像素依序处理成RGB像素与YUV像素，或对数字影像进行如去除噪声、影像锐利化、改变影像色调、改变影像亮度对比或是边缘检测等数字影像处理。

[0004] 此外，为了进行需连续用到多个过滤器的数字影像处理的步骤，影像管线(image pipeline)的架构便因应而生。影像管线将需执行的过滤器串起，并分别给予对应过滤器的线缓冲器(line buffer)，以储存影像像素。然而现有的影像管线具有线缓冲器的使用缺乏弹性，以及更改扩张不便的问题。线缓冲器的长度是受限于数字影像被存取的扫描方式或数字影像的长度，而线缓冲器的排数又受限于对应的过滤器的尺寸，例如3×3过滤器或7×7过滤器。再者，影像管线所使用的过滤器皆为固定，因此影像管线只能用于固定的数字影像处理，可以说是不具有扩张性。此外，若影像管线的线缓冲器不敷使用时，亦只能设法将每一个线缓冲器逐一加大，十分地不便。

发明内容

[0005] 为解决上述问题，本发明所要解决的技术问题在于，提供一种可选径的影像管线装置(routable image pipeline device)，适用于处理一影像。

[0006] 根据本发明的第一实施范例，可选径的影像管线装置包括一外部记忆体、一直接记忆体存取器(Direct Memory Access，DMA)、一影像管线控制器以及一过滤器层(filter layer)。其中外部记忆体存有待处理的影像，且电性连结于DMA。影像管线控制器包括一物理记忆体配置(physical memoryallocation，PMA)以及一第一阵列控制器，而物理记忆体配置具有至少一实体缓冲缓存单元。根据本发明的第一阵列控制器电性相连于物理记忆体配置与DMA。第一阵列控制器通过DMA接收影像，且第一阵列控制器根据记忆体地址配置(address configuration)设定将实体缓冲缓存单元配置为对应第一阵列控制器的一第一逻辑缓冲缓存单元。

[0007] 过滤器层则包括具有多个过滤器的一第一过滤器组，且第一过滤器组对应电性相连于第一阵列控制器。第一过滤器组通过第一阵列控制器接收影像，然后选择性地依据第一逻辑缓冲缓存单元以及过滤器处理影像，并通过DMA将处理过的影像回存至外部记忆体。

[0008] 根据本发明的第二实施范例，可选径的影像管线装置的影像管线控制器还可包括一第二阵列控制器，且过滤器层还包括与第二阵列控制器电性相连的一第二过滤器组。其中第二过滤器组包括多个过滤器。第二阵列控制器根据记忆体地址配置设定将实体缓冲缓存单元配置为一第二逻辑缓冲缓存单元，且由第一过滤器组承接影像。第二阵列控制器将接收的影像传送予第二过滤器组以进行处理，第二过滤器组再选择性地依据第二逻辑缓冲缓存单元以及第二过滤器组的过滤器处理影像。第二过滤器组并通过DMA将处理过的影像回存至外部记忆体。

[0009] 可选径的影像管线装置的物理记忆体配置还可包括一缓冲切换器。缓冲切换器电性连结于实体缓冲缓存单元、第一阵列控制器以及第二阵列控制器，且第一阵列控制器以及第二阵列控制器是通过缓冲切换器存取实体缓冲缓存单元。

[0010] 根据本发明的第三实施范例，可选径的影像管线装置可包括外部记忆体、直接记忆体存取器、影像管线控制器以及过滤器层(filter layer)。其中影像管线控制器包括物理记忆体配置以及多个阵列控制器。这些阵列控制器通过DMA接收影像，且阵列控制器将实体缓冲缓存单元配置为分别对应这些阵列控制器的多个逻辑缓冲缓存单元。

[0011] 根据本发明的第四实施范例，过滤器层包括多个过滤器组。其中每一个过滤器组对应电性相连于一个阵列控制器，且每一过滤器组包括至少一过滤器。这些过滤器组通过对应的阵列控制器接收影像，以进行处理。过滤器层选择性地依据这些逻辑缓冲缓存单元，以及这些过滤器组所具有的过滤器处理该影像，并通过DMA将处理过的影像回存至外部记忆体。

[0012] 综上所述，根据本发明的可选径的影像管线装置选择性地使用过滤器处理影像。可选径的影像管线装置将实体缓冲缓存单元集中于影像管线控制器中管理，并通过阵列控制器对实体缓冲缓存单元进行存取。也就是说，阵列控制器可依据用以执行的过滤器将实体缓冲缓存单元配置为对应的逻辑缓冲缓存单元。

[0013] 此外，阵列控制器可以将事先从实体缓冲缓存单元中所配置出来的逻辑缓冲缓存单元，视为工作所需的缓冲单元为之使用。通过将实体缓冲缓存单元配置为逻辑缓冲缓存单元的机制，影像的扫描方式以及过滤器并不会对实体缓冲缓存单元造成限制。再者，扩充的实体缓冲缓存单元能提供整个可选径的影像管线装置使用。

[0014] 此外，进行数字影像处理时可由过滤器组中选出需要的过滤器或是旁通线，因此组合少数的过滤器便可进行各种数字影像处理。且借着新增过滤器或是成对的过滤器组以及阵列控制器，可选径的影像管线装置可轻易的被扩充。

[0015] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

[0016] 图1为根据本发明的第一实施范例的可选径的影像管线装置的架构示意图；

[0017] 图2A为根据本发明一实施范例的帧基准的扫描方式示意图；

[0018] 图2B为根据本发明一实施范例的磁砖基准的扫描方式示意图；

[0019] 图3A为根据本发明一实施范例的实体缓冲缓存单元的配置示意图；

[0020] 图3B为根据本发明一实施范例的第一逻辑缓冲缓存单元的配置示意图；

[0021] 图3C为根据本发明另一实施范例的第一逻辑缓冲缓存单元的配置示意图；

[0022] 图3D为根据本发明又一实施范例的第一逻辑缓冲缓存单元的配置示意图；

[0023] 图4A为根据本发明一实施范例的实体缓冲缓存单元的配置示意图；

[0024] 图4B为根据本发明一实施范例的第一逻辑缓冲缓存单元的配置示意图；

[0025] 图4C为根据本发明另一实施范例的第一逻辑缓冲缓存单元的配置示意图；

[0026] 图4D为根据本发明又一实施范例的第一逻辑缓冲缓存单元的配置示意图；

[0027] 图5为根据本发明的第二实施范例的可选径的影像管线装置的架构示意图；

[0028] 图6为根据本发明的第三实施范例的可选径的影像管线装置的架构示意图；

[0029] 图7为根据本发明第四实施范例的可选径的影像管线装置的架构示意图；以及[0030] 图8为根据本发明一实施范例的缓冲切换器的架构示意图。

[0031] 其中，附图标记

[0032] 20外部记忆体

[0033] 30直接记忆体存取器

[0034] 40影像管线控制器

[0035] 42物理记忆体配置

[0036] 422，422a，422b，422c实体缓冲缓存单元

[0037] 423，423a，423b，423c，423d第一逻辑缓冲缓存单元

[0038] 424缓冲切换器

[0039] 44第一阵列控制器

[0040] 46第二阵列控制器

[0041] 48第三阵列控制器

[0042] 50过滤器层

[0043] 52第一过滤器组

[0044] 54第二过滤器组

[0045] 55第三过滤器组

[0046] 56a 7×7过滤器

[0047] 56b，56c，56d，56f，56g 3×3过滤器

[0048] 56e 5×5过滤器

[0049] 58旁通线

[0050] 60扫描帧

[0051] 62扫描子帧

具体实施方式

[0052] 以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求范围及图式，任何本领域技术人员可轻易地理解本发明相关的目的及优点。

[0053] 本发明提供一种可选径的影像管线装置(routable image pipeline device)，是适用于处理至少一影像，尤其是数字影像，故能够应用在可处理数字影像的电子装置或系统上。以下就各实施范例说明本发明所提供的可选径的影像管线装置的可能实施型态。

[0054] 一实施范例

[0055] 请参照图1，其是为根据本发明的第一实施范例的可选径的影像管线装置的架构示意图。如图1所绘示，可选径的影像管线装置包括一外部记忆体20、一直接记忆体存取器(Direct Memory Access，DMA)30、一影像管线控制器40以及一过滤器层(filter layer)50。其中影像管线控制器40包括一物理记忆体配置(physical memory allocation，PMA)42以及一第一阵列控制器44，且PMA 42包括至少一实体缓冲缓存单元422。过滤器层50包括一第一过滤器组52，且第一过滤器组52包括一7×7过滤器56a以及一3×3过滤器56b。

[0056] 外部记忆体20内部存有待处理的影像，亦提供储存可选径的影像管线装置处理过后的结果。较佳的是，外部记忆体20可以是双倍数据速率同步动态随机存取记忆体(Double Data Rate Synchronous Dynamic Random AccessMemory，DDR SDRAM，亦简称为DDR)。外部记忆体20内的待处理的影像可为静止图像(still image)或是视频(video)中的一个帧(frame)。换句话说，可选径的影像管线装置能够处理单张静止图像，亦能以连续处理帧的方式处理视频。

[0057] DMA 30与外部记忆体20、第一阵列控制器44以及第一过滤器组52电性相连。DMA 30由外部记忆体20中读出待处理的影像，并将待处理的影像传送至第一阵列控制器
44处理，将影像排成阵列型式。其中，实体缓冲缓存单元422可为至少一线缓冲器(line buffer)，所具有的线排数多少是依据过滤器的尺寸。影像再经由第一过滤器组52处理后传至DMA 30，然后通过DMA30将处理后的影像存回外部记忆体20。

[0058] 更 详 细 地 说，第 一 阵 列 控 制 器44 会 根 据 记 忆 体 地 址 配 置(addressconfiguration)设定将实体缓冲缓存单元422配置为至少一第一逻辑缓冲缓存单元。因此第一阵列控制器44可将阵列式排列的处理过的影像暂存于第一逻辑缓冲缓存单元中。之后第一过滤器组52可通过第一阵列控制器44得到第一逻辑缓冲缓存单元中的影像数据，以继续对影像处理。其中，第一阵列控制器44可包括一M×N阵列控制器以及一M×N过滤器阵列(M×N filter array)。借由M×N阵列控制器对接收到的影像排列成M×N阵列后，传送至M×N过滤器阵列作影像处理，例如去除噪声等。

[0059] 过滤器层50以第一过滤器组52所包括的7×7过滤器56a或3×3过滤器56b对影像进行例如数字影像处理(Digital Image Processing，DIP)等处理。需注意的是，于本实施范例中，第一过滤器组52是同时包括7×7过滤器56a以及3×3过滤器56b，也就是说第一过滤器组52包括多个过滤器。可选径的影像管线装置是选择性地以7×7过滤器56a或3×3过滤器56b处理影像。7×7过滤器56a的过滤器尺寸为7×7(像素)，而3×3过滤器56b的过滤器尺寸为3×3。在过滤器层50之中的这些过滤器尺寸之一是相异于这些过滤器尺寸的另一。换句话说过滤器层50中的过滤器尺寸不全部相同。

[0060] 需注意的是，过滤器层50适用的过滤器的尺寸并不限于3×3、5×5或是7×7。过滤器可为任意的M×N过滤器，其中M与N为正整数。

[0061] 过滤器层50包括的过滤器可为一原始数据过滤器(raw filter)、彩色滤波阵列过滤器(color filter array filter，CFA filter)或是亮度彩度饱和度过滤器(luminance-chrominance-chroma filter，YUV filter)，或是上述各种过滤器的子过滤器。

[0062] 接下说明第一阵列控制器44根据记忆体地址配置设定，动态地将实体缓冲缓存单元422配置为第一逻辑缓冲缓存单元的方法。

[0063] 一般的影像是以阵列的方式存放影像的各像素的值。然而整张影像的分辨率可能大于用以暂存影像的线缓冲器(即实体缓冲缓存单元422)，因此当影像被线缓冲器读入时，影像中能被线缓冲器保存的部分是与影像被扫描的方式有关。请同时参阅图2A以及图2B，其分别为阵列控制器以帧基准(frame-based)以及磁砖基准(tile-based)的扫描方式示意图。

[0064] 如图2A所示，第一阵列控制器44相当于将影像视为一扫描帧60，而帧基准的扫描方式是可将扫描帧60内的像素由左至右、由上至下地被存进线缓冲器中。更详细地说，帧基准的扫描方式是将扫描帧60的像素一列(row)一列地依序存进线缓冲器中，过滤器层50再依序处理存于线缓冲器之内的部分影像。帧基准的扫描方式所使用的线缓冲器的长度与扫描帧60的长度相同，且不会产生输出负荷(throughput overhead)。

[0065] 磁砖基准的扫描方式又称为区块基准(block-based)的扫描方式。扫描帧60被切分成多个扫描子帧62后再被扫描，其中每一个扫描子帧62被称为一个磁砖或一个区块。磁砖基准的扫描方式是于一个扫描子帧62中以帧基准的扫描方式进行扫描，再移往下一个扫描子帧62继续扫描。磁砖基准的扫描方式所使用的线缓冲器的长度与扫描子帧62的长度相同，而扫描子帧62的长度一般可设定为64像素或是128像素。此外，依据影像被套用的过滤器，磁砖基准的扫描方式于扫描子帧62之间的交界处产生输出负荷。

[0066] 如上所述，帧基准的扫描方式所需的线缓冲器的长度与扫描帧60相同，而磁砖基准的扫描方式所需的线缓冲器的长度与扫描子帧62相同。由于一般视频的影像的分辨率较低(例如320×240)，因此能够以帧基准的扫描方式处理影像。相对的，数字相机等装置撷取的静止图像通常具有较大的分辨率(例如1024×768)，因此适于使用磁砖基准的扫描方式。

[0067] 但本发明所提供的可选径的影像处理装置并不对实体缓冲缓存单元422的长度或大小进行限制。第一阵列控制器44依据记忆体地址配置设定将实体缓冲缓存单元422配置为逻辑缓冲缓存单元，DMA 30以及第一过滤器组52再借由逻辑缓冲缓存单元读写影像。

[0068] 请参照图3A、图3B、图3C以及图3D，其中图3A是为根据本发明一实施范例的实体缓冲缓存单元示意图，其余则为根据本发明不同实施范例的第一逻辑缓冲缓存单元的配置示意图。

[0069] 于本实施范例中，实体缓冲缓存单元422的大小L×D是640×16位(bit)。例如当待处理的影像的列长为640像素，且每一个像素的值需要以8位表示时，则逻辑缓冲缓存单元的配置可以如图3B。第一阵列控制器44以重新分配记忆体地址的方式将实体缓冲缓存单元422分割成尺寸L×D为640×8的第一逻辑缓冲缓存单元423，组成四个640×8的第一逻辑缓冲缓存单元423以供第一阵列控制器44存取影像数据。

[0070] 又例如当待处理的影像的列长为640像素，且每一个像素的值需要以16位表示时，逻辑缓冲缓存单元的配置可以如图3C。第一阵列控制器44可将实体缓冲缓存单元422直接作为第一逻辑缓冲缓存单元423，组成两个L×D为640×16的第一逻辑缓冲缓存单元423以供第一阵列控制器44存取影像数据。

[0071] 另例如当待处理的影像的列长为1280像素，且每一个像素的值需要以8位表示时，逻辑缓冲缓存单元的配置可以如图3D。第一阵列控制器44以重新分配记忆体地址的方式将实体缓冲缓存单元422配置成尺寸L×D为1280×8的第一逻辑缓冲缓存单元423，组成两个1280×8的第一逻辑缓冲缓存单元423以供第一阵列控制器44存取影像数据。

[0072] 前述是在物理记忆体配置42只具有一个实体缓冲缓存单元422的情况下，揭示第一阵列控制器44如何根据记忆体地址配置设定，利用单一的实体缓冲缓存单元422配置成所需的第一逻辑缓冲缓存单元423。

[0073] 以下是更进一步揭示当物理记忆体配置42至少具有多个实体缓冲缓存单元422时，第一阵列控制器44如何根据记忆体地址配置设定，利用多个实体缓冲缓存单元422配置成所需的第一逻辑缓冲缓存单元423。

[0074] 请参照图4A、图4B、4图C以及图4D，其中图4A是为根据本发明一实施范例的实体缓冲缓存单元的配置示意图，其余则为根据本发明不同实施范例的第一逻辑缓冲缓存单元的配置示意图。

[0075] 于本实施范例中，可选径的影像管线装置的物理记忆体配置42包括三个L×D大小同为640×16的实体缓冲缓存单元422a、422b以及422c。

[0076] 例如当待处理的影像的列长为640像素，且每一个像素的值需要以8位(bit)表示时，逻辑缓冲缓存单元的配置可以如图4B。第一阵列控制器44以重新分配记忆体地址的方式将实体缓冲缓存单元422a以及422b分别分割成两块，以得到所需的尺寸L×D为640×8的第一逻辑缓冲缓存单元423a、423b、423c以及423d。如此一来，借由640×8的第一逻辑缓冲缓存单元423a、423b、423c以及423d来供第一阵列控制器44存取影像数据。

[0077] 又例如当待处理的影像的列长为640像素，且每一个像素的值需要以16位表示时，逻辑缓冲缓存单元的配置可以如图4C。第一阵列控制器44可将实体缓冲缓存单元422a以及422b直接作为第一逻辑缓冲缓存单元423a以及423b来供第一阵列控制器44存取影像数据。

[0078] 另例如当待处理的影像的列长为1280像素，且每一个像素的值需要以8位表示时，逻辑缓冲缓存单元的配置可以如图4D。第一阵列控制器44可以重新分配记忆体地址的方式将实体缓冲缓存单元422a以及422b配置成尺寸L×D为1280×8的第一逻辑缓冲缓存单元423a以及423b，来供第一阵列控制器44存取影像数据。

[0079] 此外，第一过滤器组52中被选用的过滤器亦会影响到逻辑缓冲缓存单元的分配。可选径的影像处理装置依据进行的影像处理内容，选择执行第一过滤器组52的7×7过滤器56a或是3×3过滤器56b。且由于对M×N过滤器而言，当其影像数据接收到第N列的第M个像素时，就可以开始运算。因此当以7×7过滤器56a或是3×3过滤器56b处理影像时，第一过滤器组52分别需要至少有(7-1)列(或称线缓冲器的排数)或是(3-1)列的部分影像才能进行影像处理。例如当线缓冲器的排数为6，就可通过7×7过滤器56a处理影像；且当7×7过滤器56a接收影像数据到第7列的第7个像素时，就可以开始运算。而当缓冲器的排数为3，可通过3×3过滤器56b处理影像；且当3×3过滤器56b接收影像数据到第3列的第3个像素时，就可以开始运算。

[0080] 二实施范例

[0081] 请参照图5，其是为根据本发明的第二实施范例的可选径的影像管线装置的架构示意图。

[0082] 与第一实施范例的差异处在于：可选径的影像管线装置的过滤器层50另包括一第二过滤器组54，且影像管线控制器40另包括一第二阵列控制器46。其中第二过滤器组54是与第二阵列控制器46对应电性相连，且第二过滤器组54包括3×3过滤器56c和56d。

[0083] 同理，第二阵列控制器46根据记忆体地址配置设定将实体缓冲缓存单元422配置为一第二逻辑缓冲缓存单元，而配置原理已于第一实施例中揭示，请参考之，遂不再赘述。第二阵列控制器46亦可包括M×N阵列控制器以及M×N过滤器阵列(M×N filter array)，以借由M×N阵列控制器对接收到的影像排列成M×N阵列后，传送至M×N过滤器阵列作影像处理。

[0084] DMA 30由外部记忆体20中读出待处理的影像，将待处理的影像传送至第一阵列控制器44进行重新排列的处理。第一阵列控制器44将影像排成阵列型式，而重新排列的过程会将影像暂存于第一逻辑缓冲缓存单元423中。重新排列好之后，再提供予第一过滤器组52处理。之后第二阵列控制器46由第一过滤器组52接收其处理过的影像，以对影像进一步排列成第二过滤器组54所需的阵列形式。重新排列过程会将影像暂存于第二逻辑缓冲缓存单元。重新排列好之后，再传送至第二过滤器组54处理。第二过滤器组54收到影像后，选择性地以3×3过滤器56c或是56d处理收到的影像，再将影像结果传至DMA30，然后通过DMA 30将处理后的影像存回外部记忆体20。

[0085] 更佳的是，第一过滤器组52或是第二过滤器组54另可包括一旁通线(bypass line)58。若在第一过滤器组52之中旁通线58被选定并执行，则表示7×7过滤器56a以及3×3过滤器56b于这次的影像处理阶段中不被使用。第二过滤器组54的情况亦是同样。因此可选径的影像管线装置于一个阶段的影像处理中，能够以下列这些组合的过滤器进行处理：7×7过滤器56a、3×3过滤器56b、3×3过滤器56c、3×3过滤器56d、7×7过滤器56a与3×3过滤器56c、7×7过滤器56a与3×3过滤器56d、3×3过滤器56b与3×3过滤器56c，以及3×3过滤器56b与3×3过滤器56d。

[0086] 旁通线58可以是第一过滤器组52或第二过滤器组54中，以一条电线实做而成，旁通线58的概念亦可是由软件的方式实现。在第一过滤器组52或第二过滤器组54中若无任何的过滤器被选定以处理影像，即表示旁通线58被选定。其中第一阵列控制器44以及第二阵列控制器46可一并对实体缓冲缓存单元422进行配置。意即实体缓冲缓存单元422可至少被分为两个部分，且分别被第一阵列控制器44以及第二阵列控制器46配置为第一逻辑缓冲缓存单元423以及第二逻辑缓冲缓存单元。

[0087] 此外，第一过滤组52的过滤器处理影像之后，可不经由第二过滤器组54(即第二过滤器组54的旁通线58被配置命令指定)，并通过DMA 30将处理过的影像回存于外部记忆体20。

[0088] 三实施范例

[0089] 请参照图6，其是为根据本发明的第三实施范例的可选径的影像管线装置的架构示意图。

[0090] 于第三实施范例的中，可选径的影像管线装置包括第一阵列控制器44、第二阵列控制器46、第一过滤器组52以及第二过滤器组54。其中第一阵列控制器44与第一过滤器组52对应电性相连，第二阵列控制器46与第二过滤器组54对应电性相连。第一过滤器组52与第二过滤器组54分别只包括一个过滤器(7×7过滤器56a与3×3过滤器56b)以及旁通线58。且可选径的影像管线装置是选择性地以7×7过滤器56a与3×3过滤器56b处理影像。

[0091] 换句话说，可选径的影像管线装置包括多个过滤器组以及多个过滤器，其中每一个过滤器组对应电性相连于一个阵列控制器。这些过滤器组分别至少包括一个过滤器以处理影像，并可包括旁通线58。每一个阵列控制器将实体缓冲缓存单元422配置为所需的逻辑缓冲缓存单元，并提供给对应的过滤器组的过滤器使用。例如第一阵列控制器44以及第二阵列控制器46分别将实体缓冲缓存单元422配置为第一逻辑缓冲缓存单元423以及第二逻辑缓冲缓存单元，以供第一过滤器组52的7×7过滤器56a以及第二过滤器组54的3×3过滤器56c使用。

[0092] 需注意的是，当仅有一个过滤器组的过滤器被指定，且其余的过滤器组均被指定执行旁通线58时，实体缓冲缓存单元422可以仅被配置为一个对应被指定的过滤器的逻辑缓冲缓存单元。最后再依据这些逻辑缓冲缓存单元以及这些过滤器组处理影像。

[0093] 举例来说，当配置命令指定以7×7过滤器56a处理影像时，第一阵列控制器52依据配置命令以及7×7过滤器56a配置实体缓冲缓存单元422并得到第一逻辑缓冲缓存单元423。且可选径的影像管线装置仅以7×7过滤器56a以及第一逻辑缓冲缓存单元423处理影像。

[0094] 更佳的是，7×7过滤器56a处理完影像之后，可通过DMA 30将影像回存进外部记忆体20。

[0095] 四实施范例

[0096] 请参照图7，其是为根据本发明第四实施范例的可选径的影像管线装置的架构示意图。接下来借由第四实施范例，介绍完整的可选径的影像处理方法。

[0097] 如图7所示，可选径的影像管线装置包括外部记忆体20、DMA 30、影像管线控制器40以过滤器层50。其中影像管线控制器40的物理记忆体配置42包括多个实体缓冲缓存单元422以及一缓冲切换器(buffer switch)424，且影像管线控制器40另包括第一阵列控制器44、第二阵列控制器46以及一第三阵列控制器48。而过滤器层50包括第一过滤器组
52、第二过滤器组54以及一第三过滤器组55。

[0098] 其中，第一过滤器组52包括7×7过滤器56a、3×3过滤器56b以及3×3过滤器56c；第二过滤器组54包括3×3过滤器56d以及5×5过滤器56e；第三过滤器组55包括
3×3过滤器56f以及3×3过滤器56g。且7×7过滤器56a是为原始数据过滤器；3×3过滤器56b、3×3过滤器56d以及3×3过滤器56f是为CFA过滤器；3×3过滤器56c、5×5过滤器56e以及3×3过滤器56g是为YUV过滤器。

[0099] 而第三阵列控制器48同样可包括M×N阵列控制器以及M×N过滤器阵列(M×N filter array)，以借由M×N阵列控制器对接收到的影像排列成M×N阵列后，传送至M×N过滤器阵列作影像处理。

[0100] 举例而言，当数字相机撷取影像并将其处理为YUV色彩空间(color space)格式的影像时，可选径的影像管线装置接收影像的原始数据，并使用全部的过滤器处理影像。处理的过程可分为三个阶段，依序是：处理影像的原始数据(亦可称为原始阶段，即raw stage)；将影像转换成RGB色彩空间的格式(亦可称为RGB阶段)；以及将RGB色彩空间格式的影像转换为YUV色彩空间格式(亦可称为YUV阶段)。

[0101] 可选径的影像管线装置于不同的影像处理阶段中，可选用不同的过滤器来处理影像。在每一阶段开始处理影像之前，可选径的影像管线装置接收配置命令，以得知于此阶段中要用哪个或哪些过滤器处理的过滤器处理影像。更进一步地说，由于在每一个阶段中所选用的过滤器可能不同，阵列处理机需依据需求来重新将实体缓冲缓存单元422重新配置为合适的逻辑缓冲缓存单元。且在每一阶段的处理结束后，被处理过的影像均会被回存于外部记忆体20。

[0102] 假设数字相机以磁砖基准的扫描方式被存取影像(静止图像)。首先于原始阶段时，仅有第一过滤器组52的7×7过滤器52a被选用，第二过滤器组54以及第三过滤器组55均执行旁通线58。因此第一阵列控制器44依据扫描方式以及7×7过滤器56a将实体缓冲缓存单元422配置为第一逻辑缓冲缓存单元423，且第一阵列控制器44是通过缓冲切换器424存取实体缓冲缓存单元422。则可选径的影像管线装置以7×7过滤器56a以及第一逻辑缓冲缓存单元423处理影像，再把7×7过滤器56a处理过的影像通过DMA 30回存于外部记忆体20。

[0103] 接着于RGB阶段时，第一阵列控制器44、第二阵列控制器46以及第三阵列控制器48依据扫描方式以及3×3过滤器56b、56d以及56f，将实体缓冲缓存单元422重新配置为第一逻辑缓冲缓存单元423、第二逻辑缓冲缓存单元以及第三逻辑缓冲缓存单元。可选径的影像管线装置由外部记忆体20读出经原始阶段处理过后的影像，再依序以3×3过滤器
56b、56d以及56f配合第一逻辑缓冲缓存单元423、第二逻辑缓冲缓存单元以及第三逻辑缓冲缓存单元处理影像，并将处理完的影像回存于外部记忆体20。

[0104] 最后于YUV阶段时，第一阵列控制器44、第二阵列控制器46以及第三阵列控制器48依据扫描方式以及3×3过滤器56c、5×5过滤器56e以及3×3过滤器56g，将实体缓冲缓存单元422重新配置为第一逻辑缓冲缓存单元423、第二逻辑缓冲缓存单元以及第三逻辑缓冲缓存单元。可选径的影像管线装置由外部记忆体20读出经原始阶段以及RGB阶段处理过后的影像，再依序以3×3过滤器56c、5×5过滤器56e以及3×3过滤器56g配合第一逻辑缓冲缓存单元423、第二逻辑缓冲缓存单元以及第三逻辑缓冲缓存单元处理影像，并将全部处理完成的影像回存于外部记忆体20。

[0105] 再举例而言，当摄影机欲将视频转换为RGB色彩空间的格式时，可选径的影像管线装置仅进行RGB阶段的影像处理。更详细地说，可选径的影像管线装置可以帧基准的扫描方式存取影像，且仅以3×3过滤器56b、56d、56f以及对应的第一处理视频的帧时，可选径的影像管线装置仅以逻辑缓冲缓存单元423、第二逻辑缓冲缓存单元以及第三逻辑缓冲缓存单元处理影像(视频的各个帧)，并将处理完的影像回存于外部记忆体20。

[0106] 值得一提的是，借由上述的可选径的影像管线装置的结构，可选径的影像管线装置中能够十分轻易地进行扩充。只要将新的过滤器加进过滤器组中，可选径的影像管线装置便能执行新的影像处理。当想要在一个处理阶段中以更多的过滤器处理影像时，则可扩充新的过滤器组以及对应的阵列控制器。

[0107] 而当可选径的影像管线装置的实体缓冲缓存单元422不敷使用时，亦可例如添加新的线缓冲器以加大实体缓冲缓存单元422的总容量，或是将旧的实体缓冲缓存单元422替换为容量更大的实体缓冲缓存单元422。如上所述，阵列控制器能以重新分配地址的方式将实体缓冲缓存单元422配置为逻辑缓冲缓存单元后，再将逻辑缓冲缓存单元提供给过滤器使用。换句话说，过滤器通过阵列控制器以存取实体缓冲缓存单元422。因此扩充的实体缓冲缓存单元422均能通过逻辑缓冲缓存单元提供给所有的过滤器，十分地简便。

[0108] 请参照图8，其是为根据本发明一实施范例的缓冲切换器的架构示意图。物理记忆体配置42中具有缓冲切换器424、实体缓冲缓存单元422a、422b以及422c。7×7过滤器56a以及3×3过滤器56b可分别通过第一阵列控制器44以及第二阵列控制器46，以读写线存取实体缓冲缓存单元422a、422b以及422c。缓冲切换器424则是简单地依据第一阵列控制器44以及第二阵列控制器46所分配的地址，切换读写线与实体缓冲缓存单元422a、422b以及422c之间的连结。如此一来，位于不同过滤器组的7×7过滤器56a以及3×3过滤器56b便能够同时存取对应的逻辑缓冲缓存单元。也就是说，缓冲切换器424更增加了实体缓冲缓存单元422的读写频宽。

[0109] 其中读写线可以例如是16位或是32位的总线线(bus)，可依频宽需求配置。例如3×3过滤器56b可能仅需使用16位的总线线，而7×7过滤器56a则需要使用32位的总线线。

[0110] 此外，当只用一个实体缓冲缓存单元422提供给多个阵列控制器时亦可于可选径的影像管线装置中配置缓冲切换器424。例如当发生第一阵列控制器44以及第二阵列控制器46同时要对实体缓冲缓存单元422发出要求(request)的特殊情况时，缓冲切换器424能够担任仲裁的角色，去分配要先让哪一个阵列控制器进行存取。综上所述，根据本发明的可选径的影像管线装置是选择性地以过滤器层的各过滤器组中的过滤器处理影像。可选径的影像管线装置将实体缓冲缓存单元集中于影像管线控制器中管理，并通过阵列控制器对实体缓冲缓存单元进行存取。阵列控制器是对应于过滤器组，并可依据影像的扫描方式以及用以执行的过滤器将实体缓冲缓存单元配置为对应于用以执行的过滤器的逻辑缓冲缓存单元。通过将实体缓冲缓存单元配置为逻辑缓冲缓存单元的机制，影像的扫描方式以及过滤器并不会对实体缓冲缓存单元造成限制。再者，仅需添加新的实体缓冲缓存单元，便能简单的扩张整个可选径的影像管线装置使用的缓冲空间。

[0111] 此外，进行数字影像处理时可由过滤器组中选出需要的过滤器，因此重复利用率高。且借着新增过滤器或是成对的过滤器组以及阵列控制器，便能够轻易地扩充可选径的影像管线装置。

[0112] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。