迟滞控制转换电路和供电系统

摘要

本发明实施例公开了一种迟滞控制转换电路和供电系统，电路包括串联在电压输入端与接地端之间的PMOS管和NMOS管、串联在电压输出端与所述接地端之间的第一分压电阻串、比较器和逻辑控制器，所述比较器的输出端连接在所述逻辑控制器的输入端，所述逻辑控制器的两个输出端分别连接所述PMOS管和所述NMOS管的栅极，所述迟滞控制转换电路还包括：负反馈模块，连接在所述电压输出端与所述比较器的输入端之间，用于对所述迟滞控制转换电路的输出电压进行负反馈控制，将所述输出电压箝位为预设基准电压。本发明还提供了一种供电系统。本发明消除了迟滞BUCK的输出电压误差。

权利要求

1.一种迟滞控制转换电路，包括串联在电压输入端与接地端之间的P沟道金属氧化物半导体PMOS管和N沟道金属氧化物半导体NMOS管、串联在电压输出端与所述接地端之间的第一分压电阻串、比较器和逻辑控制器，所述比较器的输出端连接在所述逻辑控制器的输入端，所述逻辑控制器的两个输出端分别连接所述PMOS管和所述NMOS管的栅极，其特征在于，所述迟滞控制转换电路还包括：负反馈模块，连接在所述电压输出端与所述比较器的输入端之间，用于对所述迟滞控制转换电路的输出电压进行负反馈控制，将所述输出电压箝位为预设基准电压。

2.根据权利要求1所述的电路，其特征在于，所述负反馈模块包括第二分压电阻串和运算放大器，其中：

所述第二分压电阻串的电阻连接点连接在所述运算放大器的负输入端，基准电压输入到所述运算放大器的正输入端，所述运算放大器的输出端和所述第一分压电阻串的电阻连接点分别连接在所述比较器的两个输入端。

3.根据权利要求2所述的电路，其特征在于，所述第一分压电阻串由相互串联的第一分压电阻和第二分压电阻构成，所述第二分压电阻串由相互串联的第三分压电阻和第四分压电阻构成，所述第三分压电阻与所述第四分压电阻的比值等于所述第一分压电阻与所述第二分压电阻的比值。

4.一种供电系统，其特征在于，包括：输入电源、负载电路和上述权利要求1-3中任一项所述的迟滞控制转换电路。

说明书

迟滞控制转换电路和供电系统

技术领域

[0001] 本发明涉及电子技术，尤其涉及一种迟滞控制转换电路和供电系统。

背景技术

[0002] 直流转直流(Direct Current-Direct Current；以下简称：DC-DC)转换器为转变输入电压后有效输出固定电压的电压转换器，其目前广泛应用于手机、MP3、数码相机、便携式媒体播放器等产品中。DC-DC转换器通常分为降压转换器(BUCK)、升压转换器(BOOST)以及升降压转换器(BUCK-BOOST)，其中，BUCK为将输入的直流电压转换为更低的输出直流电压的装置，迟滞控制方式为BUCK的一种控制模式。

[0003] 图1为现有技术中的迟滞控制BUCK电路的结构示意图，如图1所示，其为现有技术中的一种迟滞控制BUCK电路，其中，P沟道金属氧化物半导体(Positive Channel Metal Oxide Semiconductor；以下简称：PMOS)管1和N沟道金属氧化物半导体(Negative Channel Metal Oxide Semiconductor；以下简称：NMOS)管2分别表示一个到电源和到地的开关，当不考虑电感的寄生串联电阻时，输出电压Vo与LX端的电压近似相等，则电压VF为输出电压Vo的分压，即 当VF低于比较器(comparator)4的基准电压Vref时，PMOS管1导通，NMOS管2关闭，电感L的LX端被连接到输入电压Vin上，则流过电感的电流增加，使得输出电压增加，进而使得VF增加；当VF增加到比Vref高时，PMOS管
1关闭，NMOS管2打开，则电流下降，使得输出电压下降，进而使得VF下降；当VF下降到低于Vref时，则电路又重复上述过程。

[0004] 在实现本发明的过程中，发明人发现现有技术至少存在如下技术问题：只有当VF等于Vref时，输出电压Vout与希望输出的电压 相等，当VF大于或小于Vref时，输出电压与希望输出的电压不相等；而实际电路中VF的电压值由于电路结构和电感的寄生串联电阻的影响与Vref不相等，使得输出电压与希望输出的电压之间存在误差。

发明内容

[0005] 本发明实施例在于提供一种迟滞控制转换电路和供电系统，解决因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除迟滞BUCK的输出电压误差问题，提高迟滞BUCK的输出电压精度。

[0006] 为了实现上述目的，本发明实施例提供了一种迟滞控制转换电路，包括串联在电压输入端与接地端之间的P沟道金属氧化物半导体PMOS管和N沟道金属氧化物半导体NMOS管、串联在电压输出端与所述接地端之间的第一分压电阻串、比较器和逻辑控制器，所述比较器的输出端连接在所述逻辑控制器的输入端，所述逻辑控制器的两个输出端分别连接所述PMOS管和所述NMOS管的栅极，所述迟滞控制转换电路还包括：负反馈模块，连接在所述电压输出端与所述比较器的输入端之间，用于对所述迟滞控制转换电路的输出电压进行负反馈控制，将所述输出电压箝位为预设基准电压。

[0007] 本发明实施例提供了一种供电系统，包括：输入电源、负载电路和上述迟滞控制转换电路。

[0008] 本发明实施例提供的一种迟滞控制转换电路和供电系统，通过在迟滞控制转换电路的电压输出端与比较器的输入端之间设置负反馈模块，对迟滞控制转换电路的输出电压进行负反馈控制，并将该输出电压箝位为预设基准电压；本实施例解决了因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除了迟滞BUCK的输出电压误差，提高了迟滞BUCK的输出电压精度。

附图说明

[0009] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

[0010] 图1为现有技术中的迟滞控制BUCK电路的结构示意图；

[0011] 图2为本发明迟滞控制转换电路实施例一的结构示意图；

[0012] 图3为本发明迟滞控制转换电路实施例二的结构示意图；

[0013] 图4为本发明迟滞控制转换电路实施例三的结构示意图；

[0014] 图5为本发明迟滞控制转换电路实施例四的结构示意图。

具体实施方式

[0015] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0016] 图2为本发明迟滞控制转换电路实施例一的结构示意图，如图2所示，本实施例提供了一种迟滞控制转换电路，可以具体包括PMOS管1、NMOS管2、第一分压电阻串3、比较器4和逻辑控制器5。其中，PMOS管1和NMOS管2彼此串联连接在迟滞控制电路的电压输入端Vin和接地端，可以将PMOS管1漏极极与NMOS管2的源极相连；第一分压电阻串3可以由相互串联的第一分压电阻R1和第二分压电阻R2构成，第一分压电阻串3串联在迟滞控制电路的电压输出端Vo与接地端之间；比较器4包括两个输入端和一个输出端，其输出端连接在逻辑控制器5的输入端上；而逻辑控制器5的两个输出端分别连接在PMOS管1和NMOS管2的栅极。

[0017] 本实施例中的迟滞控制转换电路还可以包括负反馈模块6，该负反馈模块6连接在电压输出端Vo与比较器4的输入端之间，该负反馈模块6用于对迟滞控制转换电路的输出电压进行负反馈控制，将输出电压箝位为基准电压。本实施例中的负反馈模块6通过获取输出电压，将输出电压进行负反馈控制，生成输出电压的负反馈信号，根据负反馈信号减小输入到比较器4中的比较值。由此可知，当输出电压增大时，通过负反馈处理，比较器的比较值减小，进而在比较器和逻辑控制器的控制之下，使得PMOS管关闭，NMOS管打开，电压输入端Vin与电压输出端的通路断开，则流入到电压输出端的电流下降，使得输出电压减小；相反地，当输出电压减小时，通过负反馈处理，比较器的比较值增大，进而在比较器和逻辑控制器的控制之下，使得PMOS管打开，NMOS管关闭，电压输入端Vin通过PMOS管连接到电压输出端，则流入到电压输出端的电流增大，使得输出电压增加；因此，实现将输出电压箝位为一个稳定的预设基准电压，该预设基准电压的电压值可以为基准电压值的倍数，此处可以具体为Vref*(R1+R2)/R2。

[0018] 本实施例提供了一种迟滞控制转换电路，通过在迟滞控制转换电路的电压输出端与比较器的输入端之间设置负反馈模块，对迟滞控制转换电路的输出电压进行负反馈控制，并将该输出电压箝位为预设基准电压；本实施例解决了因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除了迟滞BUCK的输出电压误差，提高了迟滞BUCK的输出电压精度。

[0019] 图3为本发明迟滞控制转换电路实施例二的结构示意图，如图3所示，本实施例提供了一种具体的迟滞控制转换电路，可以具体包括串联连接在迟滞控制电路的电压输入端Vin和接地端的PMOS管1和NMOS管2、由第一分压电阻R1和第二分压电阻R2构成的第一分压电阻串3、比较器4和逻辑控制器5。其中，第一分压电阻串3串联在NMOS管和PMOS管的连接点LX与接地端之间，且连接点LX与电压输出端Vo之间串联有一个传感器L，在第一分压电阻串3的电阻连接点FB与电压输出端之间还连接有一个电容C1，该电阻连接点FB是指第一分压电阻R1与第二分压电阻R2之间的连接点。本实施例中的比较器4包括两个输入端和一个输出端，其一个输入端连接在电阻连接点FB上，其输出端连接在逻辑控制器5的输入端上，逻辑控制器5的两个输出端分别连接在PMOS管1和NMOS管2的栅极。

[0020] 本实施例中的负反馈模块6可以具体包括第二分压电阻串61和运算放大器62。其中，第二分压电阻串61由串联连接的第三分压电阻R3和第四分压电阻R4构成，运算放大器(amplifier)包括两个输入端和一个输出端，其正输入端连接在第二分压电阻串61的电阻连接点Vo’上，运算放大器61的负输入端输入基准电压VREF，运算放大器62的输出端连接到比较器5的另一个输入端上。此处的电阻连接点Vo’为第三分压电阻R3和第四分压电阻R4之间的连接点，本实施例中的第三分压电阻R3和第四分压电阻R4的比值等于第一分压电阻R1与第二分压电阻R2的比值，即R3/R4＝R1/R2。本实施例中运算放大器62的作用是放大输出电压与基准电压之间的误差，从而为比较器5提供一个基准电平。

[0021] 在本实施例中，当输出电压Vo增大时，由于Vo’与Vo为线性分压关系，则Vo’也相应地增大，通过运算放大器的负反馈处理，输出的电压值V1减小，进而比较器获取到的FB点的电压值VF大于V1，在比较器和逻辑控制器的控制之下，使得PMOS管关闭，NMOS管打开，电压输入端Vin与电压输出端的通路断开，则流入到电压输出端的电流下降，使得输出电压减小，从而实现对输出电压的箝位，将其箝位为基准电压VREF。相反地，当输出电压Vo减小时，通过负反馈处理，输出的电压值V1增大，进而在比较器和逻辑控制器的控制之下，使得PMOS管打开，NMOS管关闭，电压输入端Vin通过PMOS管连接到电压输出端，则流入到电压输出端的电流增大，使得输出电压增加，从而实现对输出电压的箝位，将其箝位为基准电压VREF。因此，本实施例可以实现将输出电压箝位为一个稳定的预设基准电压，该预设基准电压的电压值可以为基准电压VREF的倍数，其为希望输出的电压值。

[0022] 另外，在本实施例中，由于实际电路中LX端与电压输出端之间的电感L上会存在串联的寄生电阻，寄生电阻上压降的存在使得LX端的电压与输出电压Vo不等，则也会导致输出电压与希望输出的电压之间的误差产生；本实施例通过在输出端设置分压电阻串和运算放大器，对输出电压进行箝位控制，使得输出电压的误差消除。

[0023] 本实施例提供了一种迟滞控制转换电路，通过在迟滞控制转换电路的电压输出端与比较器的输入端之间设置负反馈模块，对迟滞控制转换电路的输出电压进行负反馈控制，并将该输出电压箝位为预设基准电压；本实施例解决了因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除了迟滞BUCK的输出电压误差，提高了迟滞BUCK的输出电压精度，使其精度可以达到电压和电流型BUCK的精度，且对迟滞BUCK的负载瞬态响应也有一定的改善和提高。

[0024] 图4为本发明迟滞控制转换电路实施例三的结构示意图，如图4所示，本实施例提供了一种具体的迟滞控制转换电路，可以具体包括串联连接在迟滞控制电路的电压输入端Vin和接地端的PMOS管1和NMOS管2、由第一分压电阻R1和第二分压电阻R2构成的第一分压电阻串3、比较器4和逻辑控制器5。其中，NMOS管和PMOS管的连接点LX与电压输出端Vo之间串联有一个传感器L，第一分压电阻串3串联在电压输出端Vo与接地端之间，电压输出端Vo与接地端之间还连接有一个电容C1以及其上的寄生电阻ESR。本实施例中的比较器4包括两个输入端和一个输出端，其一个输入端连接在第一分压电阻串的电阻连接点FB上，该输入端还与LX端之间串联连接有电容Cd以及其上的寄生电阻R，比较器4的输出端连接在逻辑控制器5的输入端上，逻辑控制器5的两个输出端分别连接在PMOS管1和NMOS管2的栅极。

[0025] 本实施例中的负反馈模块6可以具体包括第二分压电阻串61和运算放大器62。其中，第二分压电阻串61由串联连接的第三分压电阻R3和第四分压电阻R4构成，运算放大器包括两个输入端和一个输出端，其正输入端连接在第二分压电阻串61的电阻连接点Vo’上，运算放大器61的负输入端输入基准电压VREF，运算放大器61的输出端连接到比较器4的另一个输入端上。此处的电阻连接点Vo’为第三分压电阻R3和第四分压电阻R4之间的连接点，本实施例中的第三分压电阻R3和第四分压电阻R4的比值等于第一分压电阻R1与第二分压电阻R2的比值，即R3/R4＝R1/R2。本实施例中运算放大器62的作用是放大输出电压与基准电压之间的误差，从而为比较器4提供一个基准电平。

[0026] 同上述实施例类似，本实施例也可以实现将输出电压箝位为一个稳定的电压值，该电压值可以为基准电压值，该基准电压值为希望输出的电压值。且本实施例通过在输出端设置分压电阻串和运算放大器，对输出电压进行箝位控制，也可以使得输出电压的误差消除。

[0027] 本实施例提供了一种迟滞控制转换电路，通过在迟滞控制转换电路的电压输出端与比较器的输入端之间设置负反馈模块，对迟滞控制转换电路的输出电压进行负反馈控制，并将该输出电压箝位为预设基准电压；本实施例解决了因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除了迟滞BUCK的输出电压误差，提高了迟滞BUCK的输出电压精度，使其精度可以达到电压和电流型BUCK的精度，且对迟滞BUCK的负载瞬态响应也有一定的改善和提高。

[0028] 图5为本发明迟滞控制转换电路实施例四的结构示意图，如图5所示，本实施例提供了一种具体的迟滞控制转换电路，本实施例的结构与上述实施例二类似，在实施例二的基础上，在FB端与电压输出端之间还串联有电容C2以及其上的寄生电阻R2。本实施例中的负反馈模块6可以具体包括第二分压电阻串61和运算放大器62。其中，第二分压电阻串61由串联连接的第三分压电阻R3和第四分压电阻R4构成，运算放大器包括两个输入端和一个输出端，其正输入端连接在第二分压电阻串61的电阻连接点Vo’上，运算放大器62的负输入端输入基准电压VREF，运算放大器62的输出端连接到比较器5的另一个输入端上。此处的电阻连接点Vo’为第三分压电阻R3和第四分压电阻R4之间的连接点，本实施例中的第三分压电阻R3和第四分压电阻R4的比值等于第一分压电阻R1与第二分压电阻R2的比值，即R3/R4＝R1/R2。本实施例中运算放大器62的作用是放大输出电压与基准电压之间的误差，从而为比较器4提供一个基准电平。

[0029] 同上述实施例类似，本实施例也可以实现将输出电压箝位为一个稳定的电压值，该电压值可以为基准电压值，该基准电压值为希望输出的电压值。且本实施例通过在输出端设置分压电阻串和运算放大器，对输出电压进行箝位控制，也可以使得输出电压的误差消除。

[0030] 本实施例提供了一种迟滞控制转换电路，通过在迟滞控制转换电路的电压输出端与比较器的输入端之间设置负反馈模块，对迟滞控制转换电路的输出电压进行负反馈控制，并将该输出电压箝位为预设基准电压；本实施例解决了因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除了迟滞BUCK的输出电压误差，提高了迟滞BUCK的输出电压精度，使其精度可以达到电压和电流型BUCK的精度，且对迟滞BUCK的负载瞬态响应也有一定的改善和提高。

[0031] 进一步地，本领域技术人员可以理解，本实施例中的负反馈模块除了可以应用在上述图3-图5中的各拓扑的DC-DC转换器之外，还可以应用到其他拓扑的DC-DC转换器，如升压转换器Boost Converter、降压-升压转换器Buck-Boost Converter等，以提高电路的输出电压精度。

[0032] 本实施例还提供了一种供电系统，该供电系统可以包括输入电源、负载电路和上述图2-图5中任一迟滞控制转换电路。

[0033] 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。