III族氮化物半导体发光器件

摘要

本发明提供一种III族氮化物半导体发光器件，其表现出改善的发光性能而不增加驱动电压。所述III族氮化物半导体发光器件至少包括：n型层侧覆层、发光层和p型层侧覆层，所述层均由III族氮化物半导体形成。n型层侧覆层为具有包括InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层和GaN层的周期性结构的超晶格层。AlxGa1-xN(0＜x＜1)层的厚度为使得电子隧穿AlxGa1-xN层并且空穴被限制在发光层中。

权利要求

1.一种III族氮化物半导体发光器件，其至少包括：n型层侧覆层、发光层和p型层侧覆层，所述层均由III族氮化物半导体形成，其中所述n型层侧覆层为具有包括InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层、第一GaN层以及介于所述InyGa1-yN(0＜y＜1)层和所述AlxGa1-xN(0＜x＜1)层之间的第二GaN层的四层周期性结构的超晶格层。

2.根据权利要求1所述的III族氮化物半导体发光器件，其中所述AlxGa1-xN(0＜x＜1)层的厚度为使得电子隧穿所述AlxGa1-xN层并且空穴被局限在所述发光层中。

3.根据权利要求1所述的III族氮化物半导体发光器件，其中所述AlxGa1-xN(0＜x＜1)层的厚度为0.3nm～2.5nm。

4.根据权利要求2所述的III族氮化物半导体发光器件，其中所述AlxGa1-xN(0＜x＜1)层的厚度为0.3nm～2.5nm。

5.根据权利要求1所述的III族氮化物半导体发光器件，其中所述AlxGa1-xN(0＜x＜1)层的Al组成比例x为0.05以上并且小于1。

6.根据权利要求2所述的III族氮化物半导体发光器件，其中所述AlxGa1-xN(0＜x＜1)层的Al组成比例x为0.05以上并且小于1。

7.根据权利要求3所述的III族氮化物半导体发光器件，其中所述AlxGa1-xN(0＜x＜1)层的Al组成比例x为0.05以上并且小于1。

8.根据权利要求4所述的III族氮化物半导体发光器件，其中所述AlxGa1-xN(0＜x＜1)层的Al组成比例x为0.05以上并且小于1。

9.根据权利要求1所述的III族氮化物半导体发光器件，其中所述p型层侧覆层由包括AlzGa1-zN(0＜z＜1)层的超晶格层形成，所述n型层侧覆层的AlxGa1-xN(0＜x＜1)层的组成比例x为所述p型层侧覆层的AlzGa1-zN(0＜z＜1)层的组成比例z的1/2以上。

10.根据权利要求1所述的III族氮化物半导体发光器件，其中形成所述n型层侧覆层的所述InyGa1-yN(0＜y＜1)层、所述AlxGa1-xN(0＜x＜1)层、所述第一GaN层以及所述第二GaN层中的至少其一包含Si。

11.根据权利要求1所述的III族氮化物半导体发光器件，其中所述发光层直接形成在所述n型层侧覆层上。

12.根据权利要求1所述的III族氮化物半导体发光器件，其中所述p型层侧覆层为具有包括InwGa1-wN层和AlzGa1-zN(0＜z＜1)层的周期性结构的超晶格层。

13.根据权利要求1～8、10～12中任一项所述的III族氮化物半导体发光器件，其中所述p型层侧覆层由包括AlzGa1-zN(0＜z＜1)层的超晶格层形成，并且所述n型层侧覆层的AlxGa1-xN(0＜x＜1)层的组成比例x为所述p型层侧覆层的AlzGa1-zN(0＜z＜1)层的组成比例z的1/2以上。

说明书

III族氮化物半导体发光器件

技术领域

[0001] 本发明涉及抑制驱动电压增加和表现出改善的发光性能的III族氮化物半导体发光器件。

背景技术

[0002] 迄今为止，已知各种已知的III族氮化物半导体发光器件，其中的一些公开在日本专利申请公开(kokai)H11-191639和2007-180499中。日本专利申请公开(kokai)H11-191639公开了一种III族氮化物半导体发光器件，其具有其中发光层堆叠在n型层上的结构，即与发光层接合的第三层、与第三层接合的第二层和与第二层接合的第一层的结构。第二层具有由两层(AlGaN层和GaN层)形成的超晶格结构或由两层(AlGaN层和InGaN层)形成的超晶格结构，并且第三层的杂质浓度低于第二层的杂质浓度。器件的这种结构使驱动电压减小。

[0003] 日本专利申请公开(kokai)2007-180499公开了一种III族氮化物半导体发光器件，其包括：衬底、在其上形成n电极的n型半导体层、以及设置在所述衬底和所述n型半导体层之间并具有由A1GaN、GaN和InGaN形成的周期性结构的中间层。该中间层改善用作电流路径并且在其上形成n电极的n型半导体层的结晶度，由此改善器件的可靠性。在该器件中，利用中间层的周期性结构，使得在设置于中间层下方的层中产生的螺旋位错进入设置于中间层上方的层中的传播受到阻挡。器件的这种结构改善了设置于中间层上方的层的结晶度，由此改善了发光性能、反向击穿电压和静电击穿电压。

[0004] 然而，如日本专利申请公开(kokai)H11-191639所述，当与发光层并不直接接合的第二层具有由AlGaN和GaN层形成的超晶格结构或由AlGaN和InGaN层形成的超晶格结构时，无法获得驱动电压的减小。此外，因为AlGaN层用作电子的屏障，所以对于电子的阻挡没有减小，并且在发光层中的空穴限制没有得到改善。在日本专利申请公开(kokai)2007-180499所公开的器件中，发光层表现出改善的结晶度，但是无法实现将空穴限制在发光层中，并且对于电子的阻挡没有减小。因此，这些常规器件无法同时实现驱动电压的减小和发光性能的改善。

发明内容

[0005] 完成本发明以用于解决该问题。本发明的一个目的是通过将空穴有效限制在发光层中而不引起对于电子阻挡的增加，来改善发光性能而不增加驱动电压。

[0006] 在本发明的第一方面，提供一种III族氮化物半导体发光器件，其至少包括：n型层侧覆层、发光层和p型层侧覆层，所述层均由III族氮化物半导体形成，其中所述n型层覆层为具有包括InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层和GaN层的周期性结构的超晶格层。在本发明的第一方面中，所述超晶格层的初始层或最终层可为InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层和GaN层中的任意其一。初始层(即最远离发光层的层)不是必须为InyGa1-yN(0＜y＜1)层，最终层(即最邻近发光层的层)不是必须为GaN层。超晶格层可具有由层单元形成的周期性结构，每个所述层单元包括InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层和GaN层，其以此次序朝向发光层堆叠，其中周期性结构的初始层可为这些半导体层中的任意其一。或者，所述超晶格层可具有由层单元形成的周期性结构，每个所述层单元包括InyGa1-yN(0＜y＜1)层、GaN层和AlxGa1-xN(0＜x＜1)层，其以此次序朝向发光层堆叠，其中周期性结构的初始层可为这些半导体层中的任意其一。周期性结构的一个层单元的初始层(即最远离发光层的层)可为InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层和GaN层中的任意其一，并且不是必须为InyGa1-yN(0＜y＜1)层。

[0007] 在本发明的半导体发光器件中，通常在n型覆层下方设置用于形成n电极的n型接触层，并且在p型层侧覆层上方设置用于形成p电极的p型接触层。本发明的半导体发光器件可包括除了上述层之外的层。发光层可具有单量子阱结构或多量子阱结构。

[0008] 在本发明的第二方面，AlxGa1-xN(0＜x＜1)层的厚度为使得电子隧穿AlxGa1-xN(0＜x＜1)层并且空穴被限制在发光层中。在形成周期性结构的InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层和GaN层中，AlxGa1-xN(0＜x＜1)层用作对于包含在发光层中的空穴的屏障，并表现出将空穴限制在发光层中的效果。然而，当电子从设置在n型层侧覆层下方的n型接触层注入发光层中时，AlxGa1-xN(0＜x＜1)层用作对于电子的势垒。因为电子的德布罗意波长大于空穴的德布罗意波长，所以电子的隧穿长度大于空穴的遂穿长度。因此，AlxGa1-xN(0＜x＜1)层的厚度可调节为使得电子可在其间隧穿而空穴不能在其间隧穿的水平。因此，电子可从n型接触层有效地注入发光层中，并且AlxGa1-xN(0＜x＜1)层可用作从p接触层注入发光层中的空穴的阻挡层，由此空穴可被有效地限制在发光层中。结果，可在不增加驱动电压的情况下改善发光性能。

[0009] 在本发明的第三方面，AlxGa1-xN(0＜x＜1)层的厚度为0.3nm～2.5nm。当厚度落入该范围内时，电子可隧穿AlxGa1-xN(0＜x＜1)层，而空穴的通道可被该层阻挡。

[0010] 在本发明的第四方面，AlxGa1-xN(0＜x＜1)层的Al组成比例x为0.05以上且小于1。当Al组成比例越大时，阻挡高度就越高，因此该层的厚度必须减小。当适当调节该层的厚度且同时将Al组成比例调节为落入上述范围内时，电子可隧穿该层，并且空穴的通道可被该层阻挡。

[0011] 在本发明的第五方面，p型层侧覆层由包括AlzGa1-zN(0＜z＜1)层的超晶格层形成，并且n型层侧覆层的AlxGa1-xN(0＜x＜1)层的组成比例x为p型层侧覆层的AlzGa1-zN(0＜z＜1)层的组成比例z的1/2以上。利用该结构，空穴穿过p型层侧覆层，并且空穴的通道被n型层侧覆层的AlxGa1-xN(0＜x＜1)层(即势垒层)阻挡。相比之下，电子穿过n型层侧覆层，并且电子的通道被p型层侧覆层阻挡。因此，将电子和空穴有效地限制在发光层中而没有增加驱动电压，并且发光性能得到改善。

[0012] 在本发明的第六方面，形成n型层侧覆层的InyGa1-yN(0＜y＜1)层、AlxGa1-xN(0＜x＜1)层和GaN层中的至少其一优选包含Si。不言而喻，形成n型层侧覆层的所有层均可包含Si。AlxGa1-xN(0＜x＜1)层和GaN层二者均可包含Si，并且InyGa1-yN(0＜y＜1)层可不含杂质。或者，InyGa1-yN(0＜y＜1)层和GaN层二者均可包含Si，并且AlxGa1-xN(0＜x＜1)层可不含杂质。或者，AlxGa1-xN(0＜x＜1)层和InyGa1-yN(0＜y＜1)层二者均可包含Si，并且GaN层可不含杂质。

[0013] 在本发明的第七方面，发光层直接形成在n型层侧覆层上。利用该结构，电子可被有效地注入发光层中，并且空穴可被有效地限制在发光层中。

[0014] 在本发明的第八方面，p型层侧覆层为具有包括InwGa1-wN(0＜w＜1)层和AlzGa1-zN(0＜z＜1)层的周期性结构的超晶格层。利用该结构，电子可被有效地限制于发光层中，并且空穴可被有效地注入发光层中，使得发光性能得到改善。

[0015] 在本发明的第九方面，n型层侧覆层具有包括介于层InyGa1-yN(0＜y＜1)和AlxGa1-xN(0＜x＜1)层之间的第二GaN层的四层周期性结构。利用该结构，相邻层之间的晶格常数差异可减小，并且AlxGa1-xN(0＜x＜1)层或InyGa1-yN(0＜y＜1)层的结晶度可得到改善。此外，防止在相邻层之间形成AlxGa1-x-yInyN(0＜x＜1，0＜y＜1，0＜x+y＜1)。因此，发光器件表现出改善的特征。

[0016] 本文所用的“III族氮化物半导体”包括由式Alx1Gay1Inz1N(x1+y1+z1＝1，0≤x1，y1，z1≤1)表示的化合物半导体；在这种化合物半导体中，一部分Al、Ga或In被其它III族元素(即B或Tl)取代，或者一部分N被其它V族元素(即P、As、Sb或Bi)取代。通常，III族氮化物半导体为包含Ga作为必要元素的那些，例如GaN、AlGaN、InGaN或AlGaInN。

[0017] 发光层可具有单量子阱结构或多量子阱结构。可采用的多量子阱结构的实例包括：具有任意组成比例的AlGaN/GaN多量子阱结构、具有任意组成比例的InGaN/GaN多量子阱结构、具有任意组成比例的AlGaN/InGaN多量子阱结构、具有任意组成比例的AlGaN/GaN/InGaN多量子阱结构、以及GaN/具有高Al组成比例的AlGaN/具有低Al组成比例的AlGaN/InGaN的多量子阱结构。本发明的半导体发光器件可还包括除了如上所述的那些之外的层，例如n型接触层或p型接触层。在衬底和n接触层之间可设置用于改善静电击穿电压的层(以下称为“ESD层”)。所述器件可具有任意其它层结构。

附图说明

[0018] 当结合附图参照优选实施方案的以下详述更好地理解本发明时，也就易于明白本发明的各种其它目的、特征和许多伴随的优点，附图中：

[0019] 图1示出根据实施方案1的发光器件1的结构；

[0020] 图2A～2C为示出用于制造发光器件1的方法的简图；

[0021] 图3示出根据实施方案1的发光器件的能带结构；

[0022] 图4示出根据实施方案2的发光器件1的结构；和

[0023] 图5示出根据实施方案2的发光器件的能带结构。

具体实施方式

[0024] 以下将参考附图说明本发明的具体实施方案。然而，本发明不限于所述实施方案。

[0025] 实施方案1

[0026] 图1示出根据实施方案1的发光器件1的结构。发光器件1的结构包括：蓝宝石衬底100；AlN缓冲层120；n型接触层101、ESD层102、n型层侧覆层(在整个实施方案中被称为“n型覆层”)103、发光层104、未掺杂覆层105、p型层侧覆层(在整个实施方案中被称为″p型覆层″)106和p型接触层107，层101至107由III族氮化物半导体形成并经由缓冲层120沉积在衬底100上；形成在p型接触层107上的p电极108；和在通过从p型接触层107蚀刻移除层102至107的相应部分而暴露出的部分n型接触层101上形成的n电极130。

[0027] 对蓝宝石衬底100的表面进行凹凸加工用以改善光提取性能。蓝宝石衬底可利用由例如SiC、ZnO、Si、或GaN制成的其它生长衬底替代。

[0028] n型接触层101由Si浓度为1×1018/cm3以上的n-GaN形成。n型接触层101可由具有不同载流子浓度的多个层形成以实现在层101和n电极130之间的良好接触。

[0029] ESD层102具有四层结构，包括第一ESD层110、第二ESD层111、第三ESD层112和第四ESD层113，层110至113依次沉积在n型接触层101上。第一ESD层110由Si浓16 17 3
度为1×10 ～5×10 /cm 的n-GaN形成。第一ESD层110的厚度为200～1000nm。第一
8 2
ESD层110的表面110a具有归因于穿透位错的极少凹坑(凹坑密度：1×10/cm 以下)。

[0030] 第二ESD层111由掺杂Si的GaN形成，并且具有通过Si浓度(/cm3)和厚度(nm)20 20 3
的乘积所限定的特征值0.9×10 ～3.6×10 (nm/cm)。例如，当第二ESD层111的厚度为
18 19 3
30nm时，所述层的Si浓度为3.0×10 ～1.2×10 /cm。

[0031] 第三ESD层112由未掺杂GaN形成。第三ESD层112的厚度为50～200nm。第三8 2
ESD层112的表面112a也具有凹坑(凹坑密度：2×10/cm 以上)。虽然第三ESD层112
16 17
由未掺杂GaN形成，但是该层的载流子浓度(归因于残余的载流子)为1×10 ～1×10 /
3 17 3
cm。第三ESD层112可掺杂Si，使得该层的载流子浓度为5×10 /cm 以下。

[0032] 第四ESD层113由掺杂Si的GaN形成，并且具有通过Si浓度(/cm3)和厚度(nm)20 20 3
的乘积所限定的特征值0.9×10 ～3.6×10 (nm/cm)。例如，当第四ESD层113的厚度为
18 19 3
30nm时，所述层的Si浓度为3.0×10 ～1.2×10 /cm。

[0033] n型覆层103具有包括15个层单元的超晶格结构，每个层单元包括依次堆叠的三个层：未掺杂In0.077Ga0.923N层131(厚度：4nm)、未掺杂Al0.2Ga0.8N层132(厚度：0.8nm)和Si掺杂n-GaN层133(厚度：1.6nm)。与第四ESD层113接触的n型覆层103的初始层为In0.077Ga0.923N层131，与发光层104接触的n型覆层103的最终层为n-GaN层133。n型覆层103的总厚度为96nm。In0.077Ga0.923N层131的厚度可为1.5nm～5.0nm。Al0.2Ga0.8N层132的厚度可为0.3nm～2.5nm。n-GaN层133的厚度可为0.3nm～2.5nm。

[0034] 发光层(也可称为“有源层”)104具有包括八个层单元的MQW结构，每个层单元包括依次堆叠的四个层：Al0.05Ga0.95N层141(厚度：2.4nm)、In0.2Ga0.8N层142(厚度：3.2nm)、GaN层143(厚度：0.6nm)和Al0.2Ga0.8N层144(厚度：0.6nm)。与n型覆层103接触的发光层104的初始层为Al0.05Ga0.95N层141，与未掺杂覆层105接触的发光层104的最终层为Al0.2Ga0.8N层144。发光层104的总厚度为54.4nm。发光层104的所有层均由未掺杂层形成。介于发光层104和p型覆层106之间的未掺杂覆层105包括未掺杂GaN层151(厚度：2.5nm)和未掺杂Al0.15Ga0.85N层152(厚度：3nm)。设置未掺杂覆层105是用于防止在层105上方形成的层中所含的Mg扩散至发光层104。

[0035] p型覆层106具有包括七个层单元的结构，每个层单元包括依次堆叠的p-In0.05Ga0.95N层161(厚度：1.7nm)和p-Al0.3Ga0.7N层162(厚度：3.0nm)。与未掺杂覆层
105接触的p型覆层106的初始层为p-In0.05Ga0.95N层161，与p型接触层107接触的p型覆层106的最终层为p-Al0.3Ga0.7N层162。p型覆层106的总厚度为32.9nm。使用Mg作为p型杂质。

[0036] p型接触层107由掺杂Mg的p-GaN形成。p型接触层107可由具有不同载流子浓度的多个层形成以实现在层107与p电极之间的良好接触。

[0037] 因为ESD层102具有上述结构，所以发光器件1表现出高静电击穿电压、改善的发光性能和可靠性以及减少的电流泄漏。以下将说明ESD层102如上构造的理由。ESD层102构造如下：首先形成具有极少凹坑的第一ESD层110；在第一ESD层110上形成第二ESD层8 2
111；在第二ESD层111上形成具有凹坑(凹坑密度：2×10/cm 以上)的第三ESD层112；
和在第三ESD层112上形成具有凹坑的第四ESD层113。通过该结构，获得高静电击穿电压。然而，因为凹坑尺寸取决于第三ESD层112的厚度(即第三ESD层112的厚度和凹坑尺寸不能独立控制)，所以当通过增加第三ESD层112的厚度获得较高的静电击穿电压时，凹坑尺寸增加并且发光面积减小，使得发光性能降低，电流泄漏增加和可靠性劣化。即，静电击穿电压和电流泄漏、可靠性或发光性能处于权衡关系。

[0038] 因此，ESD层102构造为在由凹坑密度为1×108/cm2以下的良好晶体形成的第一ESD层110上设置第二ESD层111和第三ESD层112，并且使得凹坑尺寸以及第一ESD层110和第三ESD层112的总厚度可通过调节第一ESD层110的厚度或第三ESD层112的厚度而独立地控制。第三ESD层112的厚度调节为50～200nm，使得静电击穿电压和发光性能不降低，并使得凹坑尺寸调节为不引起电流泄漏增加。此外，第一ESD层110的厚度调节为200～1000nm用于补偿第三ESD层112厚度的减小，以实现高静电击穿电压。第一ESD
16 17 3
层110掺杂有Si(Si浓度：1×10 ～5×10 /cm)，以使第一ESD层110的电导率与第三ESD层112的电导率匹配。因此，防止正向电压增加。

[0039] 为了进一步改善静电击穿电压、发光性能和可靠性以及减小电流泄漏，ESD层16
102优选构造如下。优选地，第一ESD层110的厚度为300～700nm，Si浓度为5×10 ～
17 3 7 2 20
5×10 /cm，并且凹坑密度为1×10/cm 以下。优选地，第二ESD层112具有1.5×10 ～
20 3
3.6×10 nm/cm 的特征值和25～50nm的厚度。优选地，第三ESD层112的厚度为50～
8 10 2 20
200nm，并且凹坑密度为2×10 ～1×10 /cm。优选地，第四ESD层113具有1.5×10 ～
20 3
3.6×10 nm/cm 的特征值和25～50nm的厚度。

[0040] 以下将参考图2说明制造发光器件1的方法。在图2中，省略了图1所示的超晶格层的周期性结构的说明。

[0041] 通过金属有机化学气相沉积(MOCVD)进行晶体生长。使用的气体如下：氢气或氮气(H2或N2)作为载气；氨气(NH3)作为氮源；三甲基镓(Ga(CH3)3，以下可称为“TMG”)作为Ga源；三甲基铟(In(CH3)3，以下可称为“TMI”)作为In源；三甲基铝(Al(CH3)3，以下可称为“TMA”)作为Al源；硅烷(SiH4)作为n型掺杂气；环戊二烯基镁(Mg(C5H5)2，以下可称为“Cp2Mg”)作为p型掺杂气体。

[0042] 首先，在氢气氛中加热蓝宝石衬底100用于清洁，由此从蓝宝石衬底100的表面移除沉积物。然后，保持衬底温度为400℃，并通过MOCVD在蓝宝石衬底100上形成AlN缓冲层120。然后，在氢气(载气)和氨气流下，将衬底温度升高至1100℃。衬底温度达到1100℃之后，立即通过使用TMG和氨气作为原料气体以及硅烷气体作为杂质气体在缓冲层120上
18 3
沉积由GaN形成和Si浓度为4.5×10 /cm 的n型接触层101(图2A)。

[0043] 随后，通过以下工艺形成ESD层102。首先，通过MOCVD，在n型接触层101上沉积第一ESD层110，所述第一ESD层110由n-GaN形成并且具有200～1000nm的厚度和16 17 3 8
1×10 ～5×10 /cm 的Si浓度。生长温度调节为900℃以上，以生长凹坑密度为1×10/
2
cm 以下的高品质晶体。当生长温度调节至1000℃以上时，生长高品质晶体，这是优选的。

[0044] 接着，通过MOCVD，在第一ESD层110上沉积第二ESD层111，所述第二ESD层1113 20
由n-GaN形成并具有通过Si浓度(/cm)和厚度(/nm)的乘积所限定的特征值0.9×10 ～
20 3
3.6×10 (nm/cm)。生长温度调节至800～950℃。然后，通过MOCVD在第二ESD层111上沉积由未掺杂GaN形成并具有50～200nm的厚度的第三ESD层112。生长温度调节至
17 3 8 2
800～950℃，以生长载流子浓度为5×10 /cm 以下和凹坑密度为2×10/cm 以上的晶体。
当生长温度调节至800～900℃时，凹坑密度进一步增加，这是优选的。

[0045] 随后，通过MOCVD，在第三ESD层112上沉积第四ESD层113，所述第四ESD层1133 20
由n-GaN形成并具有通过Si浓度(/cm)和厚度(/nm)的乘积所限定的特征值0.9×10 ～
20 3
3.6×10 (nm/cm)。生长温度调节至800～950℃。通过这些工艺，在n型接触层101上形成ESD层102(图2B)

[0046] 然后，通过MOCVD在ESD层102上形成n型覆层103。n型覆层103通过周期性地堆叠15个层单元形成，每个层单元包括未掺杂In0.077Ga0.923N层131(厚度：4nm)、未掺杂Al0.2Ga0.8N层132(厚度：0.8nm)和硅掺杂n-GaN层133(厚度：1.6nm)。在供给硅烷气体、TMG、TMI和氨并且同时保持衬底温度为830℃下形成In0.077Ga0.923N层131。在供给TMA、TMG和氨并且同时保持衬底温度为830℃下形成Al0.2Ga0.8N层132。在供给TMG和氨并且同时保持衬底温度为830℃下形成n-GaN层133。

[0047] 然后，在n型覆层103上形成发光层104。通过周期性地堆叠八个层单元形成发光层104，每个层单元包括以下四层：Al0.05Ga0.95N层141、In0.2Ga0.8N层142、GaN层143和Al0.2Ga0.8N层144。层141～144均在相应的原料气体供给下生长以形成发光层104。在这种情况下，Al0.05Ga0.95N层141的生长温度即衬底温度为800～950℃的任意温度。In0.2Ga0.8N层142、GaN层143和Al0.2Ga0.8N层144的温度为770℃。或者，四个层141、142、143和144的生长温度可共同保持在770℃。

[0048] 随后，在供给TMG和氨并且同时保持衬底温度为855℃下，在发光层104上生长未掺杂GaN层151(厚度：2.5nm)。然后，在保持衬底温度为855℃时，在TMA、TMG和氨的供给下生长Al0.15Ga0.85N层152(厚度：3nm)。由此，形成未掺杂覆层105。

[0049] 然后，在未掺杂覆层105上形成p型覆层106。在供给CP2Mg、TMI、TMG和氨并且同时保持衬底温度为855℃下，形成p-In0.05Ga0.95N层161(厚度：1.7nm)，在供给CP2Mg、TMA、TMG和氨并且同时保持衬底温度为855℃下，形成p-Al0.3Ga0.7N层162(厚度：3.0nm)。该层形成过程重复七次。

[0050] 然后，在保持衬底温度为1000℃的同时，通过使用TMG、氨和CP2Mg来沉积由掺杂20 3
Mg(1×10 /cm)的p型GaN形成的p型接触层107(厚度：50nm)。由此，形成图2C所示的
19 2 3
器件结构。p型接触层107的Mg浓度可为1×10 ～1×101/cm。p型接触层107的厚度可为10nm～100nm。

[0051] 随后，通过热处理活化Mg，然后从p型接触层107的上表面实施干蚀刻，由此形成到达n型接触层101的凹槽。在p型接触层107的上表面上由Rh/Ti/Au(其以此次序堆叠在p型接触层107上)形成p电极108。然后，在通过干蚀刻在凹槽底部暴露出的n型接触层101的表面上，由V/Al/Ti/Ni/Ti/Au(其以此次序堆叠在n型接触层101上)形成n电极130。由此，制造图1所示的发光器件1。

[0052] 图3示出发光器件1的能带结构。在导带中，n型覆层103的未掺杂Al0.2Ga0.8N层132提供最高的势垒。然而，因为Al0.2Ga0.8N层132的厚度小至0.8nm，所以来自n型接触层101的电子隧穿该层132，并且注入发光层104中。因为通过在发光层104和p型覆层
106之间加入p型杂质来提供势垒，所以电子的通道被p型覆层106的p-Al0.3Ga0.7N层162阻挡。因此，电子被有效地限制在发光层104中。同时，在价带中，从p型接触层107经由p型覆层106和未掺杂覆层105注入发光层104中的空穴无法隧穿n型覆层103的未掺杂Al0.2Ga0.8N层132，尽管Al0.2Ga0.8N层132的厚度小至0.8nm。亦即，空穴的通道被层132阻挡。因此，空穴被有效地限制在发光层104中。因此，可在不增加驱动电压的情况下改善发光性能。

[0053] 在上述实施方案中，n型覆层103具有包括以如下次序在n型接触层101的侧面上堆叠的未掺杂In0.077Ga0.923N层131、未掺杂Al0.2Ga0.8N层132和Si掺杂n-GaN层133的周期性结构。然而，n型覆层103可具有如下周期性结构：其中In0.077Ga0.923N层、GaN层和Al0.2Ga0.8N层以此次序堆叠；Al0.2Ga0.8N层、GaN层和In0.077Ga0.923N层以此次序堆叠；或者Al0.2Ga0.8N层、In0.077Ga0.923N层和GaN层以此次序堆叠。In0.077Ga0.923N层131或Al0.2Ga0.8N层132可掺杂有Si以用作n型层。GaN层133可为未掺杂层。n型覆层103由15个层单元形成，但是层单元的数目不限于此。例如，层单元的数目可为3～30。Al0.2Ga0.8N层132的厚度可为0.3nm～2.5nm。GaN层133的厚度可为0.3nm～2.5nm。In0.077Ga0.923N层131的厚度可为1.5nm～5.0nm。AlxGa1-xN层132的组成比例x可为0.05～1。组成比例x优选
0.1～0.8，更优选0.2～0.6。在AlxGa1-xN层132由AlN形成的情况下，即使当所述层的厚度小至0.3nm时，电子也可隧穿该层，并且空穴的通道可被该层阻挡。同时，在AlxGa1-xN层
132由Al0.05Ga0.95N形成的情况下，层132必须具有大至2.5nm的厚度。因此，AlxGa1-xN层132的厚度可为0.3nm～2.5nm。因为形成p型覆层106的周期性结构的层之一为层Al0.3Ga0.7N层162，所以n型覆层103的AlxGa1-xN层132的Al组成比例x优选调节至0.15以上。通常，n型覆层103的AlxGa1-xN层132的Al组成比例x优选调节至z/2以上(其中z为形成p型覆层106的周期性结构的层之一的AlzGa1-zN层162的Al组成比例)。

[0054] 实施方案2

[0055] 如图4和5所示，根据本实施方案的发光器件具有与根据实施方案1的发光器件相同的结构，只是n型覆层103包括介于未掺杂In0.077Ga0.923N层131和未掺杂Al0.2Ga0.8N层132之间的未掺杂GaN层134(厚度：1nm)。当在In0.077Ga0.923N层131上直接生长Al0.2Ga0.8N层132时，这两个层之间的晶格常数差异增加，并且在In0.077Ga0.923N层131和Al0.2Ga0.8N层
132之间的界面处可产生晶体缺陷。此外，因为用于生长In0.077Ga0.923N层131的原料气体残留在管道或者晶体生长设备中，所以在层131和132之间的界面处可形成AlxGa1-x-yInyN(0＜x＜1，0＜y＜1，0＜x+y＜1)层。由此形成的层可使特性劣化，并会阻止形成尖锐能带结构。为了避免这种问题，在In0.077Ga0.923N层131上形成未掺杂GaN层134，并且在GaN层134上形成Al0.2Ga0.8N层132，由此可改善结晶度，并且可获得合适的能带结构。在这种情况下，即使当In在生长最初阶段引入GaN层134中，在组成和能带结构方面GaN层134也与In0.077Ga0.923N层131相连续，或者甚至当Al在生长最终阶段引入GaN层134时，在组成和能带结构方面GaN层134也与Al0.2Ga0.8N层132相连续。因此，结晶度可得到改善，并且可防止形成AlxGa1-x-yInyN层，由此可改善器件的特性。

[0056] 未掺杂GaN层134的厚度可为0.3nm～2.5nm。GaN层134可掺杂Si。即使当在实施方案1中的In0.077Ga0.923N层131、未掺杂Al0.2Ga0.8N层132和Si掺杂n-GaN层133的堆叠次序改变为任意次序时，在InGaN层和AlGaN层之间也可设置GaN层。

[0057] 在p型覆层106中可出现与上述类似的问题。因此，在根据实施方案1的器件的p型覆层106的p-In0.05Ga0.95N层161和p-Al0.3Ga0.7N层162之间可设置p-GaN层163(厚度：1nm)。在这种情况下，p-GaN层163的厚度可为0.3nm～2.5nm。GaN层163可为未掺杂层。而且在从p-Al0.3Ga0.7N层162转变到p-In0.05Ga0.95N层161的界面处可设置Mg掺杂GaN层163。在这种情况下，Mg掺杂GaN层163形成在p-Al0.3Ga0.7N层162的两侧。GaN层可为未掺杂的。

[0058] 因为发光层104沉积在n型覆层103上，所以尤其是n型覆层103必须具有良好的结晶度。相反，与n型覆层103相比，由于需要良好结晶度的发光层104不沉积在p型覆层106上，所以p型覆层106不需要良好结晶度。因此，在InGaN层和AlGaN层之间形成的GaN层形成在n型覆层中比形成在p型覆层中更重要和更有效。

[0059] 本发明的III族氮化物半导体发光器件表现出改善的发光性能而没有增加驱动电压。