电连接器

摘要

本发明揭示了一种电连接器，其包括设有端子孔的绝缘本体及若干收容于端子孔中的导电端子。所述绝缘本体的端子孔呈阵列排布。所述导电端子包括上部的接触部及下部的焊接部。导电端子以第一排列方式和第二排列方式排列在绝缘本体中，在所述第一排列方式中，同一排导电端子相邻焊接部的间距大于相邻接触部的间距，同一列导电端子的相邻焊接部的间距与相邻接触部的间距相同；在所述第二排列方式中，在排和列方向上的相邻导电端子的相邻焊接部的间距均大于相邻接触部的间距。本发明电连接器使用结构相同的导电端子实现端子的高密度排列，可节约成本，同时便于电连接器安装到电路板上。

权利要求

1.一种电连接器，包括：绝缘本体及若干导电端子，所述绝缘本体设有呈阵列排布的端子孔，所述导电端子收容于端子孔中，该导电端子包括上部的接触部及下部的焊接部，其中以排与列的延伸方向分别定义为X方向和Y方向，其特征在于：导电端子以第一排列方式和第二排列方式排列在绝缘本体中，在第一排列方式中，在X方向上相邻导电端子的焊接部的间距大于接触部的间距，在Y方向的相邻导电端子的焊接部的间距与接触部的间距相同；在第二排列方式中在X和Y方向上的相邻导电端子的焊接部的间距均大于接触部的间距。

2.如权利要求1所述的电连接器，其特征在于：所述绝缘本体被定义为若干区域，包括呈矩形的中间区域，位于四个角落处的第一区域及位于相邻第一区域之间的第二区域，该第二区域位于中间区域的四侧，所述第一区域内的导电端子以第一排列方式排列，第二区域内的导电端子以第二排列方式排列。

3.如权利要求2所述的电连接器，其特征在于：所述中间区域内设置的导电端子以第一排列方式排列或以第二排列方式排列。

4.如权利要求1所述的电连接器，其特征在于：所述绝缘本体包括上本体和下本体，上、下本体分别设有上端子孔和下端子孔，所述端子孔由上、下端子孔对应连通形成。

5.如权利要求4所述的电连接器，其特征在于：所述每一上、下端子孔分别设有竖直壁和与竖直壁相对的抵靠壁，其中在X方向上，该抵靠壁倾斜的角度自零度起依次逐渐增大，并且下端子孔的竖直壁与上端子孔的竖直壁从对齐至依次逐渐增加错开距离。

6.如权利要求1所述的电连接器，其特征在于：在第二排列方式中，以一个导电端子为原始位置，先向X方向扩展成一排导电端子，然后以该排导电端子作为原始位置向Y方向扩展，通过导电端子不同的偏摆角度实现焊接部向X方向和Y方向的双向扩展。

7.如权利要求1所述的电连接器，其特征在于：所述导电端子具有一较长的抵靠臂及由抵靠臂底部向上弯折延伸的一较短的弹性支撑臂，所述焊接部形成于所述抵靠臂与所述支撑臂的弯折处，所述接触部在所述抵靠臂上方的自由末端弯折形成。

说明书

电连接器

【技术领域】

[0001] 本发明涉及一种电连接器，尤其是一种将芯片模块电性连接至电路板的平面栅格阵列电连接器。【技术背景】

[0002] 电连接器根据导电端子与芯片模块或电路板的接触方式可以分为平面栅格阵列(Land Grid Array)电连接器，球状栅格阵列(Ball Grid Array)电连接器及针脚栅格阵列(Pin Grid Array)电连接器。

[0003] 2006年7月11日公告的美国专利第7,074,048号揭露了一种与芯片模块和电路板的接触方式分别为Land Grid Array(LGA)和Ball Grid Array(BGA)型的电连接器。该电连接器包括绝缘本体、收容于绝缘本体内的若干导电端子。导电端子包括固持于绝缘本体的端子收容槽中的基部及自该基部向两端分别延伸出的弹性臂与水平焊接部，其中弹性部末端设有用于与芯片模块的导电片接触的接触部，焊接部下方设有锡球，并通过锡球将电连接器焊接至电路板的导电片。电连接器与芯片模块导接时，借一按压外力使得导电端子的弹性臂发生弹性变形，使导电端子的接触部弹性抵接于芯片模块底面的导电片，从而达成芯片模块与电路板的电性导接。该种电连接器中，相邻导电端子的接触部之间距与对应焊接部之间距相等。

[0004] 随电气设备不断向小型化，高速度方向发展，LGA电连接器的导电端子间的密度亦越来越大。但是，目前芯片模块与电路板的技术发展不相一致，新的制程能力已经可以获得导电片间距更小的高密度芯片模块，若要制造与上述芯片模块密度相同的电路板，则费用相对较高且成品率低。上述现有电连接器只能连接导电片间距相同的芯片模块和电路板，因此不能用于将具有小间距导电片的芯片模块连接至现有的电路板，从而限制了小间距高密度芯片模块的发展。

[0005] 鉴于此，实有必要提供一种改进的电连接器，以克服上述电连接器的不足。【发明内容】

[0006] 本发明所解决的技术问题是提供一种电连接器，该电连接器的导电端子的上部接触部的密度与下部焊接部的密度不同。

[0007] 为解决前述技术问题，本发明提供一种电连接器，包括绝缘本体及若干导电端子。所述绝缘本体设有呈阵列排布的端子孔。所述导电端子收容于端子孔中，该导电端子包括上部的接触部及下部的焊接部。其中以排与列的延伸方向分别定义为X方向和Y方向。导电端子以第一排列方式和第二排列方式排列在绝缘本体中，在第一排列方式中，在X方向上相邻导电端子的焊接部的间距大于接触部的间距，在Y方向的相邻导电端子的焊接部的间距与接触部的间距相同；在第二排列方式中在X和Y方向上的相邻导电端子的焊接部的间距均大于接触部的间距。

[0008] 与现有技术相比，在导电端子的接触部和焊接部数目相同的情况下，本发明导电端子的接触部所占的区域在该导电端子所在的排和列的延伸方向均小于焊接部所占的区域，因此使得该导电端子的接触部的密度大于焊接部的密度，以适应现有高密度芯片模块的发展。【附图说明】

[0009] 图1为本发明电连接器局部的立体组合图。

[0010] 图2为本发明电连接器局部的剖面图。

[0011] 图3为本发明电连接器以第一排列方式排列的导电端子接触部与焊接部相对位置的示意图。

[0012] 图4为本发明电连接器的另一局部的立体组合图。

[0013] 图5为本发明电连接器的上本体的底面视图，其中端子孔以第二排列方式排列。

[0014] 图6为本发明电连接器以第二排列方式排列的导电端子接触部与焊接部相对位置的示意图。

[0015] 图7为本发明电连接器的导电端子的接触部与焊接部排列示意图。

[0016] 图8为本发明电连接器的导电端子的接触部与焊接部另一种排列方式的示意图。

[0017] 图9为本发明电连接器的导电端子的接触部与焊接部另一种替换方式的示意图。【具体实施方式】

[0018] 参阅图1所示，电连接器包括绝缘本体1及收容于绝缘本体1内的若干导电端子2。

[0019] 参阅图2及图7所示，绝缘本体1包括上下堆垒的上本体10和下本体11，上、下本体10、11上分别设有上端子孔100和下端子孔110，上、下端子孔100、110对应连通形成容纳导电端子2的端子孔。绝缘本体1大致呈方形并分为若干区域，包括大致呈方形的中间区域13，位于四个角落处的第二区域14及相邻第二区域14之间的第一区域15，该第一区域15位于中间区域13的四侧。导电端子2在绝缘本体1中呈阵列方式排布，包括若干排和若干列，并且该导电端子2在第二区域14与第一区域15内的排布方式不同。

[0020] 继续参阅图2所示，导电端子2组装于上下端子孔100、110内。每一导电端子2具有一较长的抵靠臂20及由抵靠臂20底部向上弯折延伸的一较短的弹性支撑臂21。抵靠臂20与支撑臂21的弯折处形成一焊接部22，抵靠臂20上方的自由末端弯折形成一接触部23。接触部23及焊接部22分别穿出上本体10及下本体11并分别用于与一芯片模块(未图示)和一电路板(未图示)电性连接。

[0021] 位于所述第一区域15内的导电端子2以第一排列方式排列。参照图1及图2所示，每一上端子孔100内具有竖直壁101及与竖直壁101相对的抵靠壁102。在同一排方向上，该等抵靠壁102自左至右依次倾斜的角度逐渐增大，其中左边的第一个抵靠壁102与竖直方向的夹角为零度，最右边的抵靠壁102与竖直方向的夹角最大。下本体11的结构与上本体10的结构相似，每一下端子孔110具有竖直壁111及抵靠壁112，该抵靠壁112与对应的上端子孔100内的抵靠壁102在同一面内倾斜，该竖直壁111与对应的上端子孔100内的竖直壁101自左至右依次错开，从左边的第一个对齐至错开距离逐渐增大。

[0022] 导电端子2组装于上、下端子孔100、110内，由前述的端子孔结构形成导电端子2的接触部23的间距d小于焊接部22之间距D，因此，实现接触部23的小间距、高密度排列以适应特定规格的芯片模块(未图示)，同时较大的焊接部22之间距D又便于电连接器组装至电路板(未图示)上。参阅第三图所示，该图为以第一排列方式排列的导电端子2的接触部23与焊接部22的分布示意图，其中较大圆圈C表示接触部23的位置，较小圆圈S表示焊接部22的位置，如该图所示，导电端子2的焊接部22的排布区域大于接触部23的排布区域，同一排相邻导电端子2的焊接部22的间距大于接触部23的间距，同一列导电端子2的焊接部22的间距与接触部23的间距相同，因此该第一排列方式即以一列导电端子2或端子孔为原始的基准，焊接部22沿X方向(排所在方向)扩展，形成在X方向相邻焊接部22的间距大于相邻接触部23的间距，而在Y方向(列所在方向)焊接部22和接触部
23的间距相等，故该第一排列方式也称为一维扩展。

[0023] 位于所述第二区域14内的导电端子2以第二排列方式排列。第二区域14的端子孔100、110和导电端子2与第一区域15的端子孔100、110和导电端子2结构相同，所不同的是导电端子2的排列方式。参照图4及图5所示，在第二排列方式中，以一个导电端子2作为原始位置，先向X方向扩展成一排导电端子2，然后以该排导电端子2作为原始位置向Y方向扩展，通过导电端子2不同的偏摆角度实现焊接部22向X方向和Y方向的双向扩展。重点参阅图6所示，该图为第二排列方式中导电端子2的接触部23与焊接部22的位置分布示意图，导电端子2的焊接部22的排布区域大于接触部23的排布区域，其中同一排导电端子2的焊接部22的间距大于接触部23的间距，同一列导电端子2的焊接部22的间距亦大于接触部23的间距，因此该第二排列方式即以最接近中间区域13的某一个导电端子2为原始位置，焊接部22先向X方向扩展然后向Y方向扩展，形成在X方向和Y方向上相邻焊接部22的间距均大于相邻接触部23的间距，故该第二排列方式也称为二维扩展。

[0024] 参阅图3及图6所示，越外围的导电端子2被延伸的距离越长，因此不论一维扩展还是二维扩展，其向外扩展的最大长度都会受到电连接器制造能力的限制，因此本发明将一维扩展和二维扩展方式相结合，参阅图7所示，第二区域14内的导电端子2以二维方式扩展，第一区域15内的导电端子2以一维方式扩展，这样既可以实现导电端子2的接触部23与焊接部22之间的不同间距又可以增加导电端子2的排布数量。为了增加芯片模块(未图示)中央导电片的利用率，参阅图8和图9所示，可以在绝缘本体1的中间区域13设置四组按二维扩展方式排列的导电端子2或设置两组按一维方式排列的导电端子2。当然本发明的导电端子2的排部方式并不局限于此，并且本发明的导电端子2亦可以通过嵌入成型(insert-mold)方式埋设于绝缘本体1中。

[0025] 以上仅为本发明的优选实施方案，其它在本实施方案基础上所做的任何改进变换也应当不脱离本发明的技术方案。