一种线路结构、具有其的半导体集成电路及其设计方法

摘要

本发明揭露一种线路结构、具有其的半导体集成电路及其设计方法，以改善半导体电路在线路密度过渡区域周遭的线路制造过程误差范围。本发明的线路结构包含半导体基板以及基板上的材料层。材料层中具有紧密相邻排列的多个密集线路、邻近密集线路的疏离线路、以及设置于上述密集线路与疏离线路的邻近区域中的假性(即无电气功能的)肩型阻隔结构。假性肩型阻隔结构的其中一端连接至疏离线路，而另一端大致沿与疏离线路垂直的方向向外延伸。

权利要求

1.一种线路结构，其特征在于，用于一半导体集成电路中，该线路结构包含：一基板；以及

一层状结构，其设置于该基板上，该层状结构包含：

数条第一类线，其为具有一紧密排列式样的多条密集线；

一第二类线，其设置邻近该些第一类线，且该第二类线为邻近区域中的一密集线延伸而来的一疏离线；以及数条第三类线，其设置于该些第一类线以及该第二类线之间的一过渡区域，其中该些第三类线连接至该第二类线，且该些第三类线形成于与该第二类线垂直的方向上。

2.根据权利要求1所述的线路结构，其特征在于，该些第三类线呈一L字型或一U字型。

3.根据权利要求1所述的线路结构，其特征在于，该些第三类线以一T字型方式或一十字型方式连接至该第二类线。

4.根据权利要求1所述的线路结构，其特征在于，进一步包含数个功能性导电通孔，该些功能性导电通孔设置于一绝缘层中，其中该些第三类线不直接堆叠或覆盖于该绝缘层中的该些功能性导电通孔之上或下。

5.根据权利要求1所述的线路结构，其特征在于，该些第三类线是堆叠或覆盖于一绝缘层中的一假性通孔之上或下。

6.一种半导体集成电路，其特征在于，其包含：

一基板；

一绝缘层，形成于该基板上，其包含一连接电路；以及

一具传导性的线路结构，设置于该绝缘层上，该线路结构包含：数条密集线，其具有一紧密排列式样，其中该些密集线连接到该绝缘层中的该连接电路；

一疏离线，其设置邻近该些密集线，其中该疏离线连接到该绝缘层中的该连接电路，且该疏离线为邻近区域中的一密集线延伸而来；以及一导电肩型阻隔线，其设置于该些密集线以及该疏离线之间的一过渡区域，其中该导电肩型阻隔线连接至该疏离线且形成于与该疏离线垂直的方向上，其中该导电肩型阻隔线不直接与该绝缘层中的该连接电路相连。

7.根据权利要求6所述的半导体集成电路，其特征在于，该紧密排列式样具有一间距，且该导电肩型阻隔线具有一长度大于该间距。

8.根据权利要求6所述的半导体集成电路，其特征在于，该导电肩型阻隔线分别呈一L字型且具有一主要线段以及一附属线段，该主要线段与该疏离线垂直且该附属线段与该疏离线平行。

9.一种线路结构的设计方法，其特征在于，用于一半导体集成电路，该设计方法包含下列步骤：辨视邻近一疏离线以及数条密集线的一出海口区间，且该疏离线为邻近区域中的一密集线延伸而来，该出海口区间为该密集线与该疏离线的一过渡区域；以及添加一肩型阻隔至该出海口区间，其中该肩型阻隔与该疏离线连接且与该疏离线垂直，其中辨视邻近该疏离线以及数条密集线的该出海口区间的步骤包含：辨视数条密集线，该些密集线分别具有一预定线宽；辨视该些密集线其间的数个空隙；将该些空隙组为一区块；定义该区块的数个边界作为该出海口区间；绘制具有一预定尺寸的一第一方框，其中该第一方框利用该出海口区间以及该疏离线作为该第一方框的数个边缘；以及，以该第一方框的一部分绘制一第二方框，其中该第二方框利用该疏离线作为该第二方框的其中一个边缘且与该些密集线保持一预定距离。

说明书

一种线路结构、具有其的半导体集成电路及其设计方法

技术领域

[0001] 本发明是有关于一种半导体集成电路技术，且特别是有关于一种集成电路中的布线结构及其工艺方法。

背景技术

[0002] 随着半导体技术在材料、设计、工艺等领域上的发展，已使得每一世代的半导体组件变得较以往更精细且更复杂。

[0003] 半导体电路的晶片加工工艺通过一系列的制造流程，将包含了大量晶体管与其连接路径的几何图案，转换为设置在基板上许许多多互相堆叠的半导体材料层、绝缘层及导电层。不同堆叠层之间的相互连接，可透过堆叠层所开设的接触孔(contact hole)或通孔(via)之中的导线进行连接。其中，接触孔及通孔以类似垂直插孔方式形成于导线所在的各个材料层中。

[0004] 然而，随着晶体管的组件体积缩小借以达到更快速且更高集成度的集成电路时，紧密相邻的电路单元间的物理现象对理想的互连电路性能产生冲击。以传导层为例，理想的金属布线应具备经设计的特定宽度，然而，有许多因素都可能影响实际的金属线宽。
举例来说，某些金属线段可能因为光刻工艺中的光学微影邻近效应(optical proximity effect)而发生收缩或膨胀的情况，或是部分金属线段可能因为不同区域中相异的线路密度而具有不同的表面拓扑差异，例如，在化学机械抛光(chemical mechanical polishing，CMP)工艺或蚀刻工艺中所造成的负载不平均。光刻工艺中的光学微影邻近效应使得疏离
与紧密的不同电路分布之间存在一定的线宽偏差。工艺上的瓶颈亦局限了晶片上有效的极限尺寸(critical dimension)。在部分情况下，较为疏离的线路实际上的印刷宽度会远大于稠密区域的同等线路的宽度，即便是在相同的宽度设计之下，线宽偏差可能在密集到疏离过渡区域(又称为线出海口区间line estuary)造成一定程度的薄膜应力，进而产生金
属坑之类的缺陷，例如铜线空隙(copper line voids)。在较为极端的情况下，金属线路甚至会翘起或断裂。现今，集成电路制造商采用许多不同的策略包括光学邻近校正(optical proximity correction，OPC)模型和复杂的设计规则，以得到较佳的极限尺寸掌控，仅管如此，如何在过渡区域(出海口线)的金属线段上避免应力缺陷仍然是一个很棘手的课题。此外，尽管上述段落主要描述金属布线的问题，出海口线应力问题也普遍存在于高分子材料、介电材料、半导体以及其它材料的工艺上。

[0005] 于是，实有必要发展有效且便于实作的技术手段，以降低集成电路制造过程中密集到疏离过渡区域的线性应力。

发明内容

[0006] 本发明的目的在于提供一种线路结构、半导体集成电路以及线路结构设计方法。

[0007] 本发明的一范畴在于提供一种用于半导体集成电路中的线路结构。根据本发明的一实施例，此一线路结构是形成于基板上的层状结构中，本实施例中的线路结构包括数条第一类线(密集线)、第二类线(疏离线)以及数条第三类线。其中第三类线设置于第一类线以及第二类线的外围区域，这些第三类线分别连接至第二类线，且大致上往与第二类线垂直的方向延伸。

[0008] 根据本发明的另一实施例，其揭露一种半导体集成电路包含基板、形成于基板上的绝缘层以及设置于绝缘层上且具传导性的线路结构。绝缘层中具有一连接电路(例如接触孔或通孔)。线路结构包含数条密集线、疏离线以及导电肩型阻隔线。这些密集线具有紧密排列式样且连接到绝缘层中的连接电路。疏离线设置邻近密集线，且疏离线亦连接到绝缘层中的连接电路。导电肩型阻隔线设置邻近密集线以及疏离线，其中导电肩型阻隔线连接至疏离线，且大致上与疏离线的方向垂直。此外，导电肩型阻隔线并不直接与绝缘层中的连接电路相连(例如接触孔或通孔)。导电肩型阻隔线是作为布线工艺中的一种保护结构，因此导电肩型阻隔线并不需要电性连接到绝缘层中的连接电路，本实施例中的此绝缘层可能设置于导线层的上方或下方。然而，此导电肩型阻隔线可连接至相邻绝缘层中的假性通孔。此处的假性通孔本身通常不具功能性，仅为了制造上的方便性或工艺改良而设置。

[0009] 本发明的另一范畴在于提供一种线路结构的设计方法，用于半导体集成电路。根据本发明的另一实施例，此设计方法包含：辨视邻近疏离线以及数条密集线的出海口区间；以及，添加肩型阻隔线至上述的出海口区间，其中肩型阻隔线与疏离线连接且大致与疏离线垂直。辨视出海口区间的动作可进一步包含下列步骤：(1)辨视数条密集线，这些密集线分别满足预定线宽限制；(2)辨视密集线之间的数个空隙；(3)将上述空隙组为一区块；(4)定义区块的数个边界作为出海口区间；(5)绘制具有预定尺寸的第一方框，其中第一方框利用出海口区间以及疏离线作为第一方框的数个边缘；以及(6)以第一方框的一部分绘制第二方框，其中第二方框利用疏离线作为第二方框的其中一个边缘且与上述密集线保持一定的预定距离。

[0010] 本发明可以降低集成电路制造过程中密集到疏离过渡区域的线性应力。

[0011] 关于本发明的进一步实施例与精神可以通过以下的发明详述及所附的附图得到进一步的了解。

附图说明

[0012] 为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

[0013] 图1是一种线路结构的上视图；

[0014] 图2是展示发生在铜线之中的金属坑缺陷的扫描式电子显微镜影像图；

[0015] 图3是一种线路结构其周围设置有保护用的虚置结构的上视图；

[0016] 图4绘示根据本发明部分实施例中一种位于过渡区且具有例示性的假性导电肩型阻隔线的线路结构的上视图；

[0017] 图5A绘示一种已知的线路特征，具有第一种保护用的虚置结构设计的上视图；而图5B绘示一种线路结构其具有假性导电肩型阻隔线，是根据第二种保护用的假性结构设计的上视图；

[0018] 图6绘示根据本发明另一实施例中具有例示性的肩型阻隔的线路结构的上视图；

[0019] 图7A绘示根据本发明部分实施例中具有金属肩型阻隔线的线路结构的上视图，而图7B展示在未具有保护机制情况下金属线路结构的扫描式电子显微镜影像图；

[0020] 图8A绘示根据本发明部分实施例中具有金属肩型阻隔线的线路结构的上视图，而图8B展示在未具有保护机制情况下金属线路结构的扫描式电子显微镜影像图；

[0021] 图9A绘示根据本发明部分实施例中具有金属肩型阻隔线的线路结构的上视图，而图9B展示在未具有保护机制情况下金属线路结构的扫描式电子显微镜影像图。

[0022] 图10A绘示根据本发明部分实施例中具有金属肩型阻隔线的线路结构的上视图，而图10B展示在未具有保护机制情况下金属线路结构的扫描式电子显微镜影像图；

[0023] 图11绘示根据本发明的其它可替换的实施例中一种L字型假性导电肩型阻隔线的上视图；

[0024] 图12A到图12D绘示根据本发明的部分实施例中，在布线工艺中设置假性的导电肩型阻隔线结构的逐一步骤方法流程示意图。

[0025] 【主要组件符号说明】

[0026] 100：线路结构 101：密集线

[0027] 102：疏离线 103a：密集到疏离过渡区域

[0028] 103b：密集到疏离过渡区域 300：线路结构

[0029] 301：密集线 302：疏离线

[0030] 305a：虚置特征结构 305b：虚置特征结构

[0031] 400：线路结构 401：密集线

[0032] 402：疏离线 410a：导电肩型阻隔线

[0033] 410b：导电肩型阻隔线 410c：导电肩型阻隔线

[0034] 410d：导电肩型阻隔线 500：线路结构

[0035] 501a：密集线 501b：密集线

[0036] 501c：密集线 502：疏离线

[0037] 505a：虚置特征结构 505b：虚置特征结构

[0038] 550：线路结构 551a：密集线

[0039] 551b：密集线 551c：密集线

[0040] 552：疏离线 553a：导电肩型阻隔线

[0041] 553b：导电肩型阻隔线 553c：导电肩型阻隔线

[0042] 554：线段部位 600：线路结构

[0043] 601a：密集线 601b：密集线

[0044] 602a：疏离线 602b：疏离线

[0045] 603：分离线段 610a：导电肩型阻隔线

[0046] 610b：导电肩型阻隔线 610c：导电肩型阻隔线

[0047] 700：线路结构 701a：密集线

[0048] 701b：密集线 701c：密集线

[0049] 702a：疏离线 702b：疏离线

[0050] 710a：导电肩型阻隔线 710b：导电肩型阻隔线

[0051] 710c：导电肩型阻隔线 710d：导电肩型阻隔线

[0052] 800：线路结构 801a：密集线段

[0053] 801b：密集线段 801c：密集线段

[0054] 801d：密集线段 801e：密集线段

[0055] 802a：疏离线段 802b：疏离线区段

[0056] 802c：疏离线区段 810a：导电肩型阻隔线

[0057] 810b：导电肩型阻隔线 810c：导电肩型阻隔线

[0058] 810d：导电肩型阻隔线 810e：导电肩型阻隔线

[0059] 810f：导电肩型阻隔线 900：线路结构

[0060] 901a：密集线 901b：密集线

[0061] 901c：密集线 902：疏离线段

[0062] 910a：导电肩型阻隔线 910b：导电肩型阻隔线

[0063] 903：线段部位 1000：线路结构

[0064] 1001a：密集线 1001b：接触垫

[0065] 1001c：密集线 1002：疏离线

[0066] 1005：导电肩型阻隔线 1100：线路结构

[0067] 1101a：密集线 1101b：密集线

[0068] 1101c：密集线 1102a：疏离线段

[0069] 1102b：疏离线段 1110a：导电肩型阻隔线

[0070] 1110b：导电肩型阻隔线 1110c：导电肩型阻隔线

[0071] 1231：空隙 1232：线路

[0072] 1233：空隙 1251：方框

[0073] 1252：方框 1253：方框

[0074] 1254：方框 1281：导电肩型阻隔线

[0075] 1282：导电肩型阻隔线 1284：导电肩型阻隔线

具体实施方式

[0076] 本发明是有关于一种半导体集成电路中的布线结构及其工艺技术方法。需特别说明的是，下列段落内容中揭露数个不同的具体实施方式或实施例，以实现本发明的各种功能。下述特定的组件例或设置安排方式仅为了说明上的方便，并不用以限制本发明的范围。此外，本揭露文件中可能在多个举例中重复提及部分数字或字词，此一重复是为了解说上的简单扼要，而非用以指出叙述中的多个举例及/或配置方式之间存在任何特定关系。此外，当本揭露文件提及一特征形成于另一特征上、两特征相连接及/或两特征相互耦接时，在某些实施方式中两特征可为直接接触，在其它的实施方式中两特征亦可能互相干预，则两特征亦可为不直接接触，本发明并不以此为限。

[0077] 此外，对相对空间字词而言，例如“低”、“上”、“横向”、“垂直”、“以上”、“以下”、“上升”、“下降”、“顶”、“底”等以及其衍生字词(如“横向”、“向下”、“向上”等)在本揭露文件中是用来形容发明附图中所绘示的装置中一组件或特征与其它组件或特征之间的相对关系。须说明的是，相对空间字词应涵盖装置不同的操作使用方向。例如，当装置被翻转之后，某一组件被形容低于另一组件或位于其下方的描述方法，应可对应到某一组件是位于另一组件的上方。也就是说，相对位置的下方可能涵盖绝对位置的上或下等情况。此外，装置亦可被旋转一特定角度(例如90度)，相对空间字词亦可涵盖相对应解释。也就是说，相对空间字词可配合装置本身不同的整体方位作各种解释，并不专指特定的绝对方向。

[0078] 关于本发明的多种实施例可以通过以下的发明详述及所附附图得到进一步的了解。

[0079] 下述实施例的说明当中，将以导线作为举例说明，然而本发明并不限定于特定导电线材。此处的导线可包含金属线(例如铜、钨、铝、铂线材或其它各种合金线材)。此外，导线亦可包含非冶金(non-metallurgical)线(例如半导体线材)。

[0080] 在集成电路的导电层中，优良的工艺技术一般来说应具备制造出符合极限尺寸(critical dimension，CD)规格的金属线的能力，尽管金属线所在的邻近区域其线路路径密度可能存在极大差异。请参阅图1，图1中为简单的过渡区线路结构100的示意例，图1
绘示并行线路结构转换到独立的单一线路的俯视图。此例中，图1中多条并行线路结构形成的线簇即被视为密集线101，而独立的单一线路即被视为疏离线102。于实际应用中，单一线路(疏离线102)经常为邻近区域的数条密集线101中的其中一条延伸而来。在密集
线101形成的线簇(line cluster)上方的密集到疏离过渡区域103a以及线簇下方的密集
到疏离过渡区域103b通常被称为线出海口区间(line estuary)。

[0081] 线出海口区间(line estuary)通常代表着工艺的瓶颈所在。各种不同工艺(如微影、蚀刻、抛光、材料、薄膜沉积、表面拓扑)上所带来的限制，使得线出海口区域的线宽控制十分困难。举例来说，疏离的金属线路实际上的印刷宽度会远大于稠密区域的同等线路的宽度，即便是在相同的宽度设计之下。线宽偏差可能在密集到疏离过渡区域(即线出海口区间)造成一定程度的薄膜应力，进而产生金属坑之类的缺陷，例如薄膜空隙(film voids)。在较为极端的情况下，金属线路甚至会翘起或断裂。图2为一扫描式电子显微镜影像展示发生在密集铜线之中的金属坑缺陷的实际例图。

[0082] 在光刻曝光过程中，一般采用光学邻近校正(optical proximity correction，OPC)模型来改善线型印刷的一致性，但对密集到疏离过渡区域上的线条宽度变异的改良效果有限。先进工艺设计规则是主要在电路布局中加入虚置特征结构(dummy feature)于布线结构周围。图3绘示一种过渡区间的线路结构300的上视图，其线路结构300具有虚置特征结构305a，305b设置于密集线301(线簇)以及疏离线302周围。然而，即便将虚置特
征结构设置在最接近上述密集与疏离线的位置(例如仅间隔最小工艺间距)，虚置特征结
构仍被证实不足以有效缓和密集到疏离过渡区域上的线应力。此外，在近处设置虚置特征结构还具有一些缺点，例如：(1)虚置特征结构可能干扰对电路的电气特性及预设好的电阻-电容值；及/或(2)虚置特征图案的紧密间距需求限制了工艺的容忍范围。

[0083] 本揭露文件中所提出的假性(即为不具电气特性的，或意指不具备电讯或电能传输功能等当层电路的设计目的)肩型阻隔结构可减轻密度过渡区间的线应力，且不须降低工艺的容忍范围。举例来说，图4绘示根据本发明部分实施例中一种位于过渡区且具有例示性肩型阻隔线的线路结构400的上视图。如图4所示，四组假性的导电肩型阻隔线410a，410b，410c及410d被设置于密集线401形成的线簇(line cluster)与疏离线402间的过
渡区域(即出海口区间)。这些保护用的假性的导电肩型阻隔线410a，410b，410c及410d
连接到疏离线402的一端，且由疏离线402往与疏离线402大致垂直的方向延伸。然而，本发明的导电肩型阻隔线并不必然要与疏离线垂直，只要导电肩型阻隔线不直接连接到密集线或密集线附近的其它结构，以避免引发不必要的错误。每一导电肩型阻隔线的长度需足以保护出海口区间，导电肩型阻隔线的整体尺寸可依循标准工艺中一般层状结构的基本尺寸或间距，以避免造成工艺上的困难或额外的制造成本。上述假性的导电肩型阻隔线并不具有实际的电气功能，于是并不需要电性连接至其它层中的连接电路(如电性接触孔或通孔等)，然而为了工艺上的方便，假性的导电肩型阻隔线亦可被连接到其它层中的假性连接电路上。于其中一个实施例中，导电肩型阻隔线的长度为上述密集线401其间所夹的空隙的长度的一倍以上。

[0084] 图5A绘示一种线路结构500，其中段包含密集线501a，501b，501c以及一疏离线502其延伸自密集线501c。虚置特征单元505a，505b设置于上述密集线与疏离线四周。上述虚置特征结构505a，505b各自包含多个独立的虚置特征单元，其经常被设计为接近或等于相关层的临界尺寸大小。

[0085] 图5B绘示一种线路结构550，其与图5A中的线路结构500相似，线路结构550的中段包含密集线551a，551b，551c、延伸自密集线551c的疏离线552、以及一组例示性的保护用假性(意指不具备电讯或电能传输功能等当层电路的设计目的)导电肩型阻隔线553a，553b，553c，其设置于密集到疏离过渡区域的位置。如附图所绘的实施例中，每一导电肩型阻隔线553a，553b，553c皆连接至疏离线552的线段部位，且由疏离线552的线段部位向外垂直延伸。在部分其它的实施例中，导电肩型阻隔线并不必然与疏离线552的线段部位垂直，只要导电肩型阻隔线不直接连接到密集线551a，551b或密集线附近的其它结构，以避免引发不必要的错误。线段部位554由密集线551a通过一弯角向外延伸，而线段部位554
与密集线551c之间的距离并非为此线路结构中极限尺寸(critical dimension，CD)的距
离，因此，在此实施例中，线段部位554与密集线551c附近并不需要设置导电肩型阻隔线。
于另一实施例中，若线段部位554与密集线551c之间距离太接近可能影响到密集线551c
的功能准确性，则有必要设置相对应的导电肩型阻隔线。

[0086] 每一组导电肩型阻隔线的长度需足以保护出海口区间，导电肩型阻隔线的整体尺寸可依循标准工艺中一般层状结构的基本尺寸或间距，以避免造成工艺上的困难或额外的制造成本。上述假性的导电肩型阻隔线并不具有实际的电气功能，于是并不需要电性连接至其它层中的连接电路(如电性接触孔或通孔等)，然而为了工艺上的方便，假性的导电肩型阻隔线亦可被连接到其它层中的假性连接电路上。为解说上的方便性，此段落中所述的假性的导电肩型阻隔线的设计规则将透过下列范例进行说明。

[0087] 图6绘示根据本发明部分实施例中邻近特定的线路结构设计的一组导电肩型阻隔线的例示性上视图。如图6所示，此实施例中的线路结构600包含密集线簇(由平行的
密集线601a，601b组成)、两疏离延伸线(位于密集线上方的疏离线602a及位于密集线下
方的疏离线602b)以及仅相隔最小尺寸的一个分离线段603。此外，三组假性导电肩型阻
隔线610a，610b，610c配置于此线路结构600。其中，导电肩型阻隔线610a连接至疏离线
602a于其出海口区间，导电肩型阻隔线610c连接至疏离线602b于其出海口区间，导电肩型阻隔线610b连接至中段的密集线601b于分离线段603的端点附近。尽管分离线段603并
非由密集线601b直接延伸出来，但密集线601b线宽的一致性亦会因为假性导电肩型阻隔
线610b的关系而得到改善。

[0088] 具有等于或接近工艺极限尺寸大小限制的线路宽度的各种的密集到疏离过渡区域，皆可利用本发明实施例揭露的假性导电肩型阻隔线以达到线宽保护效果。图7、图8、图
9及图10绘示根据本发明的部分实例中利用假性导电肩型阻隔线以保护线路结构的数种
应用例图，此外一并展示扫描式电子显微镜(SEM)影像其显示在出海口区域附近的缺陷线路，其中此缺陷线路因过渡区间的薄膜应力而具有坑洞及空隙。

[0089] 图7A绘示根据本发明部分实施例中具有保护用的假性导电肩型阻隔线的一种线路结构700其上视示意图。如图7A所示，此一需受保护的线路结构700包含位于中央区域
的密集线701a，701b，701c、一条自密集线701c往上延伸的疏离线702a以及另一条自密集线701c往下延伸的疏离线702b。此外，根据本发明的部分实施例，一组假性导电肩型阻隔线710a，710b，710c，710d配置至密集到疏离过渡区域。其中，导电肩型阻隔线710a，710b，
710c，710d连接至疏离线702a，702b的一端，并由该处向外延伸且方向大致与疏离线702a，
702b垂直。由于密集线701a与701b并非齐平，故导电肩型阻隔线710a与710b或导电肩
型阻隔线710c与710d之间亦不对齐。然而，假性的导电肩型阻隔线并不必然需要和疏离
线702a，702b垂直，只要导电肩型阻隔线不直接连接到密集线701a，701b或密集线附近的其它结构，以避免引发不必要的错误。图7B展示在未具有假性的导电肩型阻隔线的保护机制情况下线路结构上产生线型缺陷的扫描式电子显微镜影像。

[0090] 图8A绘示根据本发明部分实施例中具有保护用的假性导电肩型阻隔线的一种线路结构800其上视示意图。如图8A所示，此一需受保护的线路结构800包含位于中央区域
的密集线段801a，801b，801c，801d，801e、自密集线段801c往外延伸的疏离线段802a以及两段疏离线区段802b，802c分别位于错开的密集线801a，801b，801d，801e之间。根据本发明的一实施例，利用一组假性导电肩型阻隔线810a，810b，810c，810d，810e，810f配置至密集到疏离过渡区域作举例说明。其中，假性导电肩型阻隔线810a，810b，810c，810d，810e，
810f分别连接到疏离线段802a或疏离线区段802b，802c等。于此实施例中，假性导电肩型阻隔线810a，810b，810c，810d，810e，810f大致由其中一个疏离线段的一端向外垂直延伸。
然而，假性的导电肩型阻隔线810a，810b，810c，810d，810e，810f并不必然需要和疏离线段
802a或疏离线区段802b，802c垂直，只要导电肩型阻隔线不直接连接到密集线801a，801b，
801d，801e或密集线附近的其它结构，以避免引发不必要的错误。图8B展示在未具有假性的导电肩型阻隔线的保护机制情况下线路结构上因薄膜应力产生线型缺陷的扫描式电子
显微镜影像。

[0091] 图9A绘示根据本发明部分实施例中具有保护用的假性导电肩型阻隔线的一种线路结构900其上视示意图。如图9A所示，此一须受保护的线路结构900包含位于中央区
域的密集线簇(包含密集线901a，901b，901c)以及自密集线段901c往上延伸的疏离线段
902。根据本发明的一实施例，利用一组假性导电肩型阻隔线910a，910b配置至密集到疏离过渡区域作举例说明。其中，假性导电肩型阻隔线910a，910b分别由相反方向连接到疏离线段902并向外垂直延伸，呈类似十字形图案。这类型的十字形图案经常可见于线路过渡区出海口处的对称性密集线的两侧。然而，假性的导电肩型阻隔线910a，910b并不必然需要和疏离线段902垂直，只要导电肩型阻隔线不直接连接到密集线901a，901b或密集线附近的其它结构，以避免引发不必要的错误。图9B展示在未具有假性的导电肩型阻隔线的保护机制情况下线路结构上因薄膜应力产生线型缺陷的扫描式电子显微镜影像。

[0092] 部分情况下，具有狭窄间隔特征的密集线簇并不必然由多数条线路构成。图10A为一上视示意图绘示根据本发明部分实施例中具有保护用的假性导电肩型阻隔线的一种线路结构1000，其具有非常规的密集线结构。于此例中，非常规的密集线簇包含短线段(密集线1001a)、邻近的接触垫1001b以及夹在短线段与接触垫1001b之间的密集线1001c。疏离线1002由密集线1001c上方伸展并在过渡区间的右侧形成出海口区。根据本发明的部
分实施例，利用假性导电肩型阻隔线1005配置至接触垫1001b的上方作举例说明。其中，假性导电肩型阻隔线1005连接到疏离线1002并向外垂直延伸。然而，假性的导电肩型阻
隔线1005并不必然需要和疏离线1002垂直，只要导电肩型阻隔线1005不直接连接到密集
线1001a、密集的接触垫1001b或密集特征附近的其它结构，以避免引发不必要的错误。图
10B展示在未具有假性的导电肩型阻隔线的保护机制情况下线路结构在接触垫附近产生线型缺陷的扫描式电子显微镜影像。

[0093] 此外，保护用的假性导电肩型阻隔线亦能以L字型、O字型、U字型或其它曲线方式形成，取代前述揭露段落中描述的直线型。图11绘示根据本发明的其它可替换的实施例中一种L字型假性导电肩型阻隔线的示意例。于此实施例的上视图中可知，线路结构1100包含位于中央区域的密集线簇(包含密集线1101a，1101b，1101c)、自密集线段1101c往上延伸的疏离线段1102a以及自密集线段1101c往下延伸的疏离线段1102b。根据本发明的一实施例，利用一组L字型的假性导电肩型阻隔线1110a，1110b，1110c配置至密集到疏离过渡区域作举例说明。其中，L字型假性导电肩型阻隔线1110a，1110b，1110c分别连接到疏离线1102a或疏离线1102b并向外垂直延伸。然而，假性的导电肩型阻隔线1110a，1110b，
1110c并不必然需要和疏离线1102a或疏离线1102b垂直，只要L字型导电肩型阻隔线不直
接连接到密集线1110a，1110b或密集线附近的其它结构，以避免引发不必要的错误。

[0094] 图12A到图12D绘示根据本发明的部分实施例中在布线工艺中设置假性的导电肩型阻隔线结构其逐一步骤的方法流程示意图。图12A(步骤1)绘示如何辨视需要设置假性
的导电肩型阻隔线的位置。在步骤1当中，需先辨视在相关布线层中接近工艺极限尺寸的线段(如密集线)以及其间的空隙，并将其分组为一个区块，于此图中该区块包含夹在空隙
1231与空隙1233之间的一线路1232。图12B与图12C(步骤2)绘示如何辨视一出海口区
间。在步骤2中，先绘制许多个具有预定尺寸的方框，其中该些方框是分别利用步骤1中的该区块以及疏离线1232分别作为该些方框的边缘(如图12B)。进而，滤除包含任何线路方框(如图12C中的方框1253)，因其未涵盖任何疏离线所形成的出海口结构，故不适合设置假性导电肩型阻隔线而必须舍弃。因此，最后挑选出方框1251，1252，1254为出海口区间方框。上述方框的预定尺寸是由各种工艺条件而决定，例如线路的极限尺寸、密集线间距、理想的过渡线宽修正值以及用于邻近区域的其它工艺参数。图12D(步骤3)绘示如何决定假
性的导电肩型阻隔线在出海口区间的方框中实际绘设的位置。在步骤3中是分别形成假性导电肩型阻隔线1281，1282，1284于出海口区间的方框1251，1252，1254之中，其中假性导电肩型阻隔线连接到疏离线段上且大致上垂直向外延伸。其中出海口区间方框的边缘与其它密集线至少保持间隔一预定距离，借此使其中假性导电肩型阻隔线结构远离其它密集线达该预定距离以上。此外，假性的导电肩型阻隔线并不必然需要和其它疏离线呈正好90度角的垂直关系。导电肩型阻隔线可为直线、曲线或弯折线(例如L字型线)。

[0095] 以下段落为在不同晶片上进行类似图1中的线路结构的印刷结果比较，利用实验数据来说明其间的差异。各个晶片之间采用不同的工艺作法，表(一)中展示不同工
艺下的线宽误差值的实验结果。晶片A未设置任何虚置结构作为保护用，其误差的标准
差(standard deviation，σ)为-5.7纳米；晶片B在金属线路旁100纳米处设置传统的
虚置结构图案(dummification pattern)，其得到的误差的标准差(standard deviation，σ)为-2.9纳米；晶片C设置有本案的导电肩型阻隔线，其得到的误差的标准差(standard deviation，σ)为-1.7纳米，由此可见，采用如本发明的实施例所示的假性导电肩型阻隔线制造技术可改善布线的误差情形。

[0096] 表(一)不同工艺下的线宽误差值的实验结果

[0097]晶片 状态 误差(纳米nm)
A 无虚置结构 -5.7
B 一般虚置结构(100纳米处) -2.9
C 假性导电肩型阻隔线 -1.7

[0098] 虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。