通孔形成方法

摘要

本发明提供一种通孔形成方法，包括：提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的硬掩膜层；在所述硬掩膜层上形成光刻胶层，所述光刻胶层内具有开口图案；以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口；去除所述光刻胶层之后，以硬掩膜为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；继续刻蚀层间介质层，直至露出金属导线，形成通孔。本发明在去除光刻胶层时，因仍有残余的硬掩模层，层间介质层不会暴露在光刻胶去除环境中，所以其不会被去除环境中的气体所损坏，保护层间介质层，同时提高通孔形成质量。

权利要求

1.一种通孔形成方法，其特征在于，包括：

提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的单一膜层的硬掩膜层；

在所述硬掩膜层上形成光刻胶层，所述光刻胶层内具有开口图案；

以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口；

去除所述光刻胶层之后，以硬掩膜层为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；

继续刻蚀层间介质层，直至露出金属导线，形成通孔。

2.根据权利要求1所述通孔形成方法，其特征在于，所述部分厚度范围为

3.根据权利要求1所述通孔形成方法，其特征在于，刻蚀部分厚度的硬掩膜层采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。

4.根据权利要求3所述的形成方法，其特征在于，所述刻蚀时间为10秒至100秒。

5.根据权利要求4所述的形成方法，其特征在于，所述刻蚀的腔体压力为100毫托至

300毫托，功率为1000瓦至2000瓦。

6.根据权利要求1所述通孔形成方法，其特征在于，刻蚀残余的硬掩膜层采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至

200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。

7.根据权利要求6所述的形成方法，其特征在于，所述刻蚀时间为10秒至30秒。

8.根据权利要求7所述的形成方法，其特征在于，所述刻蚀的腔体压力为100毫托至

300毫托，功率为1000瓦至2000瓦。

9.根据权利要求1所述通孔形成方法，其特征在于，所述层间介质层为介电系数小于

3.0的材料。

10.根据权利要求1所述通孔形成方法，其特征在于，去除所述光刻胶层的工艺为采用等离子灰化去除。

11.一种通孔形成方法，其特征在于，包括：

提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的单一膜层的硬掩膜层；

在所述硬掩膜层上形成具有开口图案的光刻胶层，所述开口图案的关键尺寸大于待形成通孔的目标尺寸；

以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口，所述开口底部的关键尺寸等于待形成通孔的目标尺寸；

去除所述光刻胶层之后，以硬掩膜层为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；

继续刻蚀层间介质层，直至露出金属导线，形成通孔。

12.根据权利要求11所述通孔形成方法，其特征在于，所述部分厚度范围为

13.根据权利要求11所述通孔形成方法，其特征在于，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有NF3与C4F6。

14.根据权利要求11所述通孔形成方法，其特征在于，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有SF6与C4F6。

15.根据权利要求11所述通孔形成方法，其特征在于，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有NF3与CH2F2。

16.根据权利要求11所述通孔形成方法，其特征在于，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有SF6与CH2F2。

17.根据权利要求16所述通孔形成方法，其特征在于，所述SF6流量为50SCCM至

250SCCM，CH2F2流量为5SCCM至20SCCM。

18.根据权利要求17所述的形成方法，其特征在于，所述刻蚀时间为10秒至100秒，刻蚀的腔体压力为5毫托至50毫托，功率为500瓦至1000瓦。

19.根据权利要求18所述通孔形成方法，其特征在于，刻蚀残余的硬掩膜层采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。

20.根据权利要求19所述的形成方法，其特征在于，所述刻蚀时间为10秒至30秒，腔体的压力为100毫托至300毫托，功率为1000瓦至2000瓦。

21.根据权利要求11所述通孔形成方法，其特征在于，所述层间介质层为介电系数小于3.0的材料。

22.根据权利要求11所述通孔形成方法，其特征在于，去除所述光刻胶层的工艺为采用等离子灰化去除。

说明书

通孔形成方法

技术领域

[0001] 本发明涉及半导体制造领域，尤其涉及通孔形成方法。

背景技术

[0002] 在高密度的集成电路(IC)工艺中，如超大集成电路(VLSI)，需要将金属连线制作成三维空间的多层导线结构。然而，随着IC组件的集成度增加，使得金属连线间的电容效应明显，进而导致RC延迟时间延长、金属连线间的干扰(cross talk)频率增加，因此通过这些金属连线的电流速度变得很慢。为了改善电流的速度，如何降低金属连线的电阻值以及减少金属连线间的寄生电容，成为很重要的工艺问题。现在如果要有效降低金属内连线的电阻值，则需采用低电阻值的金属材质；如果要减少金属内连线之间的寄生电容，则需采用低介电常数的绝缘材料来制作金属连线间的层间介质层(inter layerdielectric，ILD)。

[0003] 如图1至图3所示，为在层间介质层中形成通孔的方法。如图1所示，提供半导体基底10，所述半导体基底10上形成有金属导线12；在半导体基底10上形成具有低介电常数的层间介质层14，所述层间介质层14覆盖于金属导线12以及半导体基底10暴露的表面上；在所述层间介质层14上形成硬掩膜层16，所述硬掩膜层16可以为氧化硅；在所述硬掩膜层16上定义具有开口图案的光刻胶层18；接着，以光刻胶层18为掩膜，沿开口图案刻蚀硬掩膜层16至露出层间介质层14，形成开口。如图2所示，继续以光刻胶层18为掩膜，沿开口刻蚀层间介质层14，以形成通孔19，其中通孔19暴露出金属导线12表面；最后，进行氧气灰化工艺，将光刻胶层18去除。

[0004] 在例如申请号200610159332.X的中国专利申请中还能发现更多关于通孔制造的方法。

[0005] 但是在现有工艺中，当层间介质层14使用低介电系数的有机高分子材料时，由于其材料性质与光刻胶层18的材料性质极为相似，在氧化灰化去除光刻胶的时候，层间介质层14对氧气灰化工艺的抵挡性很差。因此如图3所示，氧气灰化工艺会刻蚀部分层间介质层14，使得通孔19的侧壁15上形成凹洞15a，进而影响后续在通孔19内填充导电层的效果；同时也会破坏低介电系数电介质层，使介质层的介电系数升高，影响器件性能。

发明内容

[0006] 本发明解决的问题是提供一种通孔形成方法，使层间介质层在光刻胶去除环境中不被损坏，保证介电系数不发生变化；同时提高通孔形成质量。

[0007] 为解决上述问题，本发明提供一种通孔形成方法，包括：

[0008] 提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的硬掩膜层；

[0009] 在所述硬掩膜层上形成光刻胶层，所述光刻胶层内具有开口图案；

[0010] 以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口；

[0011] 去除所述光刻胶层之后，以硬掩膜为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；

[0012] 继续刻蚀层间介质层，直至露出金属导线，形成通孔。

[0013] 可选的，所述部分厚度范围为

[0014] 可选的，刻蚀部分厚度的硬掩膜层采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。

[0015] 可选的，所述刻蚀时间为10秒至100秒。

[0016] 可选的，所述刻蚀的腔体压力为100毫托至300毫托，功率为1000瓦至2000瓦。

[0017] 可选的，刻蚀残余的硬掩膜层采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。

[0018] 可选的，所述刻蚀时间为10秒至30秒。

[0019] 可选的，所述刻蚀的腔体压力为100毫托至300毫托，功率为1000瓦至2000瓦。

[0020] 可选的，所述层间介质层为介电系数小于3.0的材料。

[0021] 可选的，去除所述光刻胶层的工艺为采用等离子灰化去除。

[0022] 本发明还提供了一种通孔形成方法，包括：

[0023] 提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的硬掩膜层；

[0024] 在所述硬掩膜层上形成具有开口图案的光刻胶层，所述开口图案的关键尺寸大于待形成通孔的目标尺寸；

[0025] 以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口，所述开口底部的关键尺寸等于待形成通孔的目标尺寸；

[0026] 去除所述光刻胶层之后，以硬掩膜为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；

[0027] 继续刻蚀层间介质层，直至露出金属导线，形成通孔。

[0028] 可选的，所述部分厚度范围为

[0029] 可选的，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有NF3与C4F6。

[0030] 可选的，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有SF6与C4F6。

[0031] 可选的，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有NF3与CH2F2。

[0032] 可选的，刻蚀部分厚度的硬掩膜层采用的刻蚀气体包含有SF6与CH2F2。

[0033] 可选的，所述SF6流量为50SCCM至250SCCM，CH2F2流量为5SCCM至20SCCM。

[0034] 可选的，所述刻蚀时间为10秒至100秒，刻蚀的腔体压力为5毫托至50毫托，功率为500瓦至1000瓦。

[0035] 可选的，刻蚀残余的硬掩膜层采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。

[0036] 可选的，所述刻蚀时间为10秒至30秒，刻蚀腔体的压力为100毫托至300毫托，功率为1000瓦至2000瓦。

[0037] 可选的，所述层间介质层为介电系数小于3.0的材料。

[0038] 可选的，去除所述光刻胶层的工艺为采用等离子灰化去除。

[0039] 与现有技术相比，上述方案具有以下优点：在去除光刻胶层时候，因仍存在有硬掩模层保护层间介质层，使所述层间介质层不会暴露在光刻胶的去除环境中，避免了氧气灰化对通孔侧壁层间介质层的损坏，提高了通孔的质量。

[0040] 进一步地，去除光刻胶前的部分硬掩膜层的刻蚀中，通过使用特定的刻蚀气体，使得形成通孔的目标尺寸小于开口图案的关键尺寸。

附图说明

[0041] 图1至图3是现有技术中的在层间介质层中形成通孔方法示意图；

[0042] 图4至图9是本发明的一个实施例的通孔形成方法示意图；

[0043] 图10至图14是本发明的另一个实施例的通孔形成方法示意图。

具体实施方式

[0044] 发明人发现，在通孔形成过程中，当层间介质层使用的是低介电系数材料时，由于其的材料性质与光刻胶层的材料性质极为相似，在去除光刻胶层的时候，层间介质层对去除工艺的抵挡性很差。因此部分层间介质层会被氧化灰化，使得通孔的侧壁上形成凹洞，进而影响后续在通孔内填充导电层的效果，也会对材料性质造成损伤，影响其介电系数。

[0045] 为解决上述问题，本发明提供了一种通孔形成方法，包括：提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的硬掩膜层；在所述硬掩膜层上形成光刻胶层，所述光刻胶层内具有开口图案；以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口；去除所述光刻胶层之后，以硬掩膜为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；继续刻蚀层间介质层，直至露出金属导线，形成通孔。

[0046] 下面结合附图对本发明的通孔形成方法做详细的说明。

[0047] 如图4所示，提供半导体基底20，在所述半导体基底20上依次形成金属导线21，及层间介质层22，所述层间介质层22覆盖于金属导线21以及半导体基底20的暴露表面上。其中，所述层间介质层22是具有低介电系数的无机硅基质层(inorganic silicon based layer)，一般所述介电系数小于3.0，例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)，优选为应用材料(applied materials)公司商标为黑钻石(black diamond)的二氧化硅(SiO2)。所述层间介质层22可以采用化学气相淀积法形成。

[0048] 接着，在所述层间介质层22上依次形成硬掩膜层23、光刻胶层24。其中，所述硬掩膜层23的材料可以为TiN、Ti、Ta、TaN、Al或AlCu之一。

[0049] 如图5所示，对上述光刻胶层24进行曝光显影工艺，形成开口图案，所述开口图案的关键尺寸CD1等于待形成通孔的目标尺寸CD2。

[0050] 如图6所示，以光刻胶层24为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层23，以在硬掩膜层23中形成开口，所述部分厚度范围为

[0051] 刻蚀之后，所述开口与层间介质层之间仍有残余的硬掩膜层，以保护层间介质层22不暴露在后续的去除光刻胶的环境中。

[0052] 上述以第一掩膜进行刻蚀过程中，刻蚀气体为CF4、CHF3、N2和Ar。其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。

[0053] 所述刻蚀的腔体压力为100毫托至300毫托，功率为1000瓦至2000瓦，刻蚀时间为10秒至100秒。

[0054] 发明人进一步发现，在所述开口与层间介质层22之间残余5％～10％的硬掩膜层，即所述残余的硬掩膜层厚度与所述开口深度的比值范围为1∶20～1∶10。可以使层间介质层22不暴露于后续的灰化环境里，又可以避免光刻胶图案转移不准确。当然，所述残余的硬掩膜层的比例也可以根据具体的实施方式进行适当地调整。

[0055] 如图7所示，去除光刻胶层24。去除所述光刻胶层24的工艺为采用等离子灰化去除。本实施例中，采用的等离子为氧气等离子(O2)，所述氧气的流量为100～400SCCM。所述氧气等离子体灰化的时间为20～60秒。

[0056] 因为所述开口与层间介质层22之间还残余有特定厚度的硬掩膜层23，所以层间介质层22没有暴露在氧气环境中，如图7所示，不会受到氧气刻蚀的损伤。

[0057] 如图8所示，以所述开口为第二掩膜，刻蚀硬掩膜层23，直至暴露出层间介质层22的表面。

[0058] 具体地，采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。所述刻蚀的腔体压力为100毫托至300毫托，功率为1000瓦至2000瓦。所述刻蚀时间为10秒至100秒。优选地，CF4流量为150SCCM，CHF3流量为150SCCM，N2流量为50SCCM，Ar流量为200SCCM，刻蚀腔体的压力为200毫托，功率为1500瓦，刻蚀时间为60秒。

[0059] 如图9所示，继续往下刻蚀位于开口下方的层间介质层22，形成通孔30。其中通孔30暴露出金属导线21的表面。所述通孔的目标尺寸为CD2。

[0060] 具体地，可采用上述硬掩膜层的刻蚀气体，具体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。所述刻蚀的腔体压力为100毫托至300毫托，功率为1000瓦至2000瓦。所述刻蚀时间为10秒至30秒。

[0061] 进一步地，基于低介电系数会导致层间介质层材料疏松多孔的性质，在对硬掩膜层刻蚀结束之后，可以降低刻蚀速率，使用较低的刻蚀速率对层间介质层进行刻蚀。具体地，可以通过降低功率及降低腔体压力来达到降低刻蚀速率的效果。

[0062] 上述的残余硬掩膜层与层间介质层为分开刻蚀，为了简化工艺，硬掩膜层与层间介质层也可以作为一步刻蚀，即在以开口为第二掩膜，对硬掩膜层进行刻蚀的过程中，加长刻蚀时间，进而对层间介质层进行刻蚀。

[0063] 在上述形成通孔时，常常还会发生另一个问题：因为光刻工艺的限制，所述光刻胶层的关键尺寸CD1大于通孔的目标尺寸CD2，无法得到所需通孔。

[0064] 为同时解决上述问题，发明人还提供了另一种通孔形成方法，包括：

[0065] 提供半导体基底，在所述半导体基底上依次形成有金属导线、覆盖所述金属导线及半导体基底的层间介质层、及位于所述层间介质层上的硬掩膜层；在所述硬掩膜层上形成具有开口图案的光刻胶层，所述开口图案的关键尺寸大于待形成通孔的目标尺寸；以所述光刻胶层为第一掩膜，沿开口图案刻蚀部分厚度的硬掩膜层，形成开口，所述开口底部的关键尺寸等于待形成通孔的目标尺寸；去除所述光刻胶层之后，以硬掩膜为第二掩膜，沿所述开口，刻蚀残余的硬掩膜层，露出层间介质层的表面；继续刻蚀层间介质层，直至露出金属导线，形成通孔。

[0066] 具体地，发明人通过在以使用第一掩膜进行刻蚀的时候，通过对刻蚀参数，主要是混合气体类型和比例的调整，逐步收缩形成的开口大小，以得到小于光刻胶层关键尺寸CD1的通孔。

[0067] 下面以第二实施方式为例，对所述优化后的通孔形成方法进行详细说明。图10至图14为第二实施方式的通孔形成方法的示意图。

[0068] 首先，提供图4所述的结构，关于所述结构可以参照前述。

[0069] 如图10所示，曝光显影所述光刻胶层24，形成开口图案，所述开口图案的关键尺寸为CD1，因为工艺限制或其他原因，所述关键尺寸CD1大于待形成通孔的目标尺寸CD2。

[0070] 继续参考图10，以光刻胶层24为第一掩膜，沿开口图案，有角度的刻蚀部分厚度硬掩膜层23，形成开口，所述开口侧壁倾斜，其中开口底部的尺寸等于通孔的目标尺寸CD2。所述部分厚度范围为

[0071] 刻蚀之后，所述开口与层间介质层22之间还有残余的硬掩膜层，以保护层间介质层22不暴露在后续的去除光刻胶的环境中。所述残余的硬掩膜层厚度与所述开口深度的比值范围为1∶20～1∶10。

[0072] 其中，上述刻蚀气体为混合的各向同性刻蚀气体，随着对硬掩膜层的刻蚀，所述硬掩膜层23的侧壁23a不断收缩，直至达到所述开口的关键尺寸等于待形成的通孔的目标尺寸CD2。所述混合气体可以为以下几组之一：NF3与C4F6；SF6与C4F6；NF3与CH2F2；SF6与CH2F2。

[0073] 如图10所示，所述侧壁23a收缩的程度由侧壁角度Φ来衡量，所述侧壁角度Φ为所述侧壁23a与硬掩膜层23的下表面所形成的锐角。其中，所述侧壁角度Φ可以通过调整混合气体中的各气体的比例来达到。

[0074] 经多次实验，发明人得出结论：在上述混合气体的组合中，刻蚀气体混合比例越低，侧壁越倾斜。当混合气体比例在15∶1(如SF6∶CH2F2＝15∶1)的时候，所述侧壁角度Φ为90度，当所述混合比例为8∶1(如SF6∶CH2F2＝8∶1)时，所述侧壁角度Φ为80度。而位于80度～90度区间的的侧壁角度与混合比例为线性关系。

[0075] 作为一个实施例，图11示出了气体成分为SF6与CH2F2混合气体的比例(用字母Z标示)与所述侧壁角度Φ的关系图。

[0076] 例如，当混合比例Z为SF6∶CH2F2＝15∶1时候，侧壁角度Φ倾向于90度，几乎不倾斜；这个混合比例Z越低，侧壁越倾斜，例如，当SF6∶CH2F2＝8∶1时候，侧壁角度Φ约为80度。

[0077] 如图11所示，在侧壁角度Φ为80度～90度区间之内，侧壁角度Φ与混合比例Z为线性关系。所述函数关系为Φ＝(10/7)Z+(480/7)。通过调整混合气体比例Z，可以得到所需要达到的侧壁角度Φ，例如当所需要达到的侧壁角度为85度时候，可将混合气体比例Z调整至23∶2即可。

[0078] 所述具体的刻蚀参数可以如下：所述SF6流量为50SCCM至250SCCM，CH2F2流量为5SCCM至20SCCM。还可以在刻蚀气体中加入N2，所述N2流量为10SCCM至200SCCM。所述刻蚀时间为10秒至100秒。所述刻蚀的腔体压力为5毫托至50毫托，功率为500瓦至1000瓦。

[0079] 继续参考图10，经过上述步骤，刻蚀部分硬掩膜层23，以形成开口，且通过侧壁23a收缩，达到通孔的目标尺寸CD2。

[0080] 如图12所示，去除光刻胶层24。去除所述光刻胶层24的工艺为采用等离子灰化去除。本实施例中，采用的等离子为氧气等离子(O2)，所述氧气的流量为100～400SCCM。所述氧气等离子体灰化的时间为20～60秒。

[0081] 因为所述开口与层间介质层22之间还残余有特定厚度的硬掩膜层23，所以层间介质层22没有暴露在氧气环境中，如图12所示，不会受到氧气刻蚀的损伤。

[0082] 如图13所示，以所述开口为第二掩膜，刻蚀硬掩膜层23，直至暴露出层间介质层22的表面。

[0083] 具体地，采用的刻蚀气体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。所述刻蚀的腔体压力为100毫托至300毫托，功率为1000瓦至2000瓦。所述刻蚀时间为10秒至30秒。

[0084] 如图14所示，继续往下刻蚀位于开口下方的层间介质层22，形成通孔30。其中通孔30暴露出金属导线21的表面。所述通孔的目标尺寸为CD2。

[0085] 具体地，可采用上述硬掩膜层的刻蚀气体继续向下刻蚀层间介质层，具体为CF4、CHF3、N2和Ar，其中，所述CF4流量为50SCCM至250SCCM，CHF3流量为50SCCM至200SCCM，N2流量为10SCCM至100SCCM，Ar流量为100SCCM至500SCCM。所述刻蚀的腔体压力为100毫托至300毫托，功率为1000瓦至2000瓦。所述刻蚀时间为10秒至100秒。

[0086] 进一步地，基于低介电系数会导致层间介质层材料疏松多孔的性质，在对硬掩膜层刻蚀结束之后，可以降低刻蚀速率，使用较低的刻蚀速率对层间介质层进行刻蚀。具体地，可以通过降低功率及降低腔体压力来达到降低刻蚀速率的效果。

[0087] 上述的残余硬掩膜层与层间介质层为分开刻蚀，为了简化工艺，硬掩膜层与层间介质层也可以作为一步刻蚀，即在以开口为第二掩膜，对硬掩膜层进行刻蚀的过程中，加长刻蚀时间，进而对层间介质层进行刻蚀。

[0088] 形成所述通孔之后，还包括去除所述硬掩膜层等其他工艺。

[0089] 上述实施例示出的通孔用于连接下层的金属导线，且位置上，通孔与金属导线完全对应，在其他的实施例中，位置上通孔可以不完全与下层金属导线对应，或者用于连接位于通孔下的其他层结构。

[0090] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。