即使使用截止漏电比较大的薄膜晶体管来构成移位寄存器内的电路时也能实现能抑制该薄膜晶体管中的漏电流造成的不必要的功耗的(显示装置的)扫描信号线驱动电路。构成移位寄存器的各双稳定电路具备：用于基于第1时钟使输出端子(49)的电位上升的薄膜晶体管(T1)；与薄膜晶体管(T1)的栅极端子连接的区域(netA)；用于使区域(netA)的电位下降的薄膜晶体管(T2)；以及与薄膜晶体管(T2)的栅极端子连接的区域(netB)。在这样的结构中，使区域(netB)的电位基于相位比第1时钟超前90度的第3时钟而上升，基于相位比第1时钟落后90度的第4时钟而下降。
1.一种扫描信号线驱动电路，其特征在于，是显示装置的扫描信号线驱动电路，用于驱动配设于显示部的多个扫描信号线，具备移位寄存器，上述移位寄存器包含具有第1状态和第2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，各双稳定电路具有：
输出节点充电部，其包含第1开关元件，上述第1开关元件的源极电极被赋予上述第
1时钟信号，上述第1开关元件的漏极电极与输出节点连接，上述输出节点用于输出要表示上述第1状态和上述第2状态中的任意一个状态的状态信号，与上述扫描信号线连接，上述输出节点充电部用于把上述状态信号所表示的状态置于上述第1状态；
输出节点放电部，其用于把上述状态信号所表示的状态置于上述第2状态；
第1节点充电部，其用于使与上述第1开关元件的栅极电极连接的第1节点基于规定的置位信号进行充电；
第1个第1节点放电部，其包含第2开关元件，用于使上述第1节点放电，上述第2开关元件的源极电极与上述第1节点连接，上述第2开关元件的漏极电极被赋予规定的低电位；
第2节点充电部，其用于使与上述第2开关元件的栅极电极连接的第2节点基于上述第3时钟信号进行充电；以及第1个第2节点放电部，其用于基于上述第4时钟信号使上述第2节点放电，上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开
180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
2.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
上述第2节点充电部包含第3开关元件，上述第3开关元件的栅极电极和源极电极被赋予上述第3时钟信号，上述第3开关元件的漏极电极与上述第2节点连接，上述第1个第2节点放电部包含第4开关元件，上述第4开关元件的栅极电极被赋予上述第4时钟信号，上述第4开关元件的源极电极与上述第2节点连接，上述第4开关元件的漏极电极被赋予规定的低电位，上述第1节点充电部包含第5开关元件，上述第5开关元件的栅极电极和漏极电极被赋予上述置位信号，上述第5开关元件的源极电极与上述第1节点连接。
3.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
第2个第2节点放电部，其包含第6开关元件，用于基于上述第1节点的充电电压使上述第2节点放电，上述第6开关元件的栅极电极与上述第1节点连接，上述第6开关元件的源极电极与上述第2节点连接，上述第6开关元件的漏极电极被赋予规定的低电位；以及第2个第1节点放电部，其包含第7开关元件，上述第7开关元件的栅极电极被赋予规定的复位信号，上述第7开关元件的源极电极与上述第1节点连接，上述第7开关元件的漏极电极被赋予规定的低电位，上述第2个第1节点放电部用于基于上述复位信号使上述第
4.根据权利要求3所述的扫描信号线驱动电路，其特征在于，
上述4相时钟信号包括第1时钟信号群和第2时钟信号群，上述第1时钟信号群包括向各双稳定电路作为上述第1时钟信号和第2时钟信号赋予的2相时钟信号，上述第2时钟信号群包括向各双稳定电路作为上述第3时钟信号和第4时钟信号赋予的2相时钟信号，把彼此相邻的2个双稳定电路设为第1双稳定电路和第2双稳定电路时，向上述第1双稳定电路，赋予上述第1时钟信号群所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1时钟信号群所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为上述复位信号，向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。
5.根据权利要求4所述的扫描信号线驱动电路，其特征在于，
传送上述第1时钟信号群的信号线的宽度比传送上述第2时钟信号群的信号线的宽度大。
6.根据权利要求3所述的扫描信号线驱动电路，其特征在于，
上述4相时钟信号包括把相位互相错开180度的2相时钟信号设为相同的组的第1组时钟信号和第2组时钟信号，把上述多个双稳定电路中的某双稳定电路的前级的双稳定电路设为第1双稳定电路，把该某双稳定电路的下级的双稳定电路设为第2双稳定电路时，向上述第1双稳定电路，赋予上述第1组时钟信号所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1组时钟信号所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为上述复位信号，向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。
7.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
第1输出节点放电部，其包含第8开关元件，用于把上述状态信号所表示的状态基于复位信号置于上述第2状态，上述第8开关元件的栅极电极被赋予上述复位信号，上述第8开关元件的源极电极与上述输出节点连接，上述第8开关元件的漏极电极被赋予规定的低电位；以及第2输出节点放电部，其包含第9开关元件，用于把上述状态信号所表示的状态基于上述第2时钟信号置于上述第2状态，上述第9开关元件的栅极电极被赋予上述第2时钟信号，上述第9开关元件的源极电极与上述输出节点连接，上述第9开关元件的漏极电极被赋予规定的低电位。.
8.根据权利要求7所述的扫描信号线驱动电路，其特征在于，
上述输出节点放电部还具有第3输出节点放电部，上述第3输出节点放电部包含第10开关元件，用于把上述状态信号所表示的状态基于上述第2节点的充电电压置于上述第2状态，上述第10开关元件的栅极电极与上述第2节点连接，上述第10开关元件的源极电极与上述输出节点连接，上述第10开关元件的漏极电极被赋予规定的低电位。
9.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
各双稳定电路还具有一端与上述第1节点连接、另一端与上述输出节点连接的电容器。
10.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
上述第3时钟信号的相位比上述第1时钟信号的相位超前90度。
11.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
包括把上述状态信号从上述多个扫描信号线的一端侧向另一端侧赋予的第1扫描信号线驱动电路和把上述状态信号从上述多个扫描信号线的另一端侧向一端侧赋予的第2扫描信号线驱动电路。
12.根据权利要求11所述的扫描信号线驱动电路，其特征在于，
上述第1扫描信号线驱动电路向上述多个扫描信号线中的第奇数行或第偶数行中的一方扫描信号线赋予上述状态信号，上述第2扫描信号线驱动电路向上述多个扫描信号线中的第奇数行或第偶数行中的另一方扫描信号线赋予上述状态信号。
13.根据权利要求11所述的扫描信号线驱动电路，其特征在于，
各扫描信号线从上述第1扫描信号线驱动电路和上述第2扫描信号线驱动电路两者被赋予上述状态信号。
14.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
各双稳定电路所包含的开关元件是包含微晶硅的薄膜晶体管。
15.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
各双稳定电路所包含的开关元件是包含非晶硅的薄膜晶体管。
16.根据权利要求1所述的扫描信号线驱动电路，其特征在于，
源极电极与上述第1节点连接的开关元件中的至少1个是具有多沟道结构的薄膜晶体管。
17.一种显示装置，其特征在于，具备显示部和驱动配设于上述显示部的多个扫描信号线的扫描信号线驱动电路，上述扫描信号线驱动电路
具备移位寄存器，上述移位寄存器包含具有第1状态和第2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，各双稳定电路具有：
输出节点充电部，其包含第1开关元件，上述第1开关元件的源极电极被赋予上述第
1时钟信号，上述第1开关元件的漏极电极与输出节点连接，上述输出节点用于输出要表示上述第1状态和上述第2状态中的任意一个状态的状态信号，与上述扫描信号线连接，上述输出节点充电部用于把上述状态信号所表示的状态置于上述第1状态；
输出节点放电部，其用于把上述状态信号所表示的状态置于上述第2状态；
第1节点充电部，其用于使与上述第1开关元件的栅极电极连接的第1节点基于规定的置位信号进行充电；
第1个第1节点放电部，其包含第2开关元件，用于使上述第1节点放电，上述第2开关元件的源极电极与上述第1节点连接，上述第2开关元件的漏极电极被赋予规定的低电位；
第2节点充电部，其用于使与上述第2开关元件的栅极电极连接的第2节点基于上述第3时钟信号进行充电；以及第1个第2节点放电部，其用于基于上述第4时钟信号使上述第2节点放电，上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开
180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
18.根据权利要求17所述的显示装置，其特征在于，
上述显示装置是上述显示部和上述扫描信号线驱动电路形成于同一基板上的驱动器单片型。
19.一种移位寄存器，其特征在于，包含具有第1状态和第2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，用于驱动在显示装置的显示部中配设的多个扫描信号线，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，各双稳定电路具有：
输出节点充电部，其包含第1开关元件，上述第1开关元件的源极电极被赋予上述第
1时钟信号，上述第1开关元件的漏极电极与输出节点连接，上述输出节点用于输出要表示上述第1状态和上述第2状态中的任意一个状态的状态信号，与上述扫描信号线连接，上述输出节点充电部用于把上述状态信号所表示的状态置于上述第1状态；
输出节点放电部，其用于把上述状态信号所表示的状态置于上述第2状态；
第1节点充电部，其用于使与上述第1开关元件的栅极电极连接的第1节点基于规定的置位信号进行充电；
第1个第1节点放电部，其包含第2开关元件，用于使上述第1节点放电，上述第2开关元件的源极电极与上述第1节点连接，上述第2开关元件的漏极电极被赋予规定的低电位；
第2节点充电部，其用于使与上述第2开关元件的栅极电极连接的第2节点基于上述第3时钟信号进行充电；以及第1个第2节点放电部，其用于基于上述第4时钟信号使上述第2节点放电，上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开
180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
20.一种移位寄存器的驱动方法，其特征在于，上述移位寄存器包含具有第1状态和第
2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，用于驱动在显示装置的显示部中配设的多个扫描信号线，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，上述驱动方法包含：第1驱动步骤，使各双稳定电路从上述第2状态变为上述第1状态，将上述第1状态维持规定期间之后，变为上述第2状态；以及第2驱动步骤，使各双稳定电路维持上述第2状态，
输出节点，其用于输出要表示上述第1状态和上述第2状态中的任意一个状态的状态信号，与上述扫描信号线连接；
第1开关元件，其源极电极被赋予上述第1时钟信号，漏极电极与上述输出节点连接；
第2开关元件，其源极电极与上述第1节点连接，漏极电极被赋予规定的低电位；以及第2节点，其与上述第2开关元件的栅极电极连接，上述第1驱动步骤包含：
第1节点充电步骤，向各双稳定电路赋予规定的置位信号，从而使上述第1节点充电；
输出节点充电步骤，使上述第1时钟信号的电位从低电平变为高电平，从而使上述状态信号所表示的状态从上述第2状态变为上述第1状态；以及第1输出节点放电步骤，向各双稳定电路赋予规定的复位信号，从而使上述状态信号所表示的状态从上述第1状态变为上述第2状态，上述第2驱动步骤包含：
第2节点充电步骤，使上述第3时钟信号的电位从低电平变为高电平，从而使上述第2节点充电；以及第1个第2节点放电步骤，使上述第4时钟信号的电位从低电平变为高电平，从而使上述第2节点放电，上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开
180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
21.根据权利要求20所述的驱动方法，其特征在于，
第3开关元件，其栅极电极和源极电极被赋予上述第3时钟信号，漏极电极与上述第2节点连接；
第4开关元件，其栅极电极被赋予上述第4时钟信号，源极电极与上述第2节点连接，漏极电极被赋予规定的低电位；以及第5开关元件，其栅极电极和漏极电极被赋予上述置位信号，源极电极与上述第1节点连接，在上述第2节点充电步骤中，基于上述第3时钟信号把上述第3开关元件置于导通状态，从而使上述第2节点充电，在上述第1个第2节点放电步骤中，基于上述第4时钟信号把上述第4开关元件置于导通状态，从而使上述第2节点放电，在上述第1节点充电步骤中，基于上述置位信号把上述第5开关元件置于导通状态，从而使上述第1节点充电。
22.根据权利要求20所述的驱动方法，其特征在于，
第2个第2节点放电步骤，基于上述第1节点的充电电压使上述第2节点放电；以及第2个第1节点放电步骤，基于上述复位信号使上述第1节点放电，各双稳定电路还具有：
第6开关元件，其栅极电极与上述第1节点连接，源极电极与上述第2节点连接，漏极电极被赋予规定的低电位；以及第7开关元件，其栅极电极被赋予上述复位信号，源极电极与上述第1节点连接，漏极电极被赋予规定的低电位，在上述第2个第2节点放电步骤中，基于上述第1节点的充电电压把上述第6开关元件置于导通状态，从而使上述第2节点放电，在上述第2个第1节点放电步骤中，基于上述复位信号把上述第7开关元件置于导通状态，从而使上述第1节点放电。
23.根据权利要求20所述的驱动方法，其特征在于，
上述4相时钟信号包括第1时钟信号群和第2时钟信号群，上述第1时钟信号群包括向各双稳定电路作为上述第1时钟信号和第2时钟信号赋予的2相时钟信号，上述第2时钟信号群包括向各双稳定电路作为上述第3时钟信号和第4时钟信号赋予的2相时钟信号，把彼此相邻的2个双稳定电路设为第1双稳定电路和第2双稳定电路时，向上述第1双稳定电路，赋予上述第1时钟信号群所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1时钟信号群所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为上述复位信号，向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。
24.根据权利要求20所述的驱动方法，其特征在于，
上述4相时钟信号包括把相位互相错开180度的2相时钟信号设为相同的组的第1组时钟信号和第2组时钟信号，把上述多个双稳定电路中的某双稳定电路的前级的双稳定电路设为第1双稳定电路，把该某双稳定电路的下级的双稳定电路设为第2双稳定电路时，向上述第1双稳定电路，赋予上述第1组时钟信号所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1组时钟信号所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为上述复位信号，向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。
25.根据权利要求20所述的驱动方法，其特征在于，
上述第3时钟信号的相位比上述第1时钟信号的相位超前90度。
26.根据权利要求20所述的驱动方法，其特征在于，
第8开关元件，其栅极电极被赋予上述复位信号，源极电极与上述输出节点连接，漏极电极被赋予规定的低电位；以及第9开关元件，其栅极电极被赋予上述第2时钟信号，源极电极与上述输出节点连接，漏极电极被赋予规定的低电位，上述第1驱动步骤和上述第2驱动步骤还包含向上述第9开关元件赋予上述第2时钟信号从而把上述状态信号所表示的状态维持在上述第2状态的第2输出节点放电步骤，在上述第1输出节点放电步骤中，基于上述复位信号把上述第8开关元件置于导通状态，从而使上述状态信号所表示的状态从上述第1状态变为上述第2状态，在上述第2输出节点放电步骤中，基于上述第2时钟信号把上述第9开关元件置于导通状态，从而把上述状态信号所表示的状态维持在上述第2状态。
27.根据权利要求26所述的驱动方法，其特征在于，
各双稳定电路还具有第10开关元件，上述第10开关元件的栅极电极与上述第2节点连接，上述第10开关元件的源极电极与上述输出节点连接，上述第10开关元件的漏极电极被赋予规定的低电位，上述第1驱动步骤和上述第2驱动步骤还包含基于上述第2节点的充电电压把上述状态信号所表示的状态维持在上述第2状态的第3输出节点放电步骤，在上述第3输出节点充电步骤中，基于上述第2节点的充电电压把上述第10开关元件置于导通状态，从而把上述状态信号所表示的状态维持在上述第2状态。
扫描信号线驱动电路、移位寄存器和移位寄存器的驱动方
法
技术领域
[0001] 本发明涉及有源矩阵型显示装置的驱动电路和驱动方法，具体涉及对有源矩阵型显示装置的显示部中配设的扫描信号线进行驱动的扫描信号线驱动电路内的移位寄存器及其驱动方法。
背景技术
[0002] 以前已知把采用非晶硅(a-Si)的薄膜晶体管(以下称为“a-SiTFT”)作为驱动元件来使用的液晶显示装置，近几年，正在推进把采用微晶硅(μc-Si)的薄膜晶体管(以下称为“μc-SiTFT”)作为驱动元件来使用的液晶显示装置的开发。微晶硅的迁移率比非晶硅的迁移率大，并且μc-SiTFT以与a-SiTFT同样的工序形成。因此，采用μc-SiTFT作为驱动元件，有望实现边框面积的缩小、驱动器IC的芯片数量的削减等所导致的成本下降、安装成品率的提高、显示装置的大型化等。另外，μc-SiTFT还具有对栅极电极长时间加电压时的阈值漂移(阈值电压变动)比a-SiTFT小的特征。即，与a-SiTFT比较，μc-SiTFT难以劣化，在这方面可靠性高。
[0003] 在此，在有源矩阵型的液晶显示装置的显示部中包含多条源极总线(视频信号线)、多条栅极总线(扫描信号线)、与该多条源极总线和多条栅极总线的交叉点分别对应而设置的多个像素形成部。这些像素形成部按矩阵状配置而构成像素阵列。各像素形成部包含栅极端子与通过对应的交叉点的栅极总线连接并且源极端子与通过该交叉点的源极总线连接的作为开关元件的薄膜晶体管、用于保持像素值的像素电容等。在有源矩阵型的液晶显示装置中还设有驱动上述多条源极总线的源极驱动器(视频信号线驱动电路)和驱动上述多条栅极总线的栅极驱动器(扫描信号线驱动电路)。
[0004] 表示像素值的视频信号由源极总线传送，不过，各源极总线不能在同一时间(同时)时传送多行的表示像素值的视频信号。因此，向上述按矩阵状配置的像素形成部内的像素电容写入视频信号是1 行1行依次进行的。因此，由包含多级的移位寄存器构成栅极驱动器，在各规定期间依次选择多条栅极总线。
[0005] 各栅极总线在1帧期间中只有一次(1个水平扫描期间)成为选择状态即可，因而优选施加于各栅极总线的扫描信号只在该各栅极总线应该成为选择状态的期间(以下称为“选择期间”。)成为高电平的电位，在此外的期间(以下称为“非选择期间”。)固定于低电平的电位。然而，受到在构成移位寄存器的电路中形成的寄生电容的影响，在非选择期间扫描信号的电位有可能从低电平的电位向正方向变动。对此，日本的特开2006-351171号公报中披露了与现有的相比能降低寄生电容所造成的影响的移位寄存器的发明。图15是表示日本的特开2006-351171号公报中披露的移位寄存器的1级的结构的电路图。根据该电路，在非选择期间中，栅极总线不会成为漂浮(floating)状态，栅极总线常被赋予栅极截止电压。由此，能减小寄生电容所造成的影响。
[0006] 现有技术文献
[0007] 专利文献
[0008] 专利文献1：日本的特开2006-351171号公报
发明内容
[0009] 发明要解决的问题
[0010] 在此，也根据上述结构，如图16(日本的特开2006-351171号公报的图9)中附图标记c所示，在非选择期间，扫描信号的电位受到寄生电容的影响而从低电平的电位向正方向变动。可以认为其原因如下。在上述日本的特开2006-351171号公报中着眼于栅极总线和共用电极之间的寄生电容，不过，在构成移位寄存器的电路内的薄膜晶体管的各电极间也会形成寄生电容。例如，在图15中以附图标记T1表示的薄膜晶体管的栅极-源极间也会形成寄生电容。因此，时钟LCLK1的电位从低电平变为高电平时，通过该寄生电容，薄膜晶体管T1的栅极端子的电位会上升。由此，漏电流就会在薄膜晶体管T1中流动，扫描信号的电位就会产生变动。在这里，上述时钟 LCLK1在非选择期间也是按规定的周期成为高电平的状态，因而扫描信号的电位会按规定的周期产生变动。
[0011] 如上所述，非选择期间的扫描信号的电位产生变动时，不必要的电流就会在传送该扫描信号的栅极总线中流动。例如，如果是使用WXGA面板的显示装置，在各时刻，一定只有768条栅极总线中的1条成为选择状态，剩余的767条栅极总线成为非选择状态。即，应该施加于该767条栅极总线的扫描信号必须固定于低电平。然而，在移位寄存器的各级中产生上述那样的漏电流时，在显示装置整体中就会有栅极总线767条的不必要的电流流动。结果就会不必要地消耗电力。
[0012] 另外，上述μc-SiTFT与a-SiTFT相比截止漏电(在截止状态产生的漏电流)大。因此，在构成移位寄存器的电路中使用μc-SiTFT的情况下，与使用a-SiTFT时相比，会使得漏电流所造成的不必要的功耗变大。
[0013] 因此，本发明的目的在于实现在使用截止漏电比较大的薄膜晶体管来构成移位寄存器内的电路的情况下也能抑制该薄膜晶体管的漏电流所造成的不必要的功耗的(显示装置的)扫描信号线驱动电路。
[0014] 用于解决问题的方案
[0015] 本发明的第1方面是驱动配设于显示部的多个扫描信号线的、显示装置的扫描信号线驱动电路，其特征在于，
[0016] 具备移位寄存器，上述移位寄存器包含具有第1状态和第2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，
[0017] 各双稳定电路具有：
[0018] 输出节点充电部，其包含第1开关元件，上述第1开关元件的源极电极被赋予上述第1时钟信号，上述第1开关元件的漏极电极与输出节点连接，上述输出节点用于输出要表示上述第1状态和上述第2状态中 的任意一个状态的状态信号，与上述扫描信号线连接，上述输出节点充电部用于把上述状态信号所表示的状态置于上述第1状态； [0019] 输出节点放电部，其用于把上述状态信号所表示的状态置于上述第2状态； [0020] 第1节点充电部，其用于使与上述第1开关元件的栅极电极连接的第1节点基于规定的置位信号进行充电；
[0021] 第1个第1节点放电部，其包含第2开关元件，用于使上述第1节点放电，上述第2开关元件的源极电极与上述第1节点连接，上述第2开关元件的漏极电极被赋予规定的低电位；
[0022] 第2节点充电部，其用于使与上述第2开关元件的栅极电极连接的第2节点基于上述第3时钟信号进行充电；以及
[0023] 第1个第2节点放电部，其用于基于上述第4时钟信号使上述第2节点放电， [0024] 上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
[0025] 本发明的第2方面的特征在于，在本发明的第1方面中，
[0026] 在各双稳定电路中，
[0027] 上述第2节点充电部包含第3开关元件，上述第3开关元件的栅极电极和源极电极被赋予上述第3时钟信号，上述第3开关元件的漏极电极与上述第2节点连接， [0028] 上述第1个第2节点放电部包含第4开关元件，上述第4开关元件的栅极电极被赋予上述第4时钟信号，上述第4开关元件的源极电极与上述第2节点连接，上述第4开关元件的漏极电极被赋予规定的低电位，
[0029] 上述第1节点充电部包含第5开关元件，上述第5开关元件的栅极电极和漏极电极被赋予上述置位信号，上述第5开关元件的源极电极与上述第1节点连接。 [0030] 本发明的第3方面的特征在于，在本发明的第1方面中，
[0031] 各双稳定电路还具有：
[0032] 第2个第2节点放电部，其包含第6开关元件，用于基于上述第1节点的充电电压使上述第2节点放电，上述第6开关元件的栅极电极与上述第1节点连接，上述第6开关元件的源极电极与上述第2节点连接，上述第6开关元件的漏极电极被赋予规定的低电位；以及
[0033] 第2个第1节点放电部，其包含第7开关元件，上述第7开关元件的栅极电极被赋予规定的复位信号，上述第7开关元件的源极电极与上述第1节点连接，上述第7开关元件的漏极电极被赋予规定的低电位，上述第2个第1节点放电部用于基于上述复位信号使上述第1节点放电。
[0034] 本发明的第4方面的特征在于，在本发明的第3方面中，
[0035] 上述4相时钟信号包括第1时钟信号群和第2时钟信号群，上述第1时钟信号群包括向各双稳定电路作为上述第1时钟信号和第2时钟信号赋予的2相时钟信号，上述第2时钟信号群包括向各双稳定电路作为上述第3时钟信号和第4时钟信号赋予的2相时钟信号，
[0036] 把彼此相邻的2个双稳定电路设为第1双稳定电路和第2双稳定电路时， [0037] 向上述第1双稳定电路，赋予上述第1时钟信号群所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1时钟信号群所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为上述复位信号， [0038] 向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定 电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。 [0039] 本发明的第5方面的特征在于，在本发明的第4方面中，
[0040] 传送上述第1时钟信号群的信号线的宽度比传送上述第2时钟信号群的信号线的宽度大。
[0041] 本发明的第6方面的特征在于，在本发明的第3方面中，
[0042] 上述4相时钟信号包括把相位互相错开180度的2相时钟信号设为相同的组的第1组时钟信号和第2组时钟信号，
[0043] 把上述多个双稳定电路中的某双稳定电路的前级的双稳定电路设为第1双稳定电路，把该某双稳定电路的下级的双稳定电路设为第2双稳定电路时，
[0044] 向上述第1双稳定电路，赋予上述第1组时钟信号所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1组时钟信号所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为上述复位信号， [0045] 向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。 [0046] 本发明的第7方面的特征在于，在本发明的第1方面中，
[0047] 上述输出节点放电部具有：
[0048] 第1输出节点放电部，其包含第8开关元件，用于把上述状态信号所表示的状态基于复位信号置于上述第2状态，上述第8开关元件的栅极电极被赋予上述复位信号，上述第8开关元件的源极电 极与上述输出节点连接，上述第8开关元件的漏极电极被赋予规定的低电位；以及
[0049] 第2输出节点放电部，其包含第9开关元件，用于把上述状态信号所表示的状态基于上述第2时钟信号置于上述第2状态，上述第9开关元件的栅极电极被赋予上述第2时钟信号，上述第9开关元件的源极电极与上述输出节点连接，上述第9开关元件的漏极电极被赋予规定的低电位。
[0050] 本发明的第8方面的特征在于，在本发明的第7方面中，
[0051] 上述输出节点放电部还具有第3输出节点放电部，上述第3输出节点放电部包含第10开关元件，用于把上述状态信号所表示的状态基于上述第2节点的充电电压置于上述第2状态，上述第10开关元件的栅极电极与上述第2节点连接，上述第10开关元件的源极电极与上述输出节点连接，上述第10开关元件的漏极电极被赋予规定的低电位。 [0052] 本发明的第9方面的特征在于，在本发明的第1方面中，
[0053] 各双稳定电路还具有一端与上述第1节点连接、另一端与上述输出节点连接的电容器。
[0054] 本发明的第10方面的特征在于，在本发明的第1方面中，
[0055] 上述第3时钟信号的相位比上述第1时钟信号的相位超前90度。 [0056] 本发明的第11方面的特征在于，在本发明的第1方面中，
[0057] 包括把上述状态信号从上述多个扫描信号线的一端侧向另一端侧赋予的第1扫描信号线驱动电路和把上述状态信号从上述多个扫描信号线的另一端侧向一端侧赋予的第2扫描信号线驱动电路。
[0058] 本发明的第12方面的特征在于，在本发明的第11方面中，
[0059] 上述第1扫描信号线驱动电路向上述多个扫描信号线中的第奇数行或第偶数行中的一方扫描信号线赋予上述状态信号，
[0060] 上述第2扫描信号线驱动电路向上述多个扫描信号线中的第奇数行或第偶数行中的另一方扫描信号线赋予上述状态信号。
[0061] 本发明的第13方面的特征在于，在本发明的第11方面中，
[0062] 各扫描信号线从上述第1扫描信号线驱动电路和上述第2扫描 信号线驱动电路两者被赋予上述状态信号。
[0063] 本发明的第14方面的特征在于，在本发明的第1方面中，
[0064] 各双稳定电路所包含的开关元件是包含微晶硅的薄膜晶体管。 [0065] 本发明的第15方面的特征在于，在本发明的第1方面中，
[0066] 各双稳定电路所包含的开关元件是包含非晶硅的薄膜晶体管。 [0067] 本发明的第16方面的特征在于，在本发明的第1方面中，
[0068] 源极电极与上述第1节点连接的开关元件中的至少1个是具有多沟道结构的薄膜晶体管。
[0069] 本发明的第17方面是显示装置，其具备显示部和驱动配设于上述显示部的多个扫描信号线的扫描信号线驱动电路，其特征在于，
[0070] 上述扫描信号线驱动电路
[0071] 具备移位寄存器，上述移位寄存器包含具有第1状态和第2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，
[0072] 各双稳定电路具有：
[0073] 输出节点充电部，其包含第1开关元件，上述第1开关元件的源极电极被赋予上述第1时钟信号，上述第1开关元件的漏极电极与输出节点连接，上述输出节点用于输出要表示上述第1状态和上述第2状态中的任意一个状态的状态信号，与上述扫描信号线连接，上述输出节点充电部用于把上述状态信号所表示的状态置于上述第1状态； [0074] 输出节点放电部，其用于把上述状态信号所表示的状态置于上述第2状态； [0075] 第1节点充电部，其用于使与上述第1开关元件的栅极电极连接的第1节点基于规定的置位信号进行充电；
[0076] 第1个第1节点放电部，其包含第2开关元件，用于使上述第1节点放电，上述第2开关元件的源极电极与上述第1节点连接，上述第2开关元件的漏极电极被赋予规定的低电位；
[0077] 第2节点充电部，其用于使与上述第2开关元件的栅极电极连接 的第2节点基于上述第3时钟信号进行充电；以及
[0078] 第1个第2节点放电部，其用于基于上述第4时钟信号使上述第2节点放电， [0079] 上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
[0080] 本发明的第18方面的特征在于，在本发明的第17方面中，
[0081] 是上述显示部和上述扫描信号线驱动电路形成于同一基板上的驱动器单片型。 [0082] 本发明的第19方面是移位寄存器，上述移位寄存器包含具有第1状态和第2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，用于驱动在显示装置的显示部中配设的多个扫描信号线，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，上述移位寄存器的特征在于， [0083] 各双稳定电路具有：
[0084] 输出节点充电部，其包含第1开关元件，上述第1开关元件的源极电极被赋予上述第1时钟信号，上述第1开关元件的漏极电极与输出节点连接，上述输出节点用于输出要表示上述第1状态和上述第2状态中的任意一个状态的状态信号，与上述扫描信号线连接，上述输出节点充电部用于把上述状态信号所表示的状态置于上述第1状态； [0085] 输出节点放电部，其用于把上述状态信号所表示的状态置于上述第2状态； [0086] 第1节点充电部，其用于使与上述第1开关元件的栅极电极连接的第1节点基于规定的置位信号进行充电；
[0087] 第1个第1节点放电部，其包含第2开关元件，用于使上述第1节点放电，上述第2开关元件的源极电极与上述第1节点连接，上述 第2开关元件的漏极电极被赋予规定的低电位；
[0088] 第2节点充电部，其用于使与上述第2开关元件的栅极电极连接的第2节点基于上述第3时钟信号进行充电；以及
[0089] 第1个第2节点放电部，其用于基于上述第4时钟信号使上述第2节点放电， [0090] 上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
[0091] 本发明的第20方面是移位寄存器的驱动方法，上述移位寄存器包含具有第1状态和第2状态而互相串联连接的多个双稳定电路，基于周期性地重复高电平的电位和低电平的电位的4相时钟信号把上述多个双稳定电路依次置于第1状态，用于驱动在显示装置的显示部中配设的多个扫描信号线，上述4相时钟信号是从外部输入的，作为第1时钟信号、第2时钟信号、第3时钟信号和第4时钟信号赋予到各双稳定电路，上述移位寄存器的驱动方法的特征在于，包含：
[0092] 第1驱动步骤，使各双稳定电路从上述第2状态变为上述第1状态，将上述第1状态维持规定期间之后，变为上述第2状态；以及
[0093] 第2驱动步骤，使各双稳定电路维持上述第2状态，
[0094] 各双稳定电路具有：
[0095] 输出节点，其用于输出要表示上述第1状态和上述第2状态中的任意一个状态的状态信号，与上述扫描信号线连接；
[0096] 第1开关元件，其源极电极被赋予上述第1时钟信号，漏极电极与上述输出节点连接；
[0097] 第1节点，其与上述第1开关元件的栅极电极连接；
[0098] 第2开关元件，其源极电极与上述第1节点连接，漏极电极被赋予规定的低电位；以及
[0099] 第2节点，其与上述第2开关元件的栅极电极连接，
[0100] 上述第1驱动步骤包含：
[0101] 第1节点充电步骤，向各双稳定电路赋予规定的置位信号，从而使上述第1节点充电；
[0102] 输出节点充电步骤，使上述第1时钟信号的电位从低电平变为高电平，从而使上述状态信号所表示的状态从上述第2状态变为上述第1状态；以及
[0103] 第1输出节点放电步骤，向各双稳定电路赋予规定的复位信号，从而使上述状态信号所表示的状态从上述第1状态变为上述第2状态，
[0104] 上述第2驱动步骤包含：
[0105] 第2节点充电步骤，使上述第3时钟信号的电位从低电平变为高电平，从而使上述第2节点充电；以及
[0106] 第1个第2节点放电步骤，使上述第4时钟信号的电位从低电平变为高电平，从而使上述第2节点放电，
[0107] 上述4相时钟信号的维持高电平的电位的期间相对于重复高电平的电位和低电平的电位的周期的比例即占空比为2分之1，上述第1时钟信号和上述第2时钟信号的相位错开180度，上述第3时钟信号和上述第4时钟信号的相位错开180度，上述第3时钟信号的相位比上述第1时钟信号的相位超前。
[0108] 本发明的第21方面的特征在于，在本发明的第20方面中，
[0109] 各双稳定电路还具有：
[0110] 第3开关元件，其栅极电极和源极电极被赋予上述第3时钟信号，漏极电极与上述第2节点连接；
[0111] 第4开关元件，其栅极电极被赋予上述第4时钟信号，源极电极与上述第2节点连接，漏极电极被赋予规定的低电位；以及
[0112] 第5开关元件，其栅极电极和漏极电极被赋予上述置位信号，源极电极与上述第1节点连接，
[0113] 在上述第2节点充电步骤中，基于上述第3时钟信号把上述第3开关元件置于导通状态，从而使上述第2节点充电，
[0114] 在上述第1个第2节点放电步骤中，基于上述第4时钟信号把上述第4开关元件置于导通状态，从而使上述第2节点放电，
[0115] 在上述第1节点充电步骤中，基于上述置位信号把上述第5开关元件置于导通状态，从而使上述第1节点充电。
[0116] 本发明的第22方面的特征在于，在本发明的第20方面中，
[0117] 上述第1驱动步骤还包含：
[0118] 第2个第2节点放电步骤，基于上述第1节点的充电电压使上述第2节点放电；以及
[0119] 第2个第1节点放电步骤，基于上述复位信号使上述第1节点放电， [0120] 各双稳定电路还具有：
[0121] 第6开关元件，其栅极电极与上述第1节点连接，源极电极与上述第2节点连接，漏极电极被赋予规定的低电位；以及
[0122] 第7开关元件，其栅极电极被赋予上述复位信号，源极电极与上述第1节点连接，漏极电极被赋予规定的低电位，
[0123] 在上述第2个第2节点放电步骤中，基于上述第1节点的充电电压把上述第6开关元件置于导通状态，从而使上述第2节点放电，
[0124] 在上述第2个第1节点放电步骤中，基于上述复位信号把上述第7开关元件置于导通状态，从而使上述第1节点放电。
[0125] 本发明的第23方面的特征在于，在本发明的第20方面中，
[0126] 上述4相时钟信号包括第1时钟信号群和第2时钟信号群，上述第1时钟信号群包括向各双稳定电路作为上述第1时钟信号和第2时钟信号赋予的2相时钟信号，上述第2时钟信号群包括向各双稳定电路作为上述第3时钟信号和第4时钟信号赋予的2相时钟信号，
[0127] 把彼此相邻的2个双稳定电路设为第1双稳定电路和第2双稳定电路时， [0128] 向上述第1双稳定电路，赋予上述第1时钟信号群所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1时钟信号群所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2时钟信号群所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为 上述复位信号， [0129] 向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。 [0130] 本发明的第24方面的特征在于，在本发明的第20方面中，
[0131] 上述4相时钟信号包括把相位互相错开180度的2相时钟信号设为相同的组的第1组时钟信号和第2组时钟信号，
[0132] 把上述多个双稳定电路中的某双稳定电路的前级的双稳定电路设为第1双稳定电路，把该某双稳定电路的下级的双稳定电路设为第2双稳定电路时，
[0133] 向上述第1双稳定电路，赋予上述第1组时钟信号所包含的2相时钟信号中的一方作为上述第1时钟信号，赋予上述第1组时钟信号所包含的2相时钟信号中的另一方作为上述第2时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的一方作为上述第3时钟信号，赋予上述第2组时钟信号所包含的2相时钟信号中的另一方作为上述第4时钟信号，赋予从上述第2双稳定电路输出的状态信号作为上述复位信号， [0134] 向上述第2双稳定电路，赋予作为上述第2时钟信号赋予到上述第1双稳定电路的信号作为上述第1时钟信号，赋予作为上述第1时钟信号赋予到上述第1双稳定电路的信号作为上述第2时钟信号，赋予作为上述第4时钟信号赋予到上述第1双稳定电路的信号作为上述第3时钟信号，赋予作为上述第3时钟信号赋予到上述第1双稳定电路的信号作为上述第4时钟信号，赋予从上述第1双稳定电路输出的状态信号作为上述置位信号。 [0135] 本发明的第25方面的特征在于，在本发明的第20方面中，
[0136] 上述第3时钟信号的相位比上述第1时钟信号的相位超前90度。 [0137] 本发明的第26方面的特征在于，在本发明的第20方面中，
[0138] 各双稳定电路还具有：
[0139] 第8开关元件，其栅极电极被赋予上述复位信号，源极电极与上述输出节点连接，漏极电极被赋予规定的低电位；以及
[0140] 第9开关元件，其栅极电极被赋予上述第2时钟信号，源极电极与上述输出节点连接，漏极电极被赋予规定的低电位，
[0141] 上述第1驱动步骤和上述第2驱动步骤还包含向上述第9开关元件赋予上述第2时钟信号，从而把上述状态信号所表示的状态维持在上述第2状态的第2输出节点放电步骤，
[0142] 在上述第1输出节点放电步骤中，基于上述复位信号把上述第8开关元件置于导通状态从而使上述状态信号所表示的状态从上述第1状态变为上述第2状态， [0143] 在上述第2输出节点放电步骤中，基于上述第2时钟信号把上述第9开关元件置于导通状态，从而把上述状态信号所表示的状态维持在上述第2状态。
[0144] 本发明的第27方面的特征在于，在本发明的第26方面中，
[0145] 各双稳定电路还具有第10开关元件，上述第10开关元件的栅极电极与上述第2节点连接，上述第10开关元件的源极电极与上述输出节点连接，上述第10开关元件的漏极电极被赋予规定的低电位，
[0146] 上述第1驱动步骤和上述第2驱动步骤还包含基于上述第2节点的充电电压把上述状态信号所表示的状态维持在上述第2状态的第3输出节点放电步骤， [0147] 在上述第3输出节点充电步骤中，基于上述第2节点的充电电压把上述第10开关元件置于导通状态，从而把上述状态信号所表示的状态维持在上述第2状态。 [0148] 发明效果
[0149] 根据本发明的第1方面，在显示装置的扫描信号线驱动电路内的构成移位寄存器的各双稳定电路中，第1开关元件是栅极电极与第1节点连接、源极电极被赋予第1时钟信号、漏极电极与输出节点连接的结构。因此，基于规定的置位信号，第1节点的电位上升之 后，第1时钟信号从低电平变为高电平时，第1开关元件的栅极电极和源极电极之间的寄生电容使得第1节点的电位进一步上升，第1开关元件成为导通状态。由此，输出节点的电位上升，从输出节点输出表示第1状态的状态信号。输出节点放电部把该状态信号所表示的状态置于第2状态。另一方面，第1节点未充电时第1时钟信号从低电平变为高电平时，第1开关元件的栅极电极和源极电极之间的寄生电容使得第1节点的电位稍微上升。各双稳定电路中设有用于使第1节点放电的第1个第1节点放电部。该第1个第1节点放电部所包含的第2开关元件的栅极电极所连接的第2节点基于第3时钟信号进行充电而基于第4时钟信号进行放电。在这里，第3时钟信号的相位比第1时钟信号的相位超前。因此，在非选择期间第1时钟信号从低电平变为高电平而第1节点的电位稍微上升时，第1个第1节点放电部所包含的第2开关元件已经成为导通状态。因此，在非选择期间，即使第1节点的电位上升，该电位也会很快地下降。结果，与输出节点连接的开关元件中的漏电流变得比现有的小，可抑制不必要的电流向扫描信号线流动，可降低功耗。
[0150] 另外，在非选择期间第1时钟信号从高电平变为低电平。第1节点的电位下降到比(负的)电源电压的电位低的电位。在这里，因为第4时钟信号从低电平变为高电平的定时比第1时钟信号从高电平变为低电平的定时早，所以在第1节点的电位下降到比电源电压的电位低的电位的时刻，第2节点成为放电的状态，第2开关元件成为截止状态。因此，第1节点的电位不会很快地上升到电源电压的电位，而是缓慢地上升到电源电压的电位。由此，在显示装置工作的期间，对第1开关元件的栅极电极不仅施加正的偏置电压而且充分地施加负的偏置电压。结果，第1开关元件的阈值漂移变得比现有的小。因此，能使第1开关元件的尺寸比现有的小，可实现显示装置的小型化。
[0151] 而且，因为第4时钟信号的相位比第1时钟信号的相位落后，所以在选择期间中第4时钟信号从低电平变为高电平而使第2节点放电。在这里，第2节点与第2开关元件的栅极电极连接，第2开关元件 的源极电极与第1节点连接。根据以上所述，在选择期间中第2开关元件成为截止状态的期间比现有的长，所以可抑制选择期间中的第1节点的电位的下降。在选择期间中第1节点的电位下降的话，从选择期间变为非选择期间时扫描信号的下降变慢，而根据本发明的第1方面，因为可抑制选择期间中的第1节点的电位的下降，所以从选择期间变为非选择期间时扫描信号很快地下降。因此，可抑制扫描信号的下降变慢所造成的显示不良的发生。
[0152] 根据本发明的第2方面，基于第2节点放电部、第1个第2节点放电部和第1节点充电部中包含开关元件的结构，能获得与本发明的第1方面同样的效果。 [0153] 根据本发明的第3方面，因为在选择期间中使第2节点放电，所以可防止选择期间中的第1节点的电位的下降。另外，在选择期间结束后使第1节点放电，从而可抑制选择期间结束后的第1开关元件中的漏电流的发生。
[0154] 根据本发明的第4方面，基于把从各双稳定电路输出的状态信号设为前级的复位信号和下级的置位信号的结构，可实现能获得与本发明的第3方面同样的效果的扫描信号线驱动电路。
[0155] 根据本发明的第5方面，传送对于把状态信号所表示的状态置于第1状态直接做贡献的时钟信号的信号线采用比较粗的信号线，传送用于控制第2节点的时钟信号的信号线采用比较细的信号线。因此，可正常地保持移位寄存器的动作，并且缩小电路面积。 [0156] 根据本发明的第6方面，基于把从各双稳定电路输出的状态信号设为前级的复位信号和下级的置位信号的结构，可实现能获得与本发明的第3方面同样的效果的扫描信号线驱动电路。
[0157] 根据本发明的第7方面，把状态信号所表示的状态基于复位信号和第2时钟信号置于第2状态。因此，能把状态信号所表示的状态随时置于第2状态。
[0158] 根据本发明的第8方面，把状态信号所表示的状态再基于第2节点的充电电压置于第2状态。因此，能把非选择期间的状态信号所表示的状态可靠地维持在第2状态。 [0159] 根据本发明的第9方面，在选择期间中第1节点的电位维持在高电平。因此，可抑制选择期间的扫描信号的电位的下降。
[0160] 根据本发明的第10方面，比较容易生成第1～第4时钟信号。
[0161] 根据本发明的第11方面，基于具备2个扫描信号线驱动电路的结构，可实现能获得与本发明的第1方面同样的效果的扫描信号线驱动电路。
[0162] 根据本发明的第12方面，基于由不同的扫描信号线驱动电路驱动第奇数行的扫描信号线和第偶数行的扫描信号线的结构，能获得与本发明的第11方面同样的效果。 [0163] 根据本发明的第13方面，基于由2个扫描信号线驱动电路驱动各扫描信号线的结构，能获得与本发明的第11方面同样的效果。
[0164] 根据本发明的第14方面，因为采用包含比较难劣化的微晶硅的薄膜晶体管作为开关元件，所以能提高移位寄存器的动作的可靠性。
[0165] 根据本发明的第15方面，基于采用包含非晶硅的薄膜晶体管作为开关元件的结构，第1开关元件中的漏电流变得更小，可抑制不必要的功耗。
[0166] 根据本发明的第16方面，因为用于使第1节点放电的开关元件(第2开关元件、第7开关元件)由多沟道结构的薄膜晶体管构成，所以可防止第1节点的电位上升了时该开关元件中产生漏电流所造成的第1节点的电位的下降。
[0167] 根据本发明的第17方面，可实现具备能获得与本发明的第1方面同样的效果的扫描信号线驱动电路的显示装置。
[0168] 根据本发明的第18方面，可实现装置尺寸的小型化，并且可实现能获得与本发明的第17方面同样的效果的显示装置。
[0169] 根据本发明的第19方面，可实现能获得与本发明的第1方面同样的效果的移位寄存器。
附图说明
[0170] 图1是表示本发明的一实施方式的液晶显示装置的栅极驱动器 内的移位寄存器所包含的双稳定电路的结构的电路图。
[0171] 图2是表示上述实施方式的液晶显示装置的整体结构的框图。
[0172] 图3是在上述实施方式中用于说明栅极驱动器的结构的框图。
[0173] 图4是在上述实施方式中用于表示栅极驱动器内的移位寄存器的结构的框图。 [0174] 图5是在上述实施方式中用于表示第1～第4栅极时钟信号的波形的信号波形图。
[0175] 图6是在上述实施方式中用于表示扫描信号的波形的信号波形图。 [0176] 图7是在上述实施方式中用于说明双稳定电路的动作的波形图。 [0177] 图8是在上述实施方式中考虑了薄膜晶体管T1的栅极-源极间的寄生电容的电路图。
[0178] 图9的A是表示上述实施方式的结构的模拟结果的波形图。B是表示现有例的结构的模拟结果的波形图。
[0179] 图10是上述模拟结果的局部放大图。
[0180] 图11是上述模拟结果的局部放大图。
[0181] 图12是表示上述实施方式的变形例的栅极驱动器内的移位寄存器的结构的框图。
[0182] 图13的A-C是用于说明多沟道TFT的图。
[0183] 图14是用多沟道TFT构成上述实施方式的双稳定电路的电路图。 [0184] 图15是表示现有栅极驱动器所包含的移位寄存器的1级的结构例的电路图。 [0185] 图16是表示现有例的动作的波形图。
具体实施方式
[0186] 以下，参照附图说明本发明的一实施方式。此外，在以下的说明中，薄膜晶体管的栅极端子(栅极电极)相当于第1电极，源极端子(源极电极)相当于第2电极，漏极端子(漏极电极)相当于 第3电极。
[0187] <1.整体结构和动作>
[0188] 图2是表示本发明的一实施方式的有源矩阵型的液晶显示装置的整体结构的框图。如图2所示，该液晶显示装置具备电源100、DC/DC转换器110、显示控制电路200、源极驱动器(视频信号线驱动电路)300、第1栅极驱动器(第1扫描信号线驱动电路)401、第2栅极驱动器(第2扫描信号线驱动电路)402、共用电极驱动电路500和显示部600。此外，典型的是在同一基板上即按单片形成显示部600和作为驱动电路的第1和第2栅极驱动器401、402。
[0189] 显示部600包含多条(j条)源极总线(视频信号线)SL1～SLj、多条(i条)栅极总线(扫描信号线)GL1～GLi和与该源极总线SL1～SLj和栅极总线GL1～GLi的交叉点分别对应设置的多个(i×j个)像素形成部。此外，i条栅极总线GL1～GLi中的第奇数行的栅极总线GL1、GL3、…、GLi-1从第1栅极驱动器401延伸配设，第偶数行的栅极总线GL2、GL4、…、GLi从第2栅极驱动器402延伸配设。
[0190] 上述多个像素形成部按矩阵状配置而构成像素阵列。各像素形成部包括：栅极端子连接于通过对应的交叉点的栅极总线并且源极端子连接于通过该交叉点的源极总线的作为开关元件的薄膜晶体管(TFT)60；与该薄膜晶体管60的漏极端子连接的像素电极；在上述多个像素形成部共用地设置的作为相对电极的共用电极Ec；以及在上述多个像素形成部共用地设置的在像素电极和共用电极Ec之间夹持的液晶层。并且，由像素电极和共用电极Ec所形成的液晶电容构成像素电容Cp。此外，通常为在像素电容Cp中可靠地保持电压，与液晶电容并列地设有辅助电容，不过，辅助电容与本发明没有直接关系，因而省略其说明和图示。
[0191] 电源100向DC/DC转换器110、显示控制电路200和共用电极驱动电路500供应规定的电源电压。DC/DC转换器110根据电源电压生成用于使源极驱动器300、第1栅极驱动器401和第2栅极驱动器402工作的规定的直流电压，向源极驱动器300、第1栅极驱动器401和第2栅极驱动器402供应该直流电压。共用电极驱动电路500向共用 电极Ec赋予规定的电位Vcom。
[0192] 显示控制电路200接收从外部送来的图像信号DAT和水平同步信号、垂直同步信号等定时信号群TG，输出数字视频信号DV和用于控制显示部600的图像显示的源极起始脉冲信号SSP、源极时钟信号SCK、锁存选通信号LS、第1栅极起始脉冲信号GSP1、第1栅极结束脉冲信号GEP1、第2栅极起始脉冲信号GSP2、第2栅极结束脉冲信号GEP2以及栅极时钟信号GCK。
[0193] 源极驱动器300接收从显示控制电路200输出的数字视频信号DV、源极起始脉冲信号SSP、源极时钟信号SCK以及锁存选通信号LS，向各源极总线SL1～SLj施加驱动用视频信号S(1)～S(j)。
[0194] 在本实施方式中，栅极驱动器分为驱动第奇数行的栅极总线GL1、GL3、…、GLi-1的第1栅极驱动器401和驱动第偶数行的栅极总线GL2、GL4、…、GLi的第2栅极驱动器402。第1栅极驱动器401根据从显示控制电路200输出的第1栅极起始脉冲信号GSP1、第1栅极结束脉冲信号GEP1和栅极时钟信号GCK，以1个垂直扫描期间为周期而重复向第奇数行的栅极总线GL1、GL3、…、GLi-1施加激活的扫描信号Gout(1)、Gout(3)、…、Gout(i-1)。
同样，第2栅极驱动器402根据从显示控制电路200输出的第2栅极起始脉冲信号GSP2、第
2栅极结束脉冲信号GEP2和栅极时钟信号GCK，以1个垂直扫描期间为周期而重复向第偶数行的栅极总线GL2、GL4、…、GLi施加激活的扫描信号Gout(2)、Gout(4)、…、Gout(i)。
此外，对于这些栅极驱动器的详细说明后述。
[0195] 如上所述，向各源极总线SL1～SLj施加驱动用视频信号S(1)～S(j)，向各栅极总线GL1～GLi施加扫描信号Gout(1)～Gout(i)，从而在显示部600显示基于从外部送来的图像信号DAT的图像。
[0196] <2.栅极驱动器的结构和动作>
[0197] 其次，参照图3～图6说明本实施方式的栅极驱动器的结构和动作的概要。如图3所示，第1栅极驱动器401包括多级移位寄存器410，第2栅极驱动器402包括多级移位寄存器420。i行×j列的像素矩阵形 成于显示部600。与像素矩阵的第奇数行的各行按1比1对应地设有移位寄存器410的各级，与像素矩阵的第偶数行的各行按1比1对应地设有移位寄存器420的各级。另外，移位寄存器410和420的各级是在各时刻成为2个状态(第1状态和第2状态)中的任一状态而输出表示该状态的信号(以下称为“状态信号”。)的双稳定电路。这样，移位寄存器410包括(i/2)个双稳定电路41(1)～41(i/2)，移位寄存器420包括(i/2)个双稳定电路42(1)～42(i/2)。此外，在本实施方式中，如果双稳定电路成为第1状态，就从该双稳定电路输出高电平(H电平)的状态信号，如果双稳定电路成为第2状态，就从该双稳定电路输出低电平(L电平)的状态信号。
[0198] 图4是表示栅极驱动器内的移位寄存器410和420的结构的框图。如上所述，移位寄存器410包括(i/2)个双稳定电路41(1)～41(i/2)，移位寄存器420包括(i/2)个双稳定电路42(1)～42(i/2)。各双稳定电路设有：用于接收4个时钟信号CKA(以下称为“第1时钟”。)、CKB(以下称为“第2时钟”。)、CKC(以下称为“第3时钟”。)和CKD(以下称为“第4时钟”。)的输入端子；用于接收置位信号S的输入端子；用于接收复位信号R的输入端子；以及用于输出状态信号Q的输出端子。
[0199] 从显示控制电路200把作为栅极时钟信号GCK的4个时钟信号GCK1(以下称为“第1栅极时钟信号”。)、GCK2(以下称为“第2栅极时钟信号”。)、GCK3(以下称为“第3栅极时钟信号”。)、GCK4(以下称为“第4栅极时钟信号”。)和第1栅极起始脉冲信号GSP1、第
1栅极结束脉冲信号GEP1赋予第1栅极驱动器401内的移位寄存器410。从显示控制电路
200把第1栅极时钟信号GCK1、第2栅极时钟信号GCK2、第3栅极时钟信号GCK3、第4栅极时钟信号GCK4和第2栅极起始脉冲信号GSP2、第2栅极结束脉冲信号GEP2从显示控制电路200赋予第2栅极驱动器402内的移位寄存器420。
[0200] 如图5所示，第1栅极时钟信号GCK1和第2栅极时钟信号GCK2错开180度(相当于1个水平扫描期间的期间)相位，第3栅极时钟信号GCK3和第4栅极时钟信号GCK4错开180度相位。第3栅极时钟 信号GCK3与第1栅极时钟信号GCK1相比相位超前90度。该第1～第4栅极时钟信号GCK1～4都是隔1个水平扫描期间成为高电平(H电平)的状态。
[0201] 在本实施方式中，向移位寄存器410的各级(各双稳定电路)的输入端子赋予的信号如下。对于第1级41(1)，赋予第1栅极时钟信号GCK1作为第1时钟CKA，赋予第2栅极时钟信号GCK2作为第2时钟CKB，赋予第3栅极时钟信号GCK3作为第3时钟CKC，赋予第4栅极时钟信号GCK4作为第4时钟CKD。对于第2级41(2)，赋予第2栅极时钟信号GCK2作为第1时钟CKA，赋予第1栅极时钟信号GCK1作为第2时钟CKB，赋予第4栅极时钟信号GCK4作为第3时钟CKC，赋予第3栅极时钟信号GCK3作为第4时钟CKD。对于第3级以后，按2级重复与第1级到第2级的结构同样的结构。另外，向第1级41(1)赋予第1栅极起始脉冲信号GSP1作为置位信号S。对于第2级41(2)以后，赋予前级的状态信号Q作为置位信号S。再有，对于第1～(i/2-1)级，赋予下级的状态信号Q作为复位信号R。对于第(i/2)级，赋予第1栅极结束脉冲信号GEP1作为复位信号R。
[0202] 向移位寄存器420的各级(各双稳定电路)的输入端子赋予的信号如下。对于第1级42(1)，赋予第4栅极时钟信号GCK4作为第1时钟CKA，赋予第3栅极时钟信号GCK3作为第2时钟CKB，赋予第1栅极时钟信号GCK1作为第3时钟CKC，赋予第2栅极时钟信号GCK2作为第4时钟CKD。对于第2级42(2)，赋予第3栅极时钟信号GCK3作为第1时钟CKA，赋予第4栅极时钟信号GCK4作为第2时钟CKB，赋予第2栅极时钟信号GCK2作为第3时钟CKC，赋予第1栅极时钟信号GCK1作为第4时钟CKD。对于第3级以后，按2级重复与第1级到第2级的结构同样的结构。另外，向第1级42(1)赋予第2栅极起始脉冲信号GSP2作为置位信号S。对于第2级42(2)以后，赋予前级的状态信号Q作为置位信号S。再有，对于第1～(i/2-1)级，赋予下级的状态信号Q作为复位信号R。对于第(i/2)级，赋予第2栅极结束脉冲信号GEP2作为复位信号R。
[0203] 向移位寄存器410的第1级41(1)赋予作为置位信号S的第1栅 极起始脉冲信号GSP1的话，根据第1～第4栅极时钟信号GCK1～4，第1栅极起始脉冲信号GSP1中包含的脉冲(从各级输出的状态信号Q中包含该脉冲)从第1级41(1)向第(i/2)级41(i/2)被依次传送。并且，按照该脉冲的传送，从各级41(1)～(i/2)输出的状态信号Q依次成为高电平。并且，向第奇数行的各栅极总线GL1、GL3、…、GLi-1赋予从该各级41(1)～(i/2)输出的状态信号Q作为扫描信号。
[0204] 向移位寄存器420的第1级42(1)赋予作为置位信号S的第2栅极起始脉冲信号GSP2的话，根据第1～第4栅极时钟信号GCK1～4，第2栅极起始脉冲信号GSP2中包含的脉冲从第1级42(1)向第(i/2)级42(i/2)被依次传送。并且，按照该脉冲的传送，从各级42(1)～(i/2)输出的状态信号Q依次成为高电平。并且，向第偶数行的各栅极总线GL2、GL4、…、GLi赋予从该各级42(1)～(i/2)输出的状态信号Q作为扫描信号。 [0205] 按以上所述，如图6所示，向显示部600内的栅极总线赋予在1个个水平扫描期间依次成为高电平的扫描信号。
[0206] 此外，在图4所示的移位寄存器410的结构中，传送第1栅极时钟信号GCK1的信号线和传送第2栅极时钟信号GCK2的信号线采用比较粗的信号线，传送第3栅极时钟信号GCK3的信号线和传送第4栅极时钟信号GCK4的信号线采用比较细的信号线。另外，在图4所示的移位寄存器420的结构中，传送第3栅极时钟信号GCK3的信号线和传送第4栅极时钟信号GCK4的信号线采用比较粗的信号线，传送第1栅极时钟信号GCK1的信号线和传送第2栅极时钟信号GCK2的信号线采用比较细的信号线。即，传送对扫描信号的电位的上升直接做贡献的时钟信号的信号线采用比较粗的信号线，传送用于控制各双稳定电路所包含的后述的薄膜晶体管的动作的时钟信号的信号线采用比较细的信号线。 [0207] <3.双稳定电路的结构>
[0208] 图1是表示上述移位寄存器410和420中包含的双稳定电路的结构(移位寄存器410和420的1级的结构)的电路图。如图1所示，该双 稳定电路具备10个薄膜晶体管T
1(第1开关元件)、T2(第2开关元件)、T3(第3开关元件)、T4(第4开关元件)、T5(第
5开关元件)、T6(第6开关元件)、T7(第7开关元件)、T8(第8开关元件)、T9(第9开关元件)、T10(第10开关元件)和电容器Cap。另外，该双稳定电路具有6个输入端子43～
48和1个输出端子(输出节点)49。此外，对接收置位信号S的输入端子附加附图标记43，对接收复位信号R的输入端子附加附图标记44，对接收第1时钟CKA的输入端子附加附图标记45，对接收第2时钟CKB的输入端子附加附图标记46，对接收第3时钟CKC的输入端子附加附图标记47，对接收第4时钟CKD的输入端子附加附图标记48，对输出状态信号Q的输出端子附加附图标记49。以下，对于该双稳定电路内的结构要素间的连接关系进行说明。
[0209] 薄膜晶体管T1的栅极端子、薄膜晶体管T2的源极端子、薄膜晶体管T5的源极端子、薄膜晶体管T6的栅极端子、薄膜晶体管T7的源极端子互相连接。此外，为了方便，把它们互相连接的区域(配线)称为“netA”(第1节点)。
[0210] 薄膜晶体管T2的栅极端子、薄膜晶体管T3的漏极端子、薄膜晶体管T4的源极端子、薄膜晶体管T6的源极端子、薄膜晶体管T10的栅极端子互相连接。此外，为了方便，把它们互相连接的区域(配线)称为“netB”(第2节点)。
[0211] 薄膜晶体管T1是栅极端子与netA连接，源极端子与输入端子45连接，漏极端子与输出端子49连接。薄膜晶体管T2是栅极端子与netB连接，源极端子与netA连接，漏极端子与电源电压Vss连接。薄膜晶体管T3是栅极端子和源极端子与输入端子47连接，漏极端子与netB连接。薄膜晶体管T4是栅极端子与输入端子48连接，源极端子与netB连接，漏极端子与电源电压Vss连接。薄膜晶体管T5是栅极端子和漏极端子与输入端子43连接(即，成为二极管连接)，源极端子与netA连接。
[0212] 薄膜晶体管T6是栅极端子与netA连接，源极端子与netB连接，漏极端子与电源电压Vss连接。薄膜晶体管T7是栅极端子与输入端 子44连接，源极端子与netA连接，漏极端子与电源电压Vss连接。薄膜晶体管T8是栅极端子与输入端子44连接，源极端子与输出端子49连接，漏极端子与电源电压Vss连接。薄膜晶体管T9是栅极端子与输入端子46连接，源极端子与输出端子49连接，漏极端子与电源电压Vss连接。薄膜晶体管T10是栅极端子与netB连接，源极端子与输出端子49连接，漏极端子与电源电压Vss连接。电容器Cap是一端与netA连接，另一端与输出端子49连接。
[0213] 其次，对于各结构要素在该双稳定电路中的功能进行说明。薄膜晶体管T1在netA的电位变为高电平时向输出端子49赋予第1时钟CKA的电位。薄膜晶体管T2在netB的电位变为高电平时把netA的电位置于低电平。薄膜晶体管T3在第3时钟CKC变为高电平时把netB的电位置于高电平。薄膜晶体管T4在第4时钟CKD变为高电平时把netB的电位置于低电平。此外，该薄膜晶体管T4把netB的电位置于低电平，从而防止对薄膜晶体管T2和T10长时间施加偏置电压。由此，防止薄膜晶体管T2和T10的阈值电压的上升导致该薄膜晶体管不再作为开关起作用。薄膜晶体管T5在输入了高电平的置位信号S时使netA的电位上升。
[0214] 薄膜晶体管T6在netA的电位变为高电平时把netB的电位置于低电平。薄膜晶体管T7在输入了高电平的复位信号R时把netA的电位置于低电平。薄膜晶体管T8在输入了高电平的复位信号R时把状态信号Q的电位置于低电平。薄膜晶体管T9在第2时钟CKB变为高电平时把状态信号Q的电位置于低电平。薄膜晶体管T10在netB的电位变为高电平时把状态信号Q的电位置于低电平。电容器Cap在选择期间中作为用于把netA的电位维持在高电平的补偿电容起作用。
[0215] 此外，在本实施方式中，由薄膜晶体管T1实现输出节点充电部，由薄膜晶体管T8实现第1输出节点放电部，由薄膜晶体管T9实现第2输出节点放电部，由薄膜晶体管T10实现第3输出节点放电部。另外，由薄膜晶体管T5实现第1节点充电部，由薄膜晶体管T2实现第1个第1节点放电部，由薄膜晶体管T7实现第2个第1节点放电部。另外，由薄膜晶体管T3实现第2节点充电部，由薄膜晶体管T4实现 第1个第2节点放电部，由薄膜晶体管T6实现第2个第2节点放电部。
[0216] <4.双稳定电路的动作>
[0217] <4.1动作的概要>
[0218] 参照图1和图7，对于本实施方式的双稳定电路的动作的概要进行说明。在这里对于动作的概要进行说明，忽略netA、netB和状态信号Q的电位的微小变动。此外，假定从图7的时刻t2到时刻t4的期间是与双稳定电路的输出端子49连接的栅极总线应该成为选择状态的期间(选择期间)。另外，从图7的时刻t0到时刻t6的期间进行第1驱动步骤的驱动，在此外的期间进行第2驱动步骤的驱动。
[0219] 在液晶显示装置的动作中，向双稳定电路的输入端子45～48分别赋予图7所示的波形的第1时钟CKA、第2时钟CKB、第3时钟CKC和第4时钟CKD。
[0220] 到时刻t0时，向输入端子43赋予置位信号S的脉冲。因为薄膜晶体管T5于该输入端子43成为二极管连接的结构，所以该置位信号S的脉冲使netA的电位上升。因为置位信号S在时刻t2以前维持在高电平的状态，所以在t0～t2的期间中netA被预充电。因为薄膜晶体管T6的栅极端子与netA连接，所以在该期间中，薄膜晶体管T6维持在导通状态。由此，在t0～t2的期间中，薄膜晶体管T2维持在截止状态。另外，在该期间中，因为复位信号R维持在低电平，所以薄膜晶体管T7维持在截止状态。因此，由于预充电而上升了的netA的电位在该期间中不会下降。
[0221] 到时刻t1时，第3时钟CKC从低电平变为高电平。在这里，因为薄膜晶体管T3于输入端子47成为二极管连接的结构，所以netB的电位欲上升。然而，如上所述，在时刻t0～t2的期间中，薄膜晶体管T6维持在导通状态。因此，时刻t1后netB的电位还维持在低电平。
[0222] 到时刻t2时，第1时钟CKA从低电平变为高电平。在这里，薄膜晶体管T1的源极端子与输入端子45连接，另外，在薄膜晶体管T1的栅极-源极间如图8所示形成了寄生电容Cgs。因此，随着薄膜晶体管T1的源极电位的上升，netA的电位也会上升(netA被引导)。结果，薄膜晶体管T1成为导通状态。因为第1时钟CKA为高电平的 状态维持到时刻t4，所以在t2～t4的期间中，状态信号Q成为高电平。由此，与输出该高电平的状态信号Q的双稳定电路连接的栅极总线成为选择状态，在与该栅极总线相对应的行的像素形成部进行向像素电容Cp的视频信号的写入。此外，在t2～t4的期间中，因为薄膜晶体管T6维持在导通状态，所以netB的电位维持在低电平，薄膜晶体管T2维持在截止状态。另外，在t2～t4的期间中，因为复位信号R维持在低电平，所以薄膜晶体管T7和T8维持在截止状态。因此，在该期间中netA的电位、状态信号Q(输出端子49)的电位也不会下降。 [0223] 到时刻t3时，第4时钟CKD从低电平变为高电平。该第4时钟CKD为高电平的状态维持到时刻t5。由此，在t3～t5的期间中，薄膜晶体管T4成为导通状态，netB的电位维持在低电平。
[0224] 到时刻t4时，第1时钟CKA从高电平变为低电平。另外，复位信号R从低电平变为高电平。由此，薄膜晶体管T7和T8成为导通状态。薄膜晶体管T7成为导通状态而使netA的电位下降，薄膜晶体管T8成为导通状态而使状态信号Q(输出端子49)的电位下降。此外，因为复位信号R为高电平的状态维持到时刻t6，所以到时刻t4而下降的netA和状态信号Q的电位在t4～t6的期间中维持在低电平。
[0225] 到时刻t5时，第3时钟CKC从低电平变为高电平。另外，第4时钟CKD从高电平变为低电平。因此，薄膜晶体管T4成为截止状态。另外，在时刻t5，因为netA的电位成为低电平而薄膜晶体管T6成为截止状态，所以第3时钟CKC变为高电平而使netB的电位上升。因为第3时钟CKC为高电平的状态维持到时刻t7，所以在t5～t7的期间中，薄膜晶体管T2和T10成为导通状态。因此，在该期间中，netA的电位和状态信号Q的电位维持在低电平。
[0226] 到时刻t6时，复位信号R从高电平变为低电平。另外，第1时钟CKA从低电平变为高电平。此时，上述寄生电容Cgs使得netA的电位欲上升，不过，如上所述，因为薄膜晶体管T2成为导通状态，所以netA的电位维持在低电平。
[0227] 到时刻t7时，第3时钟CKC从高电平变为低电平。另外，第4 时钟CKD从低电平变为高电平。由此，薄膜晶体管T3成为截止状态，薄膜晶体管T4成为导通状态，netB的电位下降。因为第4时钟CKD为高电平的状态维持到时刻t9，所以在t7～t9的期间中，netB的电位维持在低电平。
[0228] 在t8～t10的期间，因为第1时钟CKA和置位信号S维持在低电平，所以netA和状态信号Q的电位维持在低电平。此外，在时刻t9，第4时钟CKD从高电平变为低电平，第3时钟CKC从低电平变为高电平，使得netB的电位上升。由此，薄膜晶体管T2和T10成为导通状态。因此，在t9～t10的期间，netA和状态信号Q的电位可靠地维持在低电平。 [0229] 到时刻t10时，第1时钟CKA从低电平变为高电平。此时，上述寄生电容Cgs使得netA的电位欲上升，不过，如上所述，薄膜晶体管T2成为导通状态，使得netA的电位维持在低电平。
[0230] 到时刻t11时，第3时钟CKC从高电平变为低电平。另外，第4时钟CKD从低电平变为高电平。由此，薄膜晶体管T3成为截止状态，薄膜晶体管T4成为导通状态，netB的电位下降。在时刻t12以后的期间，直到下次向输入端子43赋予置位信号S的脉冲为止，重复进行与t8～t12的期间同样的动作。
[0231] <4.2动作的详细情况>
[0232] 参照图1和图9～图11，对于本实施方式的双稳定电路的动作的详细情况进行说明。此外，图9(A)是表示本实施方式的结构的模拟结果的波形图，图9(B)是表示现有例的结构(从图15所示的结构中删除了T10和T12的结构)的模拟结果的波形图。另外，图10中表示图9(A)以附图标记61表示的部分的放大图、图9(B)以附图标记62表示的部分的放大图、第1时钟CKA的波形、第2时钟CKB的波形、第3时钟CKC的波形和第4时钟CKD的波形。另外，图11中表示图9(A)以附图标记63表示的部分的放大图、图9(B)以附图标记64表示的部分的放大图、第1时钟CKA的波形、第2时钟CKB的波形、第3时钟CKC的波形和第4时钟CKD的波形。此外，在图9～图11中，粗实线表示netA的电位的变化，粗虚线表示netB的电位的 变化，细实线表示状态信号Q的电位的变化。
[0233] <4.2.1非选择期间的动作>
[0234] 首先，对于非选择期间的动作，参照图1和图10进行说明。此外，图10的t5～t10的期间与图7的t5～t10的期间相对应。
[0235] 到时刻t5时，第4时钟CKD从高电平变为低电平。由此，薄膜晶体管T4成为截止状态。另外，第3时钟CKC从低电平变为高电平。由此，薄膜晶体管T3成为导通状态。另外，在时刻t5，如上所述，薄膜晶体管T6成为截止状态。根据以上所述，比第3时钟CKC从低电平变为高电平的定时稍迟(延迟)，netB的电位上升，随着该netB的电位的上升，薄膜晶体管T2成为导通状态。
[0236] 到时刻t6时，第1时钟CKA从低电平变为高电平。此时，上述薄膜晶体管T1的栅极-源极间的寄生电容Cgs使得netA的电位按图10中以附图标记611表示的方式上升。然而，如上所述，在t5～t7的期间中，薄膜晶体管T2成为导通状态。因此，netA的电位按图10中以附图标记612表示的方式很快地下降到与Vss的电位相等的电位。在这里，着眼于现有例的结构的模拟结果。netA的电位按图10中以附图标记621表示的方式上升之后，按图10中以附图标记622表示的方式缓慢地下降到与Vss的电位相等的电位。如上所述，第1时钟CKA从低电平向高电平的变化使得netA的电位上升之后，根据现有例的结构，netA的电位缓慢地下降，而根据本实施方式的结构，netA的电位很快地下降。这是因为，在现有例中，对netA的电位的上升做贡献的时钟信号和对netA的电位的下降做贡献的时钟信号按相同的定时变化，而在本实施方式中，对netA的电位的下降做贡献的时钟信号(具体是用于把薄膜晶体管T2置于导通状态的第3时钟CKC)变化的定时比对netA的电位的上升做贡献的时钟信号(具体是第1时钟CKA)变化的定时早。
[0237] 到时刻t7时，第3时钟CKC从高电平变为低电平，第4时钟CKD从低电平变为高电平。由此使netB的电位下降，于是如图10中以附图标记613所示，薄膜晶体管T2的栅极-源极间的寄生电容使得netA的电位下降到比Vss的电位稍低的电位。 [0238] 到时刻t8时，第1时钟CKA从高电平变为低电平。此时，如图10中以附图标记614所示，薄膜晶体管T1的栅极-源极间的寄生电容Cgs使得netA的电位很大地下降。在这里，如上所述，在t7～t9的期间中，netB的电位维持在低电平。因此，薄膜晶体管T2成为截止状态(netA成为漂浮状态)，netA的电位不会很快地上升到Vss的电位。即，如图10中以附图标记615所示，netA的电位在t8～t9的期间缓慢地上升。在这里，着眼于现有例的结构的模拟结果。netA的电位按图10中以附图标记624表示的方式很大地下降之后，按图10中以附图标记625表示的方式很快地上升。如上所述，第1时钟CKA从高电平向低电平的变化使得netA的电位下降到比Vss的电位低的电位之后，根据现有例的结构，netA的电位很快地上升，而根据本实施方式的结构，netA的电位缓慢地上升。这是因为，在现有例中，netA的电位下降到比Vss的电位低的电位后netB的电位充分地下降到低电平的电位需要几个期间，在该期间用于把netA的电位置于与Vss的电位相等的电位的薄膜晶体管成为导通状态，而在本实施方式中，在netA的电位下降到比Vss的电位低的电位的时刻，用于把netA的电位置于与Vss的电位相等的电位的薄膜晶体管T2已经成为截止状态。 [0239] 到时刻t9时，因为第4时钟CKD从高电平变为低电平，第3时钟CKC从低电平变为高电平，所以netB的电位上升。由此使薄膜晶体管T2成为导通状态，所以如图10中以附图标记616所示，netA的电位上升到与Vss的电位相等的电位。
[0240] <4.2.2选择期间及其前后期间的动作>
[0241] 其次，对于选择期间的动作，参照图1和图11进行说明。此外，图11的t0～t4的期间与图7的t0～t4的期间相对应。
[0242] 到时刻t0时，向输入端子43赋予置位信号S的脉冲。由此，netA被预充电，薄膜晶体管T6成为导通状态。另外，因为在t0～t1的期间中第3时钟CKC成为低电平，所以在该期间中薄膜晶体管T3维持在截止状态。根据以上所述，在t0～t1的期间中，netB的电位维持在与Vss的电位相等的电位。
[0243] 到时刻t1时，第4时钟CKD从高电平变为低电平，第3时钟CKC从低电平变为高电平。由此，薄膜晶体管T4成为截止状态，薄膜晶体管T3成为导通状态。此时，因为netA被预充电，所以薄膜晶体管T6成为导通状态。根据以上所述，如图11中以附图标记631所示，netB的电位稍微上升。
[0244] 到时刻t2时，第1时钟CKA从低电平变为高电平，如上所述，netA的电位上升。由此，薄膜晶体管T6的导通电阻降低，netB的电位下降到图11中以附图标记632表示的电位。
[0245] 到时刻t3时，第3时钟CKC从高电平变为低电平，第4时钟CKD从低电平变为高电平。由此，薄膜晶体管T3成为截止状态，薄膜晶体管T4成为导通状态。结果，如图11中以附图标记633所示，netB的电位下降到与Vss的电位相等的电位。在这里，着眼于现有例的结构的模拟结果。如图11中以附图标记642所示，在t2～t4的期间中，netB的电位维持在比Vss的电位稍高的电位。如上所述，着眼于t2～t4的期间时，根据现有例的结构，netB的电位维持在比Vss的电位稍高的电位。另一方面，根据本实施方式的结构，netB的电位在t2～t3的期间成为比Vss的电位稍高的电位，在t3～t4的期间成为与Vss的电位相等的电位。
[0246] <5.效果>
[0247] 如上所述，根据本实施方式，由相位与对netA的电位的变动做贡献的第1时钟CKA错开90度的第3时钟CKC和第4时钟CKD进行netB的控制。详细而言，基于相位比第1时钟CKA超前90度的第3时钟CKC来提高netB的电位，基于相位比第1时钟CKA落后90度的第4时钟CKD把netB的电位置于与Vss的电位相等的电位。因此，在比第1时钟CKA从低电平变为高电平的定时早的定时，用于把netA的电位置于低电平的薄膜晶体管T2成为导通状态。由此，在非选择期间第1时钟CKA从低电平变为高电平而使得netA的电位上升了时，netA的电位很快地下降到与Vss的电位相等的电位。结果，漏极端子与输出端子49连接的薄膜晶体管T1的漏电流变得比现有的小，可抑制栅极总线中不必要的电流流动。由此，可抑制薄膜晶体管中的漏电 流造成的不必要的功耗。另外，即使采用使用微晶硅的薄膜晶体管(μc-SiTFT)那样截止漏电比较大的薄膜晶体管作为驱动元件，该薄膜晶体管中的漏电流也比现有的低。因此，能很好地利用μc-SiTFT的优点，并且抑制不必要的功耗。 [0248] 另外，在非选择期间第1时钟CKA从高电平变为低电平时，netA的电位下降到比Vss的电位低的电位。此时，在现有例中，netA的电位很快地上升到Vss的电位，而在本实施方式中，netA的电位缓慢地上升到Vss的电位。在这里，对于a-SiTFT、μc-SiTFT而言，对栅极端子施加正的偏置电压时阈值电压就会上升(电流难以流动)，对栅极端子施加负的偏置电压时阈值电压就会下降(电流容易流动)。根据本实施方式，对薄膜晶体管T1的栅极端子在比现有的长的期间施加负的偏置电压。由此，在显示装置工作的期间，对薄膜晶体管T1的栅极端子不仅施加正的偏置电压，还充分地施加负的偏置电压。结果，薄膜晶体管T1的阈值漂移变得比现有的小。因此，能使薄膜晶体管T1的尺寸比现有的小，可实现显示装置的小型化。
[0249] 而且，在本实施方式中，在选择期间，netB的电位成为比Vss的电位稍高的电位的期间是现有的大体上一半的期间。然而，netB的电位成为比Vss的电位稍高的电位时，因为薄膜晶体管T2接近导通状态，所以netA的电位稍微下降。在选择期间中netA的电位下降时，薄膜晶体管T1的栅极电压就会下降，所以从选择期间变为非选择期间时扫描信号的下降变慢(从栅极导通电压向栅极截止电压的变化所需要的期间变长)。这一点，根据本实施方式，因为可抑制选择期间中的netA的电位的下降，所以从选择期间变为非选择期间时扫描信号很快地下降。因此，可抑制扫描信号的下降变慢所造成的显示不良的发生。 [0250] 另外，在本实施方式中，在移位寄存器410和420内，传送对扫描信号的电位的上升直接做贡献的时钟信号(在移位寄存器410中是第1栅极时钟信号GCK1和第2栅极时钟信号GCK2，在移位寄存器420中是第3栅极时钟信号GCK3和第4栅极时钟信号GCK4)的信号线采用比较粗的信号线，传送对各双稳定电路所包含的薄膜晶体管 的动作进行控制的时钟信号(在移位寄存器410中是第3栅极时钟信号GCK3和第4栅极时钟信号GCK4，在移位寄存器420中是第1栅极时钟信号GCK1和第2栅极时钟信号GCK2)的信号线采用比较细的信号线。因此，可正常地保持移位寄存器410和420的动作，并且抑制扫描信号线驱动电路的电路面积的增大。
[0251] <6.变形例>
[0252] <6.1双稳定电路内的结构的变形例>
[0253] 在上述实施方式中是在接收第3时钟CKC的输入端子47和netB之间具备二极管连接的薄膜晶体管T3的结构，不过也可以是具备电容器来代替薄膜晶体管T3的结构。另外，也可以是从图1所示的结构要素中删除薄膜晶体管T10的结构。
[0254] <6.2栅极驱动器的结构的变形例>
[0255] 在上述实施方式中是第奇数条栅极总线由第1栅极驱动器401驱动，第偶数条栅极总线由第2栅极驱动器402驱动的结构，不过，本发明不受此限定。也可以是所有栅极总线由第1栅极驱动器401和第2栅极驱动器402驱动的结构。图12是表示设为所有栅极总线由第1栅极驱动器401和第2栅极驱动器402驱动的结构时的第1栅极驱动器401和第2栅极驱动器402内的移位寄存器810和820的结构的框图。如图12所示，移位寄存器810包括i个双稳定电路81(1)～81(i)，移位寄存器820包括i个双稳定电路82(1)～82(i)。
各双稳定电路中，与上述实施方式同样，设有：用于接收第1时钟CKA、第2时钟CKB、第3时钟CKC和第4时钟CKD的输入端子；用于接收置位信号S的输入端子；用于接收复位信号R的输入端子；以及用于输出状态信号Q的输出端子。
[0256] 从显示控制电路200向第1栅极驱动器401内的移位寄存器810赋予作为栅极时钟信号GCK的第1栅极时钟信号GCK1、第2栅极时钟信号GCK2、第3栅极时钟信号GCK3和第4栅极时钟信号GCK4、第1和第2栅极起始脉冲信号GSP1、GSP2、第1和第2栅极结束脉冲信号GEP1、GEP2。向第2栅极驱动器402内的移位寄存器820赋予与向第1栅极驱动器401内的移位寄存器810赋予的信号同样的信号。
[0257] 在本变形例中，向移位寄存器810的各级(各双稳定电路)的输入端子赋予的信号如下。对于第1级81(1)，赋予第1栅极时钟信号GCK1作为第1时钟CKA，赋予第2栅极时钟信号GCK2作为第2时钟CKB，赋予第3栅极时钟信号GCK3作为第3时钟CKC，赋予第4栅极时钟信号GCK4作为第4时钟CKD。对于第2级81(2)，赋予第4栅极时钟信号GCK4作为第1时钟CKA，赋予第3栅极时钟信号GCK3作为第2时钟CKB，赋予第1栅极时钟信号GCK1作为第3时钟CKC，赋予第2栅极时钟信号GCK2作为第4时钟CKD。对于第3级81(3)，赋予第2栅极时钟信号GCK2作为第1时钟CKA，赋予第1栅极时钟信号GCK1作为第2时钟CKB，赋予第4栅极时钟信号GCK4作为第3时钟CKC，赋予第3栅极时钟信号GCK3作为第4时钟CKD。对于第4级81(4)，赋予第3栅极时钟信号GCK3作为第1时钟CKA，赋予第4栅极时钟信号GCK4作为第2时钟CKB，赋予第2栅极时钟信号GCK2作为第3时钟CKC，赋予第1栅极时钟信号GCK1作为第4时钟CKD。对于第5级以后，每4级重复与第1级到第4级的结构同样的结构。另外，对于第1级81(1)，赋予第1栅极起始脉冲信号GSP1作为置位信号S，对于第2级81(2)，赋予第2栅极起始脉冲信号GSP2作为置位信号S。对于第3级
81(3)以后，赋予2级前的状态信号Q作为置位信号S。而且，对于第1～(i-2)级，赋予前级的状态信号Q作为复位信号R。对于第(i-1)级，赋予第1栅极结束脉冲信号GEP1作为复位信号R，对于第i级，赋予第2栅极结束脉冲信号GEP2作为复位信号R。此外，关于向移位寄存器820的各级(各双稳定电路)的输入端子赋予的信号，因为与移位寄存器810同样而省略说明。
[0258] 根据以上结构，移位寄存器810和820内的各双稳定电路进行与上述实施方式的双稳定电路同样的动作。
[0259] <6.3采用多沟道TFT的结构>
[0260] 在上述实施方式中，在t2～t4的期间(参照图7)netA的电位上升了时，在薄膜晶体管T2和T7(参照图1)的源极-漏极间赋予高电压。因此，为了不会因该高电压而使得薄膜晶体管T2和T7中产生漏电流，可以由多沟道TFT构成该薄膜晶体管T2和T7。以下，参照图 13，对于多沟道TFT进行说明。此外，图13(A)是多沟道TFT的平面图，图13(B)是图13(A)的A-A’线截面图，图13(C)是多沟道TFT的等效电路图
[0261] 多沟道TFT70具有双重栅极结构(双栅结构)，如图13(C)所示，电特性上具有与串联连接的2个TFT等价的结构。多沟道TFT70具有基板(例如玻璃基板)71所支撑的活性层74。活性层74是半导体层，包含微晶硅(μc-Si)膜。活性层74具有沟道区域74c1和74c2、源极区域74s、漏极区域74d、在2个沟道区域74c1和74c2间形成的中间区域74m。多沟道TFT70还具有：具有与源极区域74s相接的源极接触区域76s、与漏极区域74d相接的漏极接触区域76d和与中间区域74m相接的中间接触区域76m的接触层76；与源极接触区域76s相接的源极电极78s、与漏极接触区域76d相接的漏极电极78d和与中间接触区域
76m相接的中间电极78m；以及与2个沟道区域74c1、74c2和中间区域74m隔着栅极绝缘膜
73相对的栅极电极72。另外，多沟道TFT70还具有覆盖它们的保护膜79。此外，中间电极
78m成为漂浮状态。
[0262] 沟道区域74c1形成于源极区域74s和中间区域74m之间，沟道区域74c2形成于漏极区域74d和中间区域74m之间。2个沟道区域74c1、74c2、源极区域74s、漏极区域74d和中间区域74m形成于1个连续的活性层74。另外，中间电极78m的在沟道区域74c1和沟道区域74c2之间存在的部分的整体隔着中间区域74m和栅极绝缘膜73与栅极电极72重叠。
[0263] 此外，该多沟道TFT70的活性层74由微晶硅膜或者微晶硅膜和非晶硅膜的层积膜形成，能用现有的a-SiTFT的制造工艺制造。微晶硅膜例如能用以氢气体稀释的甲烷气体作为原料气体，采用与非晶硅膜的制作方法同样的等离子体CVD法形成。 [0264] 如上所述，例如图14所示由多沟道TFT(MT2、MT7)构成漏极电极或源极电极与netA连接的薄膜晶体管，从而即使netA的电位由于引导而上升，也能防止源极-漏极间的高电压使薄膜晶体管中产生漏电流所造成的netA的电位的下降。此外，薄膜晶体管T5也可以由多沟道TFT构成。
[0265] <7.其他>
[0266] 在上述各实施方式中举例说明了液晶显示装置，不过，本发明不受此限定。在有机EL(Electro Luminescence；电致发光)等其他显示装置中也能采用本发明。 [0267] 附图标记说明
[0268] 41(1)～41(i/2)：(第1栅极驱动器内的)双稳定电路
[0269] 42(1)～42(i/2)：(第2栅极驱动器内的)双稳定电路
[0270] 43～48：(双稳定电路的)输入端子
[0271] 49：(双稳定电路的)输出端子
[0272] 70：多沟道TFT
[0273] 200：显示控制电路
[0274] 300：源极驱动器(视频信号线驱动电路)
[0275] 401：第1栅极驱动器(第1扫描信号线驱动电路)
[0276] 402：第2栅极驱动器(第2扫描信号线驱动电路)
[0277] 410、420、810、820：移位寄存器
[0278] 600：显示部
[0279] Cap：电容器
[0280] GL1～GLi：栅极总线
[0281] SL1～SLj：源极总线
[0282] T1～T10：薄膜晶体管
[0283] GEP1：第1栅极结束脉冲信号
[0284] GEP2：第2栅极结束脉冲信号
[0285] GSP1：第1栅极起始脉冲信号
[0286] GSP2：第2栅极起始脉冲信号
[0287] GCK：栅极时钟信号
[0288] CKA、CKB、CKC、CKD：第1时钟、第2时钟、第3时钟、第4时钟 [0289] S：置位信号
[0290] R：复位信号
[0291] Q：状态信号
