本发明公开了一种平、台结合双向二极管芯片，由P型原始硅片加工而成，芯片的两面靠近两端处均设置有一次氧化层，芯片的两面还设置有磷扩散层，所述一次氧化层和所述磷扩散层上还设置有二次氧化层，二次氧化层与一次氧化层的重叠区域内开有台面槽，台面槽上设有氮化硅钝化层，芯片两面的表层还设置有镍层。本发明还公开了一种平、台结合双向二极管芯片的制作工艺，包括以下步骤：一次氧化、光刻、磷扩散、二次氧化、光刻台面槽、钝化、光刻引线孔、渡镍、切割得到独立芯片。本发明的优点在于：由于硅片机械强度高，不易碎片，所以划片（或称为切割）的效率大大提高，比GPP工艺提高40%以上，能够节约整个图形的面积约20%。
1.一种平、台结合双向二极管芯片，由P型原始硅片加工而成，芯片的两面靠近两端处均设置有一次氧化层，芯片的两面还设置有磷扩散层，所述一次氧化层和所述磷扩散层上还设置有二次氧化层，二次氧化层与一次氧化层重叠区域开有台面槽，台面槽上设有四氮化三硅钝化层，芯片两面的表层还设置有镍层；其特征在于：所述一次氧化层的厚度为1微米；所述台面槽的深度为5微米；所述四氮化三硅钝化层的厚度为1000埃-2000埃；所述镍层的厚度为2微米。
2.根据权利要求1所述的平、台结合双向二极管芯片，其特征在于：所述P型原始硅片的电阻率为0.1-0.5欧姆·厘米。
3.一种如权利要求1所述的平、台结合双向二极管芯片的制作工艺，其特征在于：包括以下步骤：（1）提供一P型原始线切割硅片；
（2）对所述硅片的两面同时进行第一次氧化，分别形成一次氧化层，一次氧化层的厚度为1微米；
（3）对所述硅片两面的一次氧化层同时进行光刻，除去部分一次氧化层，使同一面的一次氧化层呈均匀的不连续分布；
（4）将步骤（3）得到的硅片进行磷扩散，形成磷扩散层； （5）将步骤（4）得到的硅片进行第二次氧化，在所述硅片的两面分别形成二次氧化层；
（6）在所述一次氧化层和所述二次氧化层的重叠区域光刻台面槽，台面槽的深度为5微米；
（7）在所述台面槽上生长四氮化三硅钝化层，四氮化三硅钝化层的厚度为1000埃-2000埃；
（9）通过化学镀的方式，在步骤（8）得到的硅片的两面同时镀镍，镍层的厚度为2微米；
（10）沿着步骤（8）所述引线孔切割得到独立的芯片。
4. 根据权利要求3所述的平、台结合双向二极管芯片的制作工艺，其特征在于：所述步骤（4）中磷扩散的环境温度为1200℃，扩散时间为20小时。
5. 根据权利要求3所述的平、台结合双向二极管芯片的制作工艺，其特征在于：所述步骤（5）中氧化的环境温度为1100℃，氧化时间为2小时。
一种平、台结合双向二极管芯片及制作工艺
技术领域
[0001] 本发明涉及一种双向二极管芯片及制作工艺，尤其涉及一种平、台结合双向二极管芯片及制作工艺，属于二极管芯片的加工领域。
背景技术
[0002] 目前双向二极管芯片（DB3-DB6）的制作工艺有酸洗工艺和GPP玻璃钝化工艺，酸洗工艺主要的问题是用酸量不可控制，用量大，对环境损害比较大。而GPP工艺成本高，腐蚀深度60微米（um）左右，碎片率比较高，整个工艺的可控制性比较差；用上述工艺制作的芯片性能很难达到理想效果，而且抗损力较弱。
发明内容
[0003] 本发明的目的就在于为了解决上述问题而提供一种平、台结合双向二极管芯片及制作工艺。
[0004] 为了达到上述目的，本发明采用了以下技术方案：
[0005] 本发明的平、台结合双向二极管芯片，由P型原始硅片加工而成，芯片的两面靠近两端处均设置有一次氧化层（二氧化硅，化学式：SiO2），芯片的两面还设置有磷扩散层，所述一次氧化层和所述磷扩散层上还设置有二次氧化层，二次氧化层与一次氧化层重叠区域的两端开有台面槽，台面槽上设有氮化硅钝化层（化学式：Si3N4），芯片两面的表层还设置有镍层（化学符号：Ni）。
[0006] 具体地，所述一次氧化层的厚度为1微米（符号：um）；所述台面槽的深度为5微米；所述氮三硅钝化层的厚度为1000埃-2000埃（长度单位，符号：A）；所述镍层的厚度为2微米。
[0007] 所述P型原始硅片的电阻率为0.1-0.5欧姆.厘米（符号：Ω.cm）。
[0008] 本发明的平、台结合双向二极管芯片的制作工艺，包括以下步骤：
[0009] （1）提供一P型原始线切割硅片；
[0010] （2）对所述硅片的两面同时进行第一次氧化，分别形成一次氧化层；
[0011] （3）对所述硅片两面的一次氧化层同时进行光刻，除去部分一次氧化层，使同一面的一次氧化层呈均匀的不连续分布；
[0012] （4）将步骤（3）得到的硅片进行磷扩散，形成磷扩散层；
[0013] （5）将步骤（4）得到的硅片进行第二次氧化，在所述硅片的两面分别形成二次氧化层；
[0014] （6）在所述一次氧化层和所述二次氧化层的重叠区域光刻台面槽；
[0015] （7）在所述台面槽上生长氮化硅钝化层；
[0016] （8）在所述硅片的中部光刻引线孔；
[0017] （9）通过化学镀的方式，在步骤（8）得到的硅片的两面同时镀镍；
[0018] （10）沿着步骤（8）所述引线孔切割得到独立的芯片。
[0019] 具体地，所述步骤（2）中一次氧化层的厚度为1微米。
[0020] 所述步骤（6）中台面槽的深度为5微米。
[0021] 所述步骤（7）中四氮化三硅钝化层的厚度为1000埃-2000埃。
[0022] 所述步骤（9）中镍层的厚度为2微米。
[0023] 所述步骤（4）中磷扩散的环境温度为1200℃，扩散时间为20小时。
[0024] 所述步骤（5）中氧化的环境温度为1100℃，氧化时间为2小时。
[0025] 本发明的有益效果在于：
[0026] 本发明的芯片制作工艺采用先光刻再磷扩散，腐蚀深度只有5um左右，硅片机械强度高，不易碎片，而且制作30-200V的产品其电压一致性可控制±5%内，由于腐蚀深度只有5微米，所以制作过程的碎片率低，划片（或者称为切割）的效率大大提高，比GPP工艺提高40%以上，生产过程碎片率下降70%，能够节约整个图形的面积约20%；钝化采用了二氧化硫氧化层（SiO2）+氮化硅（Si3N4）结合的方式，整个工艺的适应性广泛，本工艺对原始硅片表面要求比较低，可使用原始线切割工艺硅片制作，比抛光片成本节约15%；用本发明工艺制作的本发明芯片不仅性能优良，而且抗损力强，不易损坏。
附图说明
[0027] 图1是本发明双向二极管芯片解除封装时的结构示意图；
[0028] 图2是本发明芯片制作工艺步骤中芯片的结构变化示意图。
[0029] 其中，1-硅片，2-一次氧化层，3-磷扩散层，5-台面槽，6-氮化硅钝化层，7-重叠氧化层，8-引线孔，9-镍层。
具体实施方式
[0030] 下面结合附图对本发明作进一步具体描述：
[0031] 如图1所示，本发明的平、台结合双向二极管芯片，由P型原始硅片1加工而成，芯片的两面靠近两端处均设置有一次氧化层（，图1中不可视，见图2中一次氧化层2），芯片的两面还设置有磷扩散层3，一次氧化层和磷扩散层3上还设置有二次氧化层，二次氧化层与一次氧化层形成重叠氧化层7，在重叠氧化层7的区域内开有台面槽5，台面槽5上设有氮化硅钝化层6，芯片两面的表层还设置有镍层9。
[0032] 如图2所示，一次氧化层2的厚度为1微米；如图1所示，台面槽5的深度为5微米；氮化硅钝化层6的厚度为1000埃-2000埃；镍层9的厚度为2微米；P型原始硅片1的电阻率为0.1-0.5欧姆.厘米。
[0033] 以一片硅片加工为两片芯片为例，如图2所示，本发明的平、台结合双向二极管芯片的制作过程如下（图2中共10幅图，分别用箭头隔开，每一幅图分别对应以下每一个步骤，如：第一幅图为步骤（1）的硅片1，最后一幅图为步骤（10）的两片独立芯片）：
[0034] （1）提供一P型原始线切割硅片1；
[0035] （2）对硅片1的两面同时进行第一次氧化，分别形成一次氧化层2，一次氧化层2的厚度为1微米；
[0036] （3）对硅片1两面的一次氧化层2同时进行光刻，除去部分一次氧化层2，使同一面的一次氧化层2呈均匀的不连续分布；
[0037] （4）将步骤（3）得到的硅片1进行磷扩散，磷扩散的环境温度为1200℃，扩散时间为20小时，形成磷扩散层3；
[0038] （5）将步骤（4）得到的硅片1进行第二次氧化，氧化的环境温度为1100℃，氧化时间为2小时，在硅片1的两面分别形成重叠氧化层7；
[0039] （6）在重叠氧化层7内光刻台面槽5，台面槽5分别位于硅片1的中部和两端，台面槽5的两端均保留有重叠氧化层7，台面槽5的深度为5微米；
[0040] （7）在台面槽5上生长厚度为1000埃-2000埃的氮化硅钝化层6；
[0041] （8）在硅片1的中部光刻引线孔8；
[0042] （9）通过化学镀的方式，在步骤（8）得到的硅片1的两面同时镀镍，得到厚度为2微米的镍层9；
[0043] （10）沿着步骤（8）所述的引线孔8切割得到独立的芯片，然后经过封装即得芯片成品。
[0044] 由于台面槽5的深度只有5微米，所以制作过程的碎片率低，划片的效率大大提高。
