本发明公开了一种基于FPGA的高速数据采集与数字信号处理板，其特征在于集成设置模拟信号输入和A/D转换模块、数字信号处理模块以及通信模块；模拟信号输入和A/D转换模块包括信号调理电路和A/D转换模块；数字信号处理模块包括FPGA模块、存储器DDR2和数据存储器FLASH，以数字信号处理模块处理原始采样数据，包括故障启动的判别、故障数据的移出以及小波变换的处理，利用FPGA模块实现嵌入式网络；通信模块与FPGA模块相连，采用网络物理层芯片与FPGA的嵌入式网络相配合，实现和其它板件或者后台计算机交换采集与计算结果。本发明可实现高频暂态行波的高速同步采集和快速处理。
1.基于FPGA的高速数据采集与数字信号处理板，其特征在于集成设置模拟信号输入和A/D转换模块、数字信号处理模块以及通信模块；
所述模拟信号输入和A/D转换模块包括：用于接收四条线路中电压或电流模拟信号的十二通道信号调理电路，与所述信号调理电路相连的A/D转换模块；所述A/D转换模块自带采样保持电路，使用外部参考电压和外部时钟，三态输出；
所述数字信号处理模块包括：与所述A/D转换模块相连的FPGA模块，与所述FPGA模块相连的存储器DDR2和数据存储器FLASH，为所述FPGA模块提供的数字信号处理程序存储在所述DDR2或FLASH中；所述数字信号处理模块完成以下数字信号处理：a、处理原始采样数据，包括：故障启动的判别、故障数据的移出以及小波变换的处理；
b、利用FPGA模块实现嵌入式网络，以嵌入式网络为载体实现信息交互；所述FPGA内部启动模块采用软启动的模式，通过对采集到的电压或电流数据进行部分启动算法的判据后，以中断的形式引导启动，同时记录启动时刻的地址；故障启动后经过延时，故障数据移出模块DMA开始工作，从中断时刻的地址向上寻找自定义长度的故障数据，设置故障数据长度不大于1s，包括故障前和故障后的全部数据，并移出到系统分配的存储器DDR2中的故障数据存储空间；
c、以所述存储器DDR2存储故障数据，并且将所述故障数据存储到FLASH中作为数据的有效备份；
所述通信模块与所述FPGA模块相连，采用网络物理层芯片与FPGA的嵌入式网络相配合，实现和其它板件或者后台计算机交换采集与计算结果；
数字信号处理模块包括相应的外围电路和全部在FPGA内部实现的A/D采样模块和数据处理模块；其中：A/D采样模块用于控制A/D转换，把转换结果送入存储器DDR2和FLASH，形成故障启动所对应的故障数据首地址；数据处理模块用于处理原始采样数据，其中包括：故障启动的判别、故障数据的移出，以及小波变换的处理；
FPGA内部启动模块采用软启动的模式，通过对采集到的电压电流数据进行部分启动算法的判据后，以中断的形式引导启动，同时记录启动时刻的地址；故障启动后，经过一定时间的延时，故障数据移出模块DMA模块开始工作，从中断时刻的地址向上寻找自定义长度的故障数据，包括故障前和故障后的数据，故障数据长度一般设定为不大于1秒，故障数据移出到系统分配的存储器DDR2中故障数据存储空间，该空间大小为64M，可同时容纳故障数据1000条以上，同时，该故障数据还将存储到FLASH中，作为数据的有效备份；正常情况下，数据连续被存放，但是FPGA将不对它作任何处理；故障发生后，FPGA中的内部启动电 路将工作，并发出中断信号，FPGA将记录下中断时刻和该时刻数据存在DDR2中的地址。
基于FPGA的高速数据采集与数字信号处理板
技术领域
[0001] 本发明涉及一种基于FPGA的高速数据采集与数字信号处理装置，尤其是一种在电力系统中用于对高频暂态信号进行高速、同步的数据采集和快速实时处理的装置。
背景技术
[0002] 具有超高速动作性能的输电线路行波保护是电力系统继电保护研究的一个重要课题。但是，目前国际上尚无完善的行波保护装置面世。主要原因有两点，一是缺乏合适的数学手段分析高频暂态行波信号；二是技术要求太高，比如，要求采样频率达到500kHz以上，而处理时间要在1-2个毫秒时间完成，上述问题用传统的技术手段是无法解决的。
发明内容
[0003] 本发明的目的是为克服已有技术的不足之处，提出一种基于FPGA的高速数据采集与数字信号处理板，通过对所采集的信号进行小波变换，从而实现高频暂态行波的高速同步采集和快速处理，为实现性能完善的输电线路行波保护装置提供保障。
[0004] 本发明解决技术问题采用如下技术方案：
[0005] 本发明基于FPGA的高速数据采集与数字信号处理板的特点是集成设置模拟信号输入和A/D转换模块、数字信号处理模块以及通信模块；
[0006] 所述模拟信号输入和A/D转换模块包括：用于接收四条线路中电压或电流模拟信号的十二通道信号调理电路，与所述信号调理电路相连的A/D转换模块；所述A/D转换模块自带采样保持电路，使用外部参考电压和外部时钟，三态输出；
[0007] 所述数字信号处理模块包括：与所述A/D转换模块相连的FPGA模块，与所述FPGA模块相连的存储器DDR2和数据存储器FLASH，为所述FPGA模块提供的数字信号处理程序存储在所述DDR2或FLASH中；所述数字信号处理模块完成以下数字信号处理：
[0008] a、处理原始采样数据，包括：故障启动的判别、故障数据的移出以及小波变换的处理；
[0009] b、利用FPGA模块实现嵌入式网络，以嵌入式网络为载体实现信息交互；所述FPGA内部启动模块采用软启动的模式，通过对采集到的电压或电流数据进行部分启动算法的判据后，以中断的形式引导启动，同时记录启动时刻的地址；故障启动后经过延时，故障数据移出模块DMA开始工作，从中断时刻的地址向上寻找自定义长度的故障数据，设置故障数据长度不大于1s，包括故障前和故障后的全部数据，并移出到系统分配的存储器DDR2中的故障数据存储空间。
[0010] c、以所述存储器DDR2存储故障数据，并且将所述故障数据存储到FLASH中作为数据的有效备份；
[0011] 所述通信模块与所述FPGA模块相连，采用网络物理层芯片与FPGA的嵌入式网络相配合，实现和其它板件或者后台计算机交换采集与计算结果。
[0012] 本发明能够高速、同步地采集各种电压和电流信号，并对这些信号进行快速实时处理。特别是可对高频暂态信号进行高速、同步的数据采集和快速实时处理，与已有技术相比，本发明有益效果体现在：
[0013] 1、本发明中基于FPGA、DDR2和FLASH的配置，充分利用了FPGA的并行计算的能力，可实现故障数据的快速分析、计算和大容量的存储，数据安全性高；
[0014] 2、本发明采用基于FPGA的嵌入式网络设计，具有超强的网络通信能力，可以实时的往外发送故障数据和计算结果；
[0015] 3、本发明利用小波变换技术，实时分析处理故障数据，准确分析出故障点位置，计算速度快，精度高；
[0016] 4、本发明的外观尺寸小，易于级联和扩展，可同时采集多达24条线路的电气量；
[0017] 5、本发明采用软启动的模式，可同时配置多种启动方法，对于多种故障类型均可启动，使用灵活、方便；
[0018] 6、本发明可用于电力系统中的多个领域，例如继电保护装置，电力系统故障录波器，电力系统故障事件记录仪等，需要同步高速数据采集和快速实时处理的场合。
附图说明
[0019] 图1为本发明中高速采集与数字信号处理板硬件构成框图；
[0020] 图2为本发明中通信方式示意图；
[0021] 图3为本实施例中三相故障电流波形图；
[0022] 图4为本实施例中小波变换后A相故障电流的示意图；
[0023] 图5为本发明数据存放格式示意图；
[0024] 图6为本发明故障处理和网络通信控制流程图。。
具体实施方式
[0025] 参见图1，本实例由模拟信号输入和A/D转换模块I、基于FPGA的数字信号处理模块II，以及通信模块III三个部分组成。
[0026] 模拟信号输入和A/D转换模块I：包括信号调理电路、A/D转换模块与A/D控制回路，其中：信号调理电路中的A/D部分采样三路电压、三路电流，采样率为800K，也可以设为1.6兆赫兹，为了与前置运放相匹配，PT、CT二次侧要求最大输出为±10V；数模转换器芯片A/D中的A/D转换芯片选择AD8553：采样率800K，自带采样保持电路，使用外部参考电压、外部时钟、低功耗、低噪音、三态输出。
[0027] 基于FPGA的数字信号处理模块II：包括相应的外围电路和全部在FPGA内部实现的A/D采样模块和数据处理模块；其中：A/D采样模块用于控制A/D转换，把转换结果送入存储器DDR2和FLASH，形成故障启动所对应的故障数据首地址；FPGA由一个外接80兆赫兹的高稳定性的晶振驱动，在FPGA内部分频产生800千赫兹的AD触发时刻信号，该触发信号由GPS的秒脉冲信号进行同步。采集到的数据通过缓冲器，直接循环存储在存储器DDR2中；数据处理模块用于处理原始采样数据，其中包括：故障启动的判别、故障数据的移出，以及小波变换程序的处理；
[0028] FPGA内部启动模块采用软启动的模式，通过对采集到的电压电流数据进行部分启动算法的判据后，以中断的形式引导启动，同时记录启动时刻的地址。故障启动后，经过一定时间的延时，故障数据移出模块DMA模块开始工作，从中断时刻的地址向上寻找自定义长度的故障数据，包括故障前和故障后的数据，故障数据长度一般设定为不大于1秒，故障数据移出到系统分配的存储器DDR2中故障数据存储空间，该空间大小为64M，可同时容纳故障数据1000条以上，同时，该故障数据还将存储到FLASH中，作为数据的有效备份。
[0029] 数字信号处理器模块FPGA选择为CycloneIV芯片，主要用于数据处理与分析，具有强大的并行处理能力，有速度快，精度高的特点。
[0030] 通信模块III：采用IP101 PHY芯片，用于和其它板件或者后台计算机交换采集与计算结果。
[0031] 由于FPGA内部含有MAC功能，则在外围电路中添加了台湾九阳公司的IP101 PHY芯片以实现网络通信功能。IP101 PHY芯片支持IEEE802.3/802.3u的10-100M自适应网络传输，支持自动识别MDI/MDIX功能，采用48-pinLQFP封装方式，芯片仅有3.3v电压的低功耗设计非常的节约能源，并且还支持自动进入节能待机状态。与中央处理器或后台计算机的连接方式如图2所示，是由FPGA主动发数据给后台处理器，采用网络通信的方式，可充分利用网络传输可靠稳定的优点，并支持断点续传以及重传等的功能。
[0032] 设待采样的三相电流波形如图3所示，图3中的曲线1、曲线2、曲线3分别表示A相、B相和C相的三相电流；以本实施例中高速数模转换与数字信号处理板应用于行波测距，进行故障数据采集和数字信号处理，其功能、工作过程及原理为：
[0033] 1、同时采集和记录二十四个通道的模拟量数据；
[0034] 2、来自于高压输电线路的电压和电流分别经过电压和电流互感器变换成100伏特的电压和5安培或1安培的电流；
[0035] 3、100伏特的电压和5安培或1安培的电流再经过霍尔传感器变换成供采集使用的正负10V的模拟信号；
[0036] 4、二十四路正负10V的模拟信号接入高速采集板的输入端；
[0037] 5、在FPGA的控制下，每隔1微秒完成一次二十四路模拟信号的同步采样和分时模数转换，转换精度为16位；
[0038] 6、在FPGA中，步骤3的转换结果按照顺序被推入缓冲器，再进入DDR2数据存储器；
[0039] 7、在DDR2中，数据被循环存放，即从某个单元开始，连续不断地存放数据，所有空间存放满后，新数据将覆盖旧数据，存放格式如图5所示；
[0040] 8、正常情况下，数据连续被存放，但是FPGA将不对它作任何处理；
[0041] 9、故障发生后，FPGA中的启动电路将工作，并发出中断信号，FPGA将记录下这个时刻和相应地存放地址；
[0042] 10、故障发生后，FPGA通过故障数据移出模块DMA将故障数据移出循环存储区，搬运至数据存储空间及FLASH存储器中。
[0043] 假如在t时刻发生了故障，在图3中T＝10ms发生故障，电流将发生突变：
[0044] 从该时刻经延时一段时间(例如2ms)开始，故障数据移出模块DMA将从最后记录的地址开始，向上寻找两个周波的数据，每路共计32千字(16位)(总共记录了40毫秒的故障数据窗)；
[0045] 11、对于上述故障后的电压和电流数据进行小波变换或者其它的数字信号处理，求取小波变换后的故障特征值，计算故障距离。以三相故障电流中的A相为例，图4中的最大值点即为A相小波变换后的故障特征值。
[0046] 12、将故障数据和计算结果经过网络通信口送到中央处理器或后台中去，从而完成整个数据采集和故障计算的任务。
[0047] 通信软件部分主要由两个独立的线程组成，故障处理线程和网络通信线程，其流程如图6所示。故障处理线程的主要任务是配置故障处理的寄存器，注册中断处理函数，响应DMA请求和处理中断服务程序，通知网络通信线程传输数据。网络通信线程负责建立网络通信连接，根据通道类型建立对应的服务器端或客户端，通过巡检数据待发区，将行波故障数据按照内部制订的规约进行组帧，通过网络将数据发送出来。
