减小LER的方法及实施该方法的装置

摘要

本发明公开了一种减小线边缘粗糙度(LER)的方法以及实施该方法的装置。该方法包括：提供半导体衬底；在半导体衬底上形成半导体器件，所述半导体器件包括特定特征结构；平行于特定特征结构方向、并与半导体衬底表面呈倾斜角度对特定特征结构进行离子/等离子体刻蚀。由此，可以有效减小由LER导致的器件性能恶化。

权利要求

1.一种减小半导体器件中特征结构的线边缘粗糙度LER的方法，包括：提供半导体衬底；

在所述半导体衬底上形成半导体器件，所述半导体器件包括特定特征结构；

平行于所述特定特征结构方向、并与所述半导体衬底表面呈倾斜角度对所述特定特征结构进行离子/等离子体刻蚀，其中，所述倾斜角度相对于半导体衬底的法线方向定义，且小于45°。

2.如权利要求1所述的方法，其中，离子/等离子体刻蚀在离子注入机/等离子体刻蚀机中进行。

3.如权利要求2所述的方法，其中，在离子注入机中使用惰性气体原子作为离子源。

4.如权利要求3所述的方法，其中所述惰性气体原子包括Ar或Xe。

5.如权利要求2所述的方法，其中，等离子体刻蚀机中使用的等离子体源包括HBr或C12。

6.如权利要求1至5中任一项所述的方法，其中，所述特定特征结构为高于半导体衬底表面或低于半导体衬底表面的半导体结构。

7.如权利要求1至5中任一项所述的方法，其中，所述特定特征结构为凹槽。

8.如权利要求1至5中任一项所述的方法，其中，所述特定特征结构为在替代栅工艺中将牺牲栅去除后的侧墙内壁。

9.如权利要求1至5中任一项所述的方法，其中，所述特定特征结构为栅极线。

说明书

减小LER的方法及实施该方法的装置

技术领域

[0001] 本申请涉及半导体制造工艺领域，更为具体地，涉及一种减小半导体器件中所形成特征结构的线边缘粗糙度(Line Edge Roughness，LER)的方法以及实施该方法的装置。

背景技术

[0002] 随着技术的发展，集成电路上的集成密度日益提高。为了实现这种高集成度，器件特征的尺寸越来越小。这样的特征例如包括半导体器件中形成的连接线、功能区域等。

[0003] 为了实现这种小尺寸特征，需要高分辨率的光刻工艺。但是，随着特征尺寸(如线宽)减小，将会遇到所谓“线边缘粗糙度”(LER)的问题。所谓LER，是指半导体器件中形成的特征结构的边缘或侧壁处的不规则程度。

[0004] 特征结构中LER的出现可由相应光刻步骤中使用的光刻胶中存在的LER导致。而光刻胶中存在的LER可由多种因素造成，例如光刻胶本身的材料特性、光刻时使用的掩模本身的LER等等。此外，光刻时使用的刻蚀工艺，如等离子刻蚀，也会导致特征中出现LER。

[0005] 特征中出现的这种LER最终将会影响器件的性能。例如，在形成栅极时如果存在LER，则将会大大影响器件的截止状态漏电流和短沟道效应的控制。因此，希望能够尽可能减小半导体器件中特征结构的LER。

发明内容

[0006] 鉴于上述问题，本发明的目的之一在于提供一种半导体器件制造方法及实施该方法的装置，其中能够充分减小半导体器件中所形成的特征结构的线边缘粗糙度(LER)。

[0007] 根据本发明的一个方面，提供了一种减小半导体器件中特征结构的LER的方法，包括：提供半导体衬底；在所述半导体衬底上形成半导体器件，所述半导体器件包括特定特征结构；平行于所述特定特征结构方向、并与所述半导体衬底表面呈倾斜角度对所述特定特征结构进行离子/等离子体刻蚀。

[0008] 优选地，所述倾斜角度相对于半导体衬底的法线方向定义，且小于45°。

[0009] 优选地，离子/等离子体刻蚀可以在离子注入机/等离子体刻蚀机中进行。

[0010] 优选地，在离子注入机中可以使用惰性气体原子作为离子源，例如Ar或Xe。

[0011] 优选地，等离子体刻蚀机中使用的等离子体源可以包括HBr或Cl2。

[0012] 优选地，所述特定特征结构为高于半导体衬底表面或低于半导体衬底表面的半导体结构。例如，所述特定特征结构可以为凹槽、在替代栅工艺中将牺牲栅去除后的侧墙内壁、和/或栅极线。

[0013] 根据本发明的另一方面，提供了一种半导体器件处理装置，包括：处理室；容纳于所述处理室中的离子/等离子喷射头和晶片台，其中所述离子/等离子喷射头用于喷射出离子/等离子束，所述晶片台包括用于放置晶片的置物平面，所述置物平面的法线与离子/等离子束的射出方向之间的夹角为锐角。

[0014] 优选地，可以采用等离子体刻蚀机或离子注入机来实施上述半导体器件处理装置。

[0015] 根据本发明，可以有效减小半导体器件中所形成特征结构的LER，从而避免由LER造成的器件性能恶化。特别是对于晶体管器件，特征结构特别是栅极LER的减小，可以避免阈值电压的变化，从而防止截止状态下的漏电流，并因此增大信噪比。

附图说明

[0016] 通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和有点将更为清楚，在附图中：

[0017] 图1示出了根据本发明实施例的栅极特征的局部结构示意图，其中(a)为透视图，(b)为左视图，(c)为顶视图；

[0018] 图2示出了根据本发明实施例对半导体器件的特征进行离子/等离子轰击的示意图，其中(a)为透视图，(b)为左视图，(c)为顶视图；

[0019] 图3示出了根据本发明实施例在离子/等离子束轰击之后得到的结构，其中(a)为透视图，(b)为左视图，(c)为顶视图；以及

[0020] 图4示出了根据本发明实施例的用以实现LER减小工艺的刻蚀装置。

具体实施方式

[0021] 以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

[0022] 在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

[0023] 需要指出的是，本发明可广泛应用于各种半导体器件的制造工艺中。在此为了说明本发明，以晶体管结构的栅极作为半导体器件的“特征”示例，来进行描述。但是，这种描述不应被理解为对本发明的限制。

[0024] 如在背景技术部分所述，目前的半导体器件中集成度越来越高。这就导致在相同面积的晶片上集成的半导体结构如晶体管越来越多。这可以通过降低晶体管的沟道长度并同时控制不产生过多短沟道效应发生来实现。

[0025] 但是，无论利用何种方法来形成晶体管结构，都离不开使用光刻等工艺来形成栅极等特征。因此，这些特征不可避免地存在线边缘粗糙度(LER)。特别是栅极的LER将导致器件阈值电压发生变化，并因此减小器件的信噪比。

[0026] 图1示出了根据本发明实施例的栅极特征的局部结构示意图。具体地，如图1(a)所示，在半导体衬底1001上形成有栅极1002。在此需要注意的是，这里仅仅示出了半导体衬底的一部分，该半导体衬底上还可以形成有其他特征例如晶体管结构的源/漏极以及其他器件等。

[0027] 图1(b)和图1(c)分别示出了图1(a)中所示结构的左视图和顶视图。在理想情况下，即，按照器件的设计，栅极1002的侧壁应该是平滑的，例如处于图1(a)中所示xyz坐标系的x-z平面中。但是，如图1(b)和图1(c)所示，由于如上所述制造工艺中存在的限制，所得到的栅极1002的边缘(侧壁)存在一定的粗糙度(在图中为了清楚说明的目的，对这些细节进行了放大)，即LER，这对于器件性能有着不利的影响。

[0028] 本发明的目的之一在于使得这种LER平滑，从而消除其对器件性能的影响。为此，根据本发明方法的实施例，在制造得到图1所示的结构之后，还对栅极1002的侧壁进行离子/等离子轰击。

[0029] 图2示出了根据本发明实施例对半导体器件的特征(例如，栅极)进行离子/等离子轰击的示意图。如图2(a)所示，向栅极1002施加离子/等离子束I。优选地，离子/等离子束I的方向平行于待处理特征结构的方向，具体地在本实施例中平行于栅极1002的侧壁所在的平面(x-z平面)，并且半导体衬底1001的表面是倾斜的。这样，离子/等离子束I的轰击可以等价于在x方向的轰击Ix以及在z方向的轰击Iz，如图2(a)所示。

[0030] 图2(b)和图2(c)分别示出了图2(a)中所示结构的左视图和顶视图。

[0031] 如图2(b)所示，z方向的轰击Iz将使得栅极1002的侧壁沿着z向平滑。具体地，凸出部分将比凹进部分更大概率地受到离子束的轰击，从而凸出部分与凹进部分相比，以更大的速率被“切削”。结果，由于z方向的轰击Iz，栅极1002的侧壁在z向变得平滑，参见图3(b)。

[0032] 另外，如图2(c)所示，x方向的轰击Ix将使得栅极1002的侧壁沿着x向平滑。具体地，凸出部分将比凹进部分更大概率地受到离子束的轰击，从而凸出部分与凹进部分相比，以更大的速率被“切削”。结果，由于x方向的轰击Ix，栅极1002的侧壁在x向变得平滑，参见图3(c)。

[0033] 图3示出了根据本发明实施例在通过上述的离子/等离子束轰击之后得到的结构。可以看出，栅极侧壁的LER得到了大大的改进。

[0034] 上述的这种离子/等离子束轰击例如可以在离子注入机/等离子体刻蚀机中来进行。例如，可以在离子注入机中使用惰性气体原子，如Ar或Xe，以相对于半导体衬底呈倾斜角度的方向来进行离子“注入”。控制离子“注入”的方向和能量，从而实现上述实施LER减小的离子刻蚀。此外，例如可以在等离子体刻蚀机中使用HBr或Cl2等作为等离子体源，以相对于半导体衬底呈倾斜角度的方向来进行等离子体刻蚀，从而实现上述实施LER减小的等离子体刻蚀。

[0035] 在进行离子注入时，可以选择离子能量为5-50kev，离子注入的倾斜角度相对于半导体衬底的法线方向定义，且小于45°，例如可以选择为30°。同样对于等离子刻蚀，也可以选择上述角度。

[0036] 图4示出了根据本发明实施例的用以实现上述工艺的刻蚀装置。如图4所示，该刻蚀装置100包括：处理室101；以及容纳于处理室101内的离子/等离子喷射头102和晶片台104，其中离子/等离子喷射头102用于喷射出离子/等离子束103，待处理的晶片(特别地，包括半导体衬底105和其上形成的特征如栅极106)放置在晶片台104的置物平面上。晶片台104可绕垂直于侧壁平面的轴旋转(如图中虚线所示)一定角度，从而使置物平面的法线与离子/等离子束的射出方向之间的夹角为锐角，并因此使置于其上的半导体衬底105(包括栅极106)相对于离子/等离子束103倾斜，从而实施以上所述的减少LER的处理方法。该装置例如可以通过离子注入机或等离子体刻蚀机来实施。

[0037] 以上针对晶体管结构中的栅极进行了描述。但是本领域普通技术人员应理解，本发明可应用于其他半导体器件、其他特征的处理。例如，所述特征不仅可以如上所述是栅极这样高于半导体衬底表面的特征，而且可以是低于半导体衬底表面的特征，如凹槽等。另外，本发明例如还可以用于处理替代栅工艺中将牺牲栅去除后得到的侧墙内部。

[0038] 以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。