半导体装置

摘要

若采用ASK方式作为半导体装置和读写器之间的通信方式，则在不将数据从读写器发送到半导体装置的情况下无线信号的振幅也因从半导体装置发送到读写器的数据而变化。因此，有时会有将半导体装置所发送的数据误认作从读写器发送到半导体装置的数据的情况。本发明的技术要点如下：半导体装置由天线电路、发送电路、接收电路、以及计算处理电路构成。在天线电路中发送及接收无线信号。另外，发送电路将表示天线电路是否正在发送无线信号的信号输出到接收电路。

权利要求

1.一种半导体装置，包括：

位于衬底上的天线电路、发送电路、接收电路以及计算处理电路，

其中，所述接收电路包括低通滤波器以及用于执行逻辑和运算的控制电路，其中，所述发送电路包括发送数据寄存器、时序控制器和调制信号产生电路，并且其中，在存储从所述计算处理电路输入的所有或一部分发送数据之后，所述发送数据寄存器按照从所述半导体装置发送到读写器的数据的顺序对来自所述计算处理电路的发送数据进行重新排列，并将所重新排列的发送数据作为调制数据顺序输出到所述调制信号产生电路，并且其中，所述发送数据寄存器将状态信号输出到所述用于执行逻辑和运算的控制电路的一个输入。

2.根据权利要求1所述的半导体装置，其中所述低通滤波器的输出连接至所述用于执行逻辑和运算的控制电路的另一个输入。

3.根据权利要求1所述的半导体装置，其中所述天线电路包括天线、共振电容、调制电阻、以及整流电路。

4.根据权利要求3所述的半导体装置，其中所述调制电阻包括N沟道晶体管或P沟道晶体管。

5.根据权利要求1所述的半导体装置，其中所述半导体装置是从由RF芯片、RFID标签、无线标签、ID标签、IC标签、以及RF标签构成的组中选择的一种。

6.一种半导体装置，包括：

位于衬底上的天线电路、发送电路、接收电路以及计算处理电路，

其中，所述接收电路包括低通滤波器以及用于执行逻辑和运算的控制电路，其中，所述发送电路包括发送数据寄存器、时序控制器和调制信号产生电路，其中，在存储从所述计算处理电路输入的所有或一部分发送数据之后，所述发送数据寄存器按照从所述半导体装置发送到读写器的数据的顺序对来自所述计算处理电路的发送数据进行重新排列，并将所重新排列的发送数据作为调制数据顺序输出到所述调制信号产生电路，并且其中，所述发送数据寄存器将状态信号输出到所述用于执行逻辑和运算的控制电路的一个输入，并且其中，所述调制信号产生电路通过使用所述调制数据和由所述时序控制器输入的时序信号产生调制信号。

7.根据权利要求6所述的半导体装置，其中所述低通滤波器的输出连接至所述用于执行逻辑和运算的控制电路的另一个输入。

8.根据权利要求6所述的半导体装置，其中所述天线电路包括天线、共振电容、调制电阻、以及整流电路。

9.根据权利要求8所述的半导体装置，其中所述调制电阻包括N沟道晶体管或P沟道晶体管。

10.根据权利要求6所述的半导体装置，其中所述半导体装置是从由RF芯片、RFID标签、无线标签、ID标签、IC标签、以及RF标签构成的组中选择的一种。

说明书

半导体装置

[0001] 本申请是申请日为2007年6月29日、申请号为200710127902.1、发明名称为“半导体装置”的中国发明专利申请的分案申请。

技术领域

[0002] 本发明涉及以无线通信进行数据收发的半导体装置。本发明特别涉及以振幅调制方式传送数据的半导体装置。

背景技术

[0003] 近年来，小型IC芯片和无线通信用天线组合而成的小型半导体装置(以下也称为半导体装置、RF芯片。还称为RFID标签、无线标签、ID标签、IC标签、RF标签)引人注目。这种半导体装置能够通过使用无线通信装置(以下也称为读写器)交换无线信号(工作磁场)来非接触地进行数据收发如写入数据或读出数据等。

[0004] 例如，可以举出流通业界的商品管理作为以无线通信进行数据收发的半导体装置的应用领域。现在，虽然主要通过利用条形码等管理商品，但是由于条形码是以光学方式而被读取的，所以若存在着遮蔽物则有可能不能读取数据。另一方面，在使用无线通信装置来非接触地进行数据收发的方式中，由于以无线读取半导体装置的数据，所以即使存在着遮蔽物也能够读取数据。因此，商品管理被期待着高效化及低成本化。再者，还被期待着广泛地应用于车票、飞机票、自动付款等(例如，参照专利文件1)。通过以无线通信进行数据收发的小型半导体装置来识别并管理人或物体的这种机制被称为RFID(Radio Frequency Identification；射频识别)，作为IT(信息技术)社会的基本技术引人注目。

[0005] 专利文件1日本专利申请特开2005-346622号公报

[0006] 例如，规定ISO/IEC 15693等作为RFID中的通信标准。在ISO/IEC 15693中，采用13.56MHz±7kHz作为无线信号中的载波的频率，并通过使用ASK(Amplitude Shift Keying；振幅偏移键控)方式在读写器和半导体装置之间进行数据收发。

[0007] 图2表示当使用ASK方式在读写器和半导体装置之间进行数据收发时的无线信号的一个例子。在图2中，无线信号201是以载波的频率振动的电磁波。以无线信号201的振幅的包络线202表示由无线信号201传送的数据。下面，为了方便起见，以无线信号201的振幅最大的情况为“W”，最小的情况为“N”。例如，在半导体装置接收由读写器发送的数据的情况下，基于无线信号201中的“N”出现的样子根据预先规定的编码方式识别数据值。具体地说，能够基于无线信号201中的“N”出现的时序、期间、次数等根据预先规定的编码方式识别数据值。另外，在半导体装置将数据发送到读写器的情况下，能够相应于数据值来根据预先规定的编码方式调制无线信号201，并改变“N”出现的样子，具体来说“N”出现的时序、期间、次数等。作为编码方式，例如可以采用ISO/IEC 15693所规定的4中的1方式。

[0008] 此外，从读写器发送到半导体装置的数据包括如下信号：表示半导体装置的电路复位的复位信号、表示从读写器向半导体装置的数据发送的开始/结束的SOF(Start of Frame；帧起始)/EOF(End of Frame；帧结束)信号、想要向半导体装置发送的数据信号、用来实现半导体装置内部的时钟信号的同步的同步信号、用来检查有没有从读写器向半导体装置的数据发送错误的奇偶信号、等等。另外，从半导体装置发送到读写器的数据包括如下信号：表示从半导体装置向读写器的数据发送的开始/结束的SOF(Start of Frame；帧起始)/EOF(End of Frame；帧结束)信号、想要向读写器发送的数据信号、等等。

[0009] 在这种数据传送方式中，即使不将数据从读写器发送到半导体装置，无线信号的振幅也因从半导体装置发送到读写器的数据而变化。因此，有时会有将半导体装置本身所发送的数据误认作从读写器发送的数据的情况。

发明内容

[0010] 鉴于上述问题，本发明的目的在于提供一种抑制半导体装置的错误工作来提高可靠性的半导体装置。本发明的目的特别在于提供一种提高了可靠性的半导体装置，其中半导体装置本身不会将发送到读写器的数据误认作从读写器发送的数据。

[0011] 本发明的半导体装置包括天线电路、发送电路、接收电路、以及计算处理电路。本发明的半导体装置在天线电路中进行无线信号的收发。另外，天线电路具有产生使无线信号整流化了的信号并将它输出到接收电路的功能。再者，天线电路还具有根据从发送电路输入的用来调制的信号来调制无线信号的功能。发送电路具有基于从计算处理电路输出的发送数据产生用来调制的信号并将它输出到天线电路的功能。另外，发送电路还具有将表示是否正在将数据从半导体装置发送到读写器的信号，即表示是否正在将无线信号从天线电路发送到读写器的信号输出到接收电路的功能。接收电路具有基于从天线电路输入的使无线信号整流化了的信号、以及从发送电路输入的表示是否正在进行数据发送的信号产生解调信号并将它输出到计算处理电路的功能。计算处理电路具有使用从接收电路输入的解调信号进行计算处理，并将发送数据输出到发送电路的功能。本发明的特征在于发送电路将表示是否正在将数据从半导体装置发送到读写器的信号输出到接收电路。另外，本发明的特征还在于接收电路基于从天线电路输入的整流化了的信号、以及从发送电路输入的表示是否正在进行数据发送的信号产生解调信号。接收电路在输入了表示正在将数据从半导体装置发送到读写器的状态信号的情况下，输出某个一定的信号而不管整流信号如何。通过采用这种结构，可以防止半导体装置本身将发送到读写器的数据误认作从读写器发送的数据。

[0012] 本说明书所公开的本发明的结构的特征在于，包括：发送和接收无线信号的天线电路、发送电路、接收电路、以及计算处理电路，其中发送电路将表示天线电路是否正在发送无线信号的信号输出到接收电路。

[0013] 本说明书所公开的本发明的其他结构的特征在于，包括：发送和接收无线信号的天线电路、发送电路、接收电路、以及计算处理电路，其中发送电路将表示天线电路是否正在发送无线信号的信号输出到接收电路，并且接收电路在从发送电路输入到表示天线电路正在发送无线信号的信号的情况下，不管来自天线电路的信号如何也将表示天线电路不接收无线信号的信号输出到计算处理电路。

[0014] 另外，作为本发明的其他结构，天线电路也可以由天线、共振电容、调制电阻、以及整流电路构成。

[0015] 另外，天线可以是环形天线，或者，也可以是偶极天线。

[0016] 另外，调制电阻可以由N沟道晶体管构成，或者，也可以由P沟道晶体管构成。

[0017] 另外，整流电路可以是全波整流电路，或者，整流电路也可以是半波整流电路。

[0018] 另外，本发明的半导体装置也可以由包括形成在具有绝缘表面的衬底上的半导体膜的薄膜晶体管构成。

[0019] 此外，具有绝缘表面的衬底优选是玻璃衬底、石英衬底、塑料衬底、以及SOI衬底中的任何一种。

[0020] 在本说明书中，“无线通信装置”只要具有以无线通信与半导体装置进行信息收发的单元，即可。在其范围内，例如包括具有信息读取功能及信息写入功能中的单方或双方功能的装置，并将它称为读写器。

[0021] 根据本发明，可以提高半导体装置的工作可靠性，因此可以提供高性能半导体装置。尤其是，可以防止半导体装置将从所述半导体装置发送到读写器的数据误认作从所述读写器发送到所述半导体装置的数据。因此，可以抑制半导体装置的错误工作，并可以提供提高了可靠性的半导体装置。

附图说明

[0022] 图1是本发明的半导体装置的示意图；

[0023] 图2是表示当采用ASK方式进行数据收发时的无线信号的一个例子的图；

[0024] 图3是表示本发明的半导体装置的时序图的一个例子的图；

[0025] 图4是表示构成本发明的半导体装置的电路的一个例子的电路图；

[0026] 图5是表示构成本发明的半导体装置的电路的一个例子的电路图；

[0027] 图6是表示构成本发明的半导体装置的电路的一个例子的电路图；

[0028] 图7是表示构成本发明的半导体装置的电路的一个例子的电路图；

[0029] 图8A至8D是表示可适用于本发明的半导体装置的天线的结构例子的图；

[0030] 图9A至9E是表示本发明的半导体装置的使用方式的图；

[0031] 图10A和10B是表示本发明的半导体装置的结构的一个例子的俯视图及截面图；

[0032] 图11A至11D是表示本发明的半导体装置的制造方法的一个例子的图；

[0033] 图12A至12C是表示本发明的半导体装置的制造方法的一个例子的图；

[0034] 图13A至13C是表示本发明的半导体装置的制造方法的一个例子的图；

[0035] 图14A和14B是表示本发明的半导体装置的制造方法的一个例子的图；

[0036] 图15是表示本发明的半导体装置的制造方法的一个例子的图；

[0037] 图16是表示本发明的半导体装置的结构的一个例子的截面图；

[0038] 图17A至17C是表示本发明的半导体装置的制造方法的一个例子的图；

[0039] 图18A至18C是表示本发明的半导体装置的制造方法的一个例子的图；

[0040] 图19是表示本发明的半导体装置的制造方法的一个例子的图；

[0041] 图20A至20C是表示本发明的半导体装置的制造方法的一个例子的图；

[0042] 图21A至21C是表示本发明的半导体装置的制造方法的一个例子的图；

[0043] 图22A至22C是表示本发明的半导体装置的制造方法的一个例子的图；

[0044] 图23A和23B是表示本发明的半导体装置的制造方法的一个例子的图。

具体实施方式

[0045] 以下参照附图说明本发明的实施方式。注意，本发明可以是以多种不同的方式实施的。本领域人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。此外，在用于说明实施方式的所有附图中，使用同一标号表示同一部分或起着同样的作用的部分，省略其重复说明。

[0046] 在本实施方式中，参照图1及图3说明本发明的半导体装置。图1表示本发明的半导体装置的硬件结构。另外，图3是图1所示的本发明的半导体装置的各信号的时序图。

[0047] 在图1中，半导体装置101由天线电路102、发送电路103、接收电路104、以及计算处理电路105构成。在图1中，为了方便说明起见，分别表示接收信号106和发送信号107作为不同信号，但是在实际上，其两者重叠，并在半导体装置101和读写器之间同时进行发送及接收。在本实施方式中，有可能将接收信号106和发送信号107都称为无线信号108。在图1中，省略读写器。

[0048] 天线电路102是进行无线信号108的发送及接收，即从读写器接收接收信号106并将发送信号107发送到读写器的电路。另外，天线电路102具有使从读写器接收的接收信号106整流化来产生平滑化的信号109(以下称为整流信号109)的功能。另外，天线电路102具有调制向读写器发送的信号并产生发送信号107的功能。此时，天线电路102根据从发送电路103输入的调制信号110调制向读写器发送的信号。

[0049] 例如，天线电路102可以由天线、共振电容、调制电阻、整流电路构成。另外，可以使用天线和共振电容构成共振电路。在这种情况下，可以使用构成天线电路102的共振电路来将从读写器接收的接收信号106转换为交流电信号，并使用整流电路将交流电信号整流化及平滑化，以将它转换为整流信号109。作为整流电路，可以使用全波整流电路。另外，可以通过根据从发送电路103输入的调制信号110改变调制电阻值来产生发送到读写器的发送信号107。

[0050] 发送电路103具有如下功能：基于从计算处理电路105输入的发送数据111产生用来调制发送到读写器的信号的信号110(以下称为调制信号110)，并将它输出到天线电路102。此外，发送数据111是计算处理电路105中的计算处理结果。例如，发送电路103根据预先规定的数据编码方式将发送数据111转换为调制信号110。例如，在采用ISO/IEC15693所规定的单一副载波的高速方式作为调制方式的情况下，若发送数据111为“L”则首先产生8脉冲的423.75kHz的脉冲信号作为调制信号110，然后在18.88μs的时间中产生“H”的期间。另外，若发送数据111为“H”则首先在18.88μs的时间中产生“H”作为调制信号110，然后产生8脉冲的423.75kHz的脉冲信号。

[0051] 另外，发送电路103具有将表示半导体装置101是否正在发送数据的信号，即表示天线电路102是否正在发送发送信号107的信号112(以下称为状态信号112)输出到接收电路104的功能。例如，在半导体装置101正在发送数据的情况下，发送电路103可以输出“H”作为状态信号112，而在半导体装置101不发送数据的情况下，发送电路103可以输出“L”作为状态信号112。

[0052] 这里，信号为“L”的情况指的是所述信号的电位为第一电位，例如低电位。另外，信号为“H”的情况指的是所述信号的电位为第二电位，例如比信号为“L”的情况高的电位。

[0053] 接收电路104具有如下功能：基于从天线电路102输入的整流信号109、以及从发送电路103输入的状态信号112，在接收来自读写器的接收信号106的情况下，从整流信号109产生通过解调接收信号106所包括的数据而形成的信号113(以下称为解调信号113)。
此外，在不接收来自读写器的接收信号106的情况下，输出不被解调的一定的信号作为解调信号113而不管整流信号109如何。这里，说明在半导体装置101不发送数据的情况下从发送电路103输入“L”作为状态信号112而在半导体装置101正在发送数据的情况下从发送电路103输入“H”作为状态信号112的情况。在“L”输入到接收电路104作为状态信号112的情况下，产生解调了整流信号109的解调信号113。与此相反，在“H”输入到接收电路104作为状态信号112的情况下，产生不被解调的一定的解调信号113而不管整流信号109如何。

[0054] 例如，接收电路104可以由低通滤波器、以及进行逻辑和计算的控制电路构成。在这种情况下，可以使用构成接收电路104的低通滤波器将从天线电路102输入的整流信号109转换为通过解调接收信号106或发送信号107所包括的数据而形成的信号(以下称为第二解调信号)。另外，通过在控制电路中对转换整流信号109而形成的第二解调信号、以及从发送电路103输入的状态信号112进行逻辑和计算，可以产生通过解调接收信号106所包括的数据而形成的解调信号113、或不被解调的一定的解调信号113。

[0055] 计算处理电路105具有如下功能：根据从接收电路104输入的解调信号113判断半导体装置101所接收的数据是从读写器发送的数据还是半导体装置101本身发送的数据，并进行计算处理，以产生发送数据111。例如，计算处理电路105由CPU、ROM、RAM、专用电路等构成，而且进行计算处理如获得ID号码、密码处理等，来产生计算处理结果作为发送数据111。

[0056] 参照图3的时序图说明图1所示的半导体装置101的工作例子。第一信号308是图1中的无线信号108。第二信号309是图1中的整流信号109。第三信号310是图1中的调制信号110。第四信号311是图1中的发送数据111。第五信号312是图1中的状态信号112。第六信号313是图1中的解调信号113。另外，在图3中，以实线的箭头表示不收发期间301、第一数据接收期间302、第二数据接收期间303、第一数据发送期间304、第二数据发送期间305。

[0057] 在图3中，第一信号308的振幅一直为最大，即“W”的期间是不收发期间301。包括第一信号308的振幅为最小，即“N”的期间且第五信号312为“L”的期间是第一数据接收期间302。另外，包括第一信号308以与第一数据接收期间302不同的时序(timing)成为“N”的期间且第五信号312为“L”的期间是第二数据接收期间303。包括第一信号308为“N”的期间且第五信号312为“H”的期间是第一数据发送期间304。另外，包括第一信号308以与第一数据发送期间304不同的时序成为“N”的期间且第五信号312为“H”的期间是第二数据发送期间305。

[0058] 此外，在本实施方式中，采用ISO/IEC 15693所规定的4中的1方式作为识别从读写器发送的数据的编码方式。4中的1方式是脉冲位置调制方式之一，其中在某个区间中存在着四个进行调制的位置并以进行调制的位置表现二进制数。

[0059] 不收发期间301是读写器不将数据发送到半导体装置101且半导体装置101也不将数据发送到读写器的期间。因此，像图3中的第一信号308那样，图1中的无线信号108的振幅一直为最大，即“W”。此时，图1中的天线电路102基于无线信号108产生整流信号109并输出它。因此，像图3中的第二信号309那样，图1中的整流信号109的振幅一直为最大，即成为“W”的信号。因为半导体装置101不正在将数据发送到读写器，所以图1中的发送电路103输出“L”作为状态信号112。因此，图1中的状态信号112处于与图3中的第五信号312相同的状态。另外，因为半导体装置101不正在将数据发送到读写器，所以图
1中的计算处理电路105也输出“L”作为发送数据111。因此，图1中的发送数据111处于与图3中的第四信号311相同的状态。再者，从图1中的发送电路103输出的调制信号110也成为“L”，处于与图3中的第三信号310相同的状态。图1中的接收电路104对整流信号
109和状态信号112进行逻辑和计算来输出“H”作为解调信号113。因此，图1中的解调信号113处于与图3中的第六信号313相同的状态。此外，计算处理电路105基于解调信号
113判断半导体装置101没有接收来自读写器的数据，并不进行特别的计算处理。此外，这里所述的“特别的计算处理”指的是使用了从读写器发送的数据的计算处理。

[0060] 其次，第一数据接收期间302是读写器将数据发送到半导体装置101的期间。图1中的无线信号108包括其振幅最小的期间。换言之，图3中的第一信号308包括成为“N”的期间。此时，图1中的天线电路102基于无线信号108产生整流信号109并输出它。因此，像图3中的第二信号309那样，图1中的整流信号109包括与第一信号308(图1中的无线信号108)对应的成为“N”的期间。因为半导体装置101不正在将数据发送到读写器，所以图1中的发送电路103输出“L”作为状态信号112。因此，图1中的状态信号112处于与图3中的第五信号312相同的状态。另外，因为半导体装置101不正在将数据发送到读写器，所以图1中的计算处理电路105也输出“L”作为发送数据111。因此，图1中的发送数据111处于与图3中的第四信号311相同的状态。再者，从图1中的发送电路103输出的调制信号110也成为“L”，处于与图3中的第三信号310相同的状态。图1中的接收电路
104对整流信号109和状态信号112进行逻辑和计算来输出解调信号113。图1中的解调信号113处于与图3中的第六信号313相同的状态。这里，图3中的第六信号313与第二信号309(图1中的整流信号109)成为“N”的期间对应地输出“L”。在图1的计算处理电路105中，根据解调信号113成为“L”的时序判断从读写器发送的数据是“HL”。此外，计算处理电路105使用数据“HL”适当地进行计算处理。

[0061] 其次，第二数据接收期间303是读写器将数据发送到半导体装置101的期间。在第二数据接收期间303中，图1中的无线信号108包括其振幅最小的期间。换言之，图3中的第一信号308包括成为“N”的期间。注意，像第一数据接收期间302那样，第二数据接收期间303虽然包括第一信号308成为“N”的期间，但是其成为“N”的时序互不相同。此时，图1中的天线电路102基于无线信号108产生整流信号109并输出它。因此，像图3中的第二信号309那样，图1中的整流信号109包括与第一信号308(图1中的无线信号108)对应的成为“N”的期间。因为半导体装置101不正在将数据发送到读写器，所以图1中的发送电路103输出“L”作为状态信号112。因此，图1中的状态信号112处于与图3中的第五信号312相同的状态。另外，因为半导体装置101不正在将数据发送到读写器，所以图1中的计算处理电路105也输出“L”作为发送数据111。因此，图1中的发送数据111处于与图3中的第四信号311相同的状态。再者，从图1中的发送电路103输出的调制信号110也成为“L”，处于与图3中的第三信号310相同的状态。图1中的接收电路104对整流信号109和状态信号112进行逻辑和计算来输出解调信号113。图1中的解调信号113处于与图3中的第六信号313相同的状态。这里，图3中的第六信号313与第二信号309(图1中的整流信号109)成为“N”的期间对应地输出“L”。在图1的计算处理电路105中，根据解调信号113成为“L”的时序判断从读写器发送的数据是“LL”。此外，计算处理电路105使用数据“LL”适当地进行计算处理。

[0062] 其次，第一数据发送期间304是半导体装置101将数据发送到读写器的期间。此时，发送电路103输出用来调制无线信号108的调制信号110。此外，通过根据预先规定的数据编码方式转换从计算处理电路105输入的发送数据111，产生调制信号110。在图3的第一数据发送期间304中，输出“L”作为图1中的发送数据111，并通过转换该发送数据111输出包括以某个时序成为“H”的期间的调制信号110。因此，图1中的发送数据111处于与图3中的第四信号311相同的状态，而图1中的调制信号110处于与图3中的第三信号310相同的状态。

[0063] 这里，在图1的天线电路102中，根据从发送电路103输入的调制信号110调制无线信号108。具体地说，图1中的无线信号108包括与调制信号110的“H”输出对应的成为“N”的期间。因此，图3中的第一信号308包括与第三信号310的“H”输出对应的成为“N”的期间。另外，在图1的天线电路102中，基于无线信号108产生整流信号109，因此像图3中的第二信号309那样，所述整流信号109包括与第一信号308(图1中的无线信号108)对应的成为“N”的期间。

[0064] 因为半导体装置101正在将数据发送到读写器，所以图1中的发送电路103输出“H”作为状态信号112。因此，图1中的状态信号112处于与图3中的第五信号312相同的状态。至于图1中的接收电路104，因为从发送电路103输入的状态信号112为“H”，所以整流信号109和状态信号112的逻辑和为“H”而不管整流信号109如何。因此，接收电路104输出“H”作为解调信号113，并处于与图3中的第六信号313相同的状态。计算处理电路105接收与不收发期间301相同的解调信号113，判断半导体装置101不接收来自读写器的数据，并不进行特别的计算处理。换言之，虽然无线信号108包括成为“N”的期间，但是计算处理电路105的工作与不收发期间301相同。

[0065] 其次，第二数据发送期间305是半导体装置101将数据发送到读写器的期间。此时，发送电路103输出用来调制无线信号108的调制信号110。此外，通过根据预先规定的数据编码方式转换从计算处理电路105输入的发送数据111，产生调制信号110。在图3的第二数据发送期间305中，输出“H”作为图1中的发送数据111，并通过转换该发送数据111输出包括以与上述第一数据发送期间304不同的时序成为“H”的期间的调制信号110。因此，图1中的发送数据111处于与图3中的第四信号311相同的状态，而图1中的调制信号110处于与图3中的第三信号310相同的状态。并且，图3中的第三信号310包括以与第一数据发送期间304不同的时序成为“H”的期间。

[0066] 这里，在图1的天线电路102中，根据从发送电路103输入的调制信号110调制无线信号108。具体地说，图1中的无线信号108包括与调制信号110的“H”输出对应的成为“N”的期间。因此，图3中的第一信号308包括与第三信号310的“H”输出对应的成为“N”的期间。另外，在图1的天线电路102中，基于无线信号108产生整流信号109，因此像图3中的第二信号309那样，所述整流信号109包括与第一信号308(图1中的无线信号108)对应的成为“N”的期间。

[0067] 因为半导体装置101正在将数据发送到读写器，所以图1中的发送电路103输出“H”作为状态信号112。因此，图1中的状态信号112处于与图3中的第五信号312相同的状态。至于图1中的接收电路104，因为从发送电路103输入的状态信号112为“H”，所以整流信号109和状态信号112的逻辑和为“H”而不管整流信号109如何。因此，接收电路104输出“H”作为解调信号113，并处于与图3中的第六信号313相同的状态。计算处理电路105接收与不收发期间301相同的解调信号113，判断半导体装置101没有接收来自读写器的数据，并不进行特别的计算处理。换言之，虽然无线信号108包括成为“N”的期间，但是计算处理电路105的工作与不收发期间301相同。

[0068] 通过采用上述结构，可以提供一种半导体装置，其中半导体装置不会将自己发送到读写器的数据误认作从读写器发送的数据。换言之，可以提高半导体装置的工作可靠性，并可以提供高性能半导体装置。

[0069] 实施例1

[0070] 在本实施例中，参照图4、图5、图6及图7更详细地说明实施方式所示的构成本发明半导体装置的电路。图4是构成本发明的半导体装置的天线电路102的电路图的一个例子。图5是构成本发明的半导体装置的接收电路104的电路图的一个例子。图6是构成本发明的半导体装置的发送电路103的电路图的一个例子。并且，图7是构成本发明的半导体装置的计算处理电路105的电路图的一个例子。

[0071] 在图4中，天线电路102由天线401、共振电容402、调制电阻403、以及整流电路404构成。虽然在此表示环形天线(coil antenna)作为天线401，但是根据无线信号的频带可以采用偶极天线等的各种方式。共振电容402由电容405构成。共振电路由天线401和共振电容402构成，并通过使用该共振电路可以将接收信号(无线信号)转换为交流电信号。

[0072] 调制电阻403由N沟道晶体管406构成。这里，若输入到天线电路102的调制信号110为“H”，则N沟道晶体管406的栅电极的电位成为“H”，因此能够调制发送信号(无线信号)。此外，调制电阻403也可以由P沟道晶体管构成。在这种情况下，若输入到天线电路102的调制信号110为“L”，则P沟道晶体管的栅电极的电位成为“L”，因此能够调制发送信号(无线信号)。

[0073] 整流电路404是由第一二极管407、第二二极管408、第三二极管409、以及第四二极管410构成的全波整流电路。将在共振电路中产生的交流电信号转换为作为直流电信号的整流信号109。此外，整流电路404也很容易可以是半波整流电路。

[0074] 在图5中，接收电路104由低通滤波器411和控制电路412构成。低通滤波器411由电阻413和电容414构成，并产生与从天线电路102输入的整流信号109的电位振幅相应的电位来输出第二解调信号114。控制电路412由逻辑和电路415构成。控制电路412对第二解调信号114和从发送电路103输入的状态信号112进行逻辑和计算，来产生解调信号113。这里，在状态信号112为“H”的情况下，输出“H”作为解调信号113而不管第二解调信号114的电位如何。

[0075] 在图6中，发送电路103由发送数据寄存器601、时序控制器602、以及调制信号产生电路603构成。

[0076] 发送数据寄存器601具有如下功能：在存储从计算处理电路105输入的所有发送数据111或该发送数据111的一部分之后，按照从半导体装置101发送到读写器的数据的顺序使发送数据111重新排列。另外，发送数据寄存器601还具有将重新排列的发送数据111顺序输出到调制信号产生电路603作为调制数据604的功能。再者，发送数据寄存器
601具有如下功能：在直到输出被存储的所有发送数据111作为调制数据604之前的期间，向接收电路104输出“H”作为状态信号112。

[0077] 时序控制器602具有产生输出到调制信号产生电路603的时序信号605的功能。例如，当采用ISO/IEC 15693所规定的单一副载波的高速方式作为从半导体装置101将数据发送到读写器的方式时，产生423.75kHz的脉冲信号作为时序信号605。

[0078] 调制信号产生电路603具有通过使用从发送数据寄存器601输入的调制数据604和从时序控制器602输入的时序信号605产生调制信号110的功能。例如，说明采用ISO/IEC 15693所规定的单一副载波的高速方式作为从半导体装置101将数据发送到读写器的方式的情况。当调制数据604输出“L”时，首先产生8脉冲的423.75kHz的脉冲信号作为调制信号110，然后在18.88μs的时间中产生“H”。另外，当调制数据604输出“H”时，首先在18.88μs的时间中产生“H”作为调制信号110，然后产生8脉冲的423.75kHz的脉冲信号。

[0079] 在图7中，计算处理电路105由CPU501、ROM(Read Only Memory；只读存储器)502、RAM(Random Access Memory；随机存取存储器)503、以及控制器504构成。

[0080] 控制器504从输入到计算处理电路105的解调信号113中抽出从读写器发送的数据，并将它存储到RAM503中。从读写器发送的数据是例如执行命令或密码数据。另外，在将从读写器发送的数据存储到RAM503之后，控制器504解除CPU501的复位信号。在解除CPU501的复位信号之后，CPU501使用存储到RAM503中的数据根据存储到ROM502中的程序进行处理。此外，CPU501在执行程序时还使用RAM503作为工作区域。CPU501所进行的处理是例如命令解析或密码解读。另外，CPU501将计算处理结果存储到RAM503中。计算处理结果例如是译码数据。在CPU501进行处理之后，CPU501将表示结束的信号发送到控制器504。接着，控制器504读出存储在RAM503中的计算处理结果并输出它作为发送数据111。

[0081] 通过采用上述结构，可以提供一种半导体装置，其中半导体装置不会将自己发送到读写器的数据误认作从读写器发送的数据。换言之，可以提高半导体装置的工作可靠性，并可以提供高性能半导体装置。

[0082] 实施例2

[0083] 下面，参照附图说明本发明的半导体装置的结构例子。图10A是本实施例的半导体装置700的俯视图，而图10B是沿图10A中的A-B线截断的截面图。

[0084] 如图10A所示，在本实施例的半导体装置700中，集成电路706及天线704夹在衬底790和791之间。集成电路706表示图1所示的天线电路102、发送电路103、接收电路104、计算处理电路105。但是，集成电路706不包括构成天线电路102的天线。另外，如图
10B所示，通过连接端子714电连接集成电路706和天线704。

[0085] 对连接端子714和天线704之间的连接没有特别的限制。例如，可以采用通过引线键合连接或凸块连接来连接天线704和连接端子714的方法。再者，可以使用ACF(anisotropic conductive film；各向异性导电膜)贴合连接端子714和天线704。

[0086] 在图10B中，作为集成电路706，包括作为天线电路的一部分的电容部710(例如，图4所示的电容405)、以及构成其他电路(接收电路、发送电路、计算处理电路等)的晶体管部712。注意，这里虽然表示使用薄膜晶体管作为构成所述其他电路的晶体管的例子，但是也可以根据所述其他电路所需要的功能包括电阻元件、电容元件、整流元件等。另外，也可以使用形成在Si片上的MOS晶体管作为构成集成电路706的晶体管。这里，电容部710包括具有薄膜晶体管结构的电容元件，其中在该电容元件的半导体膜部分的整个面中添加有赋予n型的杂质元素或赋予p型的杂质元素。添加有杂质的半导体膜部分用作电容元件的下部电极。当然，除了电容元件以外，天线电路还可以包括薄膜晶体管、电阻元件、整流元件等。

[0087] 如图16所示，也可以在不同衬底上分别形成集成电路706和天线704，并使用各向异性导电粘合材料1036等电连接它们。在图16所示的半导体装置700中，由各向异性导电粘合材料1036粘合而固定形成在衬底1040上的集成电路706和形成在衬底1050上的天线704。各向异性导电粘合材料1036由有机树脂1032及导电粒子1034构成。另外，连接端子714和天线704通过导电粒子1034电连接。

[0088] 这里，表示可适用于本发明的半导体装置的天线形状的一个例子。作为可适用于半导体装置的天线形状，例如可以使用图10A所示的具有线圈形状的天线704(也称为环形天线)。另外，如图8A所示，也可以采用将片状天线704配置在衬底上的集成电路706的周围的结构。另外，如图8B所示，也可以对衬底上的集成电路706采用用来接收高频率的电磁波的天线704的形状。另外，如图8C所示，也可以对衬底上的集成电路706采用180°全向性(能够从所有方向同样地接收)的天线704的形状。另外，如图8D所示，也可以对衬底上的集成电路706采用被拉长为棒状的天线704的形状(也称为偶极天线)。另外，也可以采用平板天线或陶瓷天线。另外，用作天线的导电膜的形状不局限于线状，也可以根据电磁波的波长而设置为曲线状或蜿蜒形状、或将它们组合而成的形状。

[0089] 天线的适当长度根据用来接收的频率而不同。因此，一般说，其长度优选设定为波长的整数分之一。

[0090] 在天线704和读写器之间进行发送及接收的信号的频率根据所规定的ISO标准等而不同。在上述实施方式中，示出了根据ISO/IEC15693的例子，因此说明了使用13.56MHz±7kHz作为频率的情况。当然，在天线704和读写器之间进行发送及接收的信号的频率不局限于此，在采用其他ISO标准等情况下，可以举出125kHz、915MHz、2.45GHz等。
除了上述以外，例如可采用如下频率中的任何频率：亚毫米波的300GHz到3THz、毫米波的
30GHz到300GHz、微波的3GHz到30GHz、极超短波的300MHz到3GHz、超短波的30MHz到
300MHz、短波的3MHz到30MHz、中波的300KHz到3MHz、长波的30KHz到300KHz、以及超长波的3KHz到30KHz。

[0091] 另外，在上述以无线通信进行数据收发的半导体装置中的信号传送方式可以采用电磁耦合方式、电磁感应方式或微波方式等。实施者可以考虑使用用途适当地选择传送方式，并且，可以根据传送方式设置最合适的天线。

[0092] 实施例3

[0093] 在本实施例中，参照图11至14说明上述实施方式所示的本发明的半导体装置的制造方法的一个例子。

[0094] 首先，在衬底701的一个表面上形成剥离层702，然后层叠用作基底膜的绝缘膜703和半导体膜705(例如包含非晶硅的膜)而形成(参照图11A)。此外，可以连续形成剥离层702、绝缘膜703、以及非晶半导体膜705。

[0095] 作为衬底701，可以使用具有绝缘表面的衬底。例如，可以从玻璃衬底、石英衬底、金属衬底(例如不锈钢衬底等)、陶瓷衬底、Si衬底等的半导体衬底等中选出。除此以外，也可以选择聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN，polyethylene naphthalate)、聚醚砜(PES)、丙烯等的衬底作为塑料衬底。此外，在本工序中，虽然将剥离层702设置在衬底701的整个面上，但是也可以根据需要在衬底701的整个面上设置剥离层之后通过使用光刻法选择性地形成剥离层702。另外，在衬底701和剥离层702之间也可以提供用作阻挡层的绝缘膜。

[0096] 作为剥离层702，可以使用金属膜、金属膜和金属氧化膜的叠层结构等。作为金属膜，可以使用由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(zr)、锌(zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、或者铱(Ir)中的元素或者以上述元素为主要成分的合金材料或者化合物材料构成的膜的单层结构或者叠层结构而形成。另外，这些材料可以通过溅射法或各种CVD法诸如等离子体CVD法等而形成。作为金属膜和金属氧化膜的叠层结构，可以在形成上述金属膜之后，进行在氧气氛中或在N2O气氛中的等离子体处理、或在氧气氛中或在N2O气氛中的加热处理，以在金属膜的表面上提供该金属膜的氧化物或者氧化氮化物。例如，在通过溅射法或CVD法等形成钨膜作为金属膜的情况下，可以对钨膜进行等离子体处理来在钨膜的表面上形成由钨氧化物构成的金属氧化膜。另外，在此情况下，用WOx表示钨的氧化物，其中X是2至3，存在X是2的情况(WO2)、X是2.5的情况(W2O5)、X是2.75的情况(W4O11)和X是3的情况(WO3)等。当形成钨的氧化物时，对如上举出的X的值没有特别的限制，根据蚀刻率等确定要形成的氧化物，即可。另外，还可以例如在形成金属膜(例如，钨)之后，通过使用溅射法在该金属膜上形成绝缘膜诸如氧化硅(SiO2)等，来在金属膜和绝缘膜的界面形成所述金属膜的氧化物(例如，钨上的钨氧化物)。此外，作为等离子体处理，例如还可以进行高密度等离子体处理。这里，高密度等离子体处理指的是11 -3
使用高频并在电子密度为1×10 cm 以上且电子温度为1.5eV以下的条件下进行的等离子体处理。具体地说，优选使用如下等离子体：使用微波(典型地说，2.45GHz)等的高频来实
11 -3 13 -3
现激发，而且电子密度为1×10 cm 以上且1×10 cm 以下并且电子温度为0.5eV以上且
1.5eV以下。此外，除了金属氧化膜以外，还可以使用金属氮化物或金属氧化氮化物作为剥离层702。在此情况下，在氮气氛中或在氮和氧气氛中对金属膜进行等离子体处理或加热处理，即可。

[0097] 绝缘膜703通过使用CVD法或溅射法等且使用氧化硅、氮化硅、氧化氮化硅(SiOxNy)(x＞y＞0)、氮化氧化硅(SiNxOy)(x＞y＞0)等的绝缘材料而形成。例如，当绝缘膜703具有两层结构时，优选作为第一层绝缘膜形成氮化氧化硅膜并作为第二层绝缘膜形成氧化氮化硅膜。此外，也可以作为第一层绝缘膜形成氮化硅膜并作为第二层绝缘膜形成氧化硅膜。绝缘膜703用作阻挡层，以防止杂质元素从衬底701或剥离层702混入到形成在该剥离层702上方的元件。如此，通过形成用作阻挡层的绝缘膜703，可以防止来自衬底701的Na等碱金属或碱土类金属、来自剥离层702的剥离层所包含的杂质元素带给形成在其上的元件的负面影响。注意，在使用石英作为衬底701的情况下，也可以省略绝缘膜703。

[0098] 通过溅射法、LPCVD法、等离子体CVD法等以25nm至200nm(优选为30nm至150nm)的厚度来形成非晶半导体膜705。

[0099] 接着，对非晶半导体膜705照射激光束来进行晶化。此外，还可以通过将如下方法组合而成的方法等来使非晶半导体膜705结晶化：激光束的照射、利用RTA或退火炉的热结晶化法、或利用促进结晶化的金属元素的热结晶化法。

[0100] 接着，对所获得的结晶半导体膜的整个面或选择性地进行沟道掺杂工序，来以低浓度添加赋予p型的杂质元素或赋予n型的杂质元素。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。这16 3 17
里，使用硼(B)作为杂质元素，来进行添加以使半导体膜包含浓度为1×10 /cm 至5×10 /
3
cm 的所述硼。然后，将所获得的结晶半导体膜蚀刻为所希望的形状，以形成半导体膜732、半导体膜734、半导体膜736、半导体膜738、半导体膜740(参照图11B)。此外，也可以在将结晶半导体膜蚀刻为所希望的形状之后进行沟道掺杂工序。

[0101] 接着，覆盖半导体膜732、734、736、738及740地形成栅绝缘膜745(参照图11C)。

[0102] 作为栅绝缘膜745，通过CVD法或溅射法等，使用如下绝缘材料来形成：氧化硅、氮化硅、氧化氮化硅(SiOxNy)(x＞y＞0)、氮化氧化硅(SiNxOy)(x＞y＞0)等。例如，当栅绝缘膜745具有两层结构时，优选作为第一层绝缘膜形成氧化氮化硅膜并且作为第二层绝缘膜形成氮化氧化硅膜。此外，也可以作为第一层绝缘膜形成氧化硅膜并且作为第二层绝缘膜形成氮化硅膜。

[0103] 以下，简要地描述结晶半导体膜732、734、736、738及740的制造工序的一个例子。首先，通过等离子体CVD法形成50nm至60nm厚的非晶半导体膜。接着，在将包含作为促进结晶化的金属元素的镍的溶液保持在非晶半导体膜上之后，对非晶半导体膜进行脱氢处理(500℃，一个小时)和热结晶处理(550℃，四个小时)，来形成结晶半导体膜。之后，通过照射激光束而且使用光刻法，来形成结晶半导体膜732、734、736、738及740。注意，还可以只通过照射激光束，而不进行使用促进结晶化的金属元素的热结晶化，来使非晶半导体膜结晶化。

[0104] 作为用来进行结晶化的激光振荡器，可以使用连续振荡激光器(以下也称为CW激光器)或脉冲振荡激光器(以下也称为脉冲激光器)。这里，作为激光器可以采用如下的一种或多种激光器：气体激光器诸如Ar激光器、Kr激光器、受激准分子激光器；将在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti:蓝宝石激光器；铜蒸气激光器；以及金蒸气激光器。通过照射能够从这种激光器中获得的基波以及第二次谐波到第四次谐波的激光束，可以获得大粒径的结晶。例如，可以使用Nd:YVO4激光器(基波：1064nm)的第2 2
二次谐波(532nm)或第三次谐波(355nm)。此时，需要大约0.01MW/cm 至100MW/cm(优选
2 2
为0.1MW/cm 至10MW/cm)的激光能量密度。而且，以大约10cm/sec至2000cm/sec的扫描速度进行照射。注意，在单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4中添加Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta之中的一种或多种作为掺杂物而获得的材料用作介质的激光器、Ar离子激光器、或Ti:蓝宝石激光器可以实现连续振荡，而且，通过Q开关动作或模式同步等可以以10MHz以上的振荡频率实现脉冲振荡。当以10MHz以上的振荡频率来使激光束振荡时，从半导体膜被激光束熔融直到凝固之前，对半导体膜辐照下一个脉冲振荡的激光束。因此，不同于使用振荡频率低的脉冲激光的情况，由于固相和液相之间的界面可以在半导体膜中连续地移动，可以获得在扫描方向上连续生长的晶粒。

[0105] 另外，还可以通过对半导体膜732、734、736、738及740进行上述高密度等离子体处理来使表面氧化或者氮化，以形成栅绝缘膜745。例如，进行导入了He、Ar、Kr、Xe等的稀有气体和氧、氧化氮(NO2)、氨、氮、氢等的混合气体的等离子体处理来形成。在此情况下，通过导入微波实现等离子体激发，可以产生电子温度低且密度高的等离子体。通过使用以这种高密度等离子体产生的氧自由基(有时，含有OH自由基)或氮自由基(有时，含有NH自由基)，可以使半导体膜的表面氧化或氮化。

[0106] 通过这种使用了高密度等离子体的处理，厚度为1nm至20nm，典型为5nm至10nm的绝缘膜被形成于半导体膜上。在此情况下的反应为固相反应。因此，可以使该绝缘膜和半导体膜之间的界面态密度成为极低。因为上述高密度等离子体处理直接使半导体膜(晶体硅、或者多晶硅)氧化(或者氮化)，所以理想地说，可以使所形成的绝缘膜的厚度不均匀性极小。此外，由于在晶体硅的晶粒界面也不会进行强烈的氧化，所以成为极理想的状态。换句话说，当通过在此所示的高密度等离子体处理使半导体膜的表面固相氧化时，不会在晶粒界面中引起异常的氧化反应，而可以形成具有良好均匀性且低界面态密度的绝缘膜。

[0107] 作为栅绝缘膜，可以仅仅使用通过高密度等离子体处理而形成的绝缘膜，或者，也可以通过利用等离子体或者热反应的CVD法进一步淀积层叠氧化硅、氧化氮化硅或者氮化硅等的绝缘膜。在任何情况下，通过将用高密度等离子体形成的绝缘膜包括于栅绝缘膜的一部分或全部而成的晶体管，可以减少特性的不均匀性。

[0108] 此外，一边对半导体膜照射从连续振荡激光器或以10MHz以上的频率振荡的激光器中获得的激光束，一边向一个方向扫描半导体膜，而使该半导体膜晶化而得到的半导体膜732、734、736、738及740，具有其结晶体在该激光束的扫描方向上生长的特征。当按照沟道长度方向(沟道形成区被形成时载流子流动的方向)设定其扫描方向来配置晶体管，并且组合通过上述高密度等离子体处理而形成的栅绝缘膜时，可以获得特性不均匀性小且电场效应迁移率高的薄膜晶体管(TFT)。

[0109] 接着，对半导体膜732及740添加赋予p型的杂质元素或赋予n型的杂质元素，以形成半导体膜742及744(参照图11C)。半导体膜742及744用作之后完成的电容元件的下部电极。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。这里，使用磷(P)作为杂质元素，来进行添加以17 3 20 3
使半导体膜包含浓度为1×10 /cm 至1×10 /cm 的所述磷。此时，使用掩模746覆盖半导体膜734、736及738，以不被添加杂质元素。作为掩模746，可以使用抗蚀剂掩模。

[0110] 其次，在栅绝缘膜745上层叠形成第一导电膜和第二导电膜。在此，第一导电膜通过CVD法或者溅射法等以20nm至100nm的厚度而形成。第二导电膜以100nm至400nm的厚度而形成。作为第一导电膜和第二导电膜，采用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和铌(Nb)等的元素或者以这些元素为主要成分的合金材料或化合物材料而形成。或者，采用以掺杂了磷等的杂质元素的多晶硅为代表的半导体材料而形成第一导电膜和第二导电膜。作为第一导电膜和第二导电膜的组合的实例，可以举出氮化钽膜和钨膜、氮化钨膜和钨膜、或者氮化钼膜和钼膜等。由于钨和氮化钽具有高耐热性，因此在形成第一导电膜和第二导电膜后，可以进行以热活化为目的的加热处理。另外，在不是双层结构而是三层结构的情况下，可以采用由钼膜、铝膜和钼膜组成的叠层结构。这里，形成氮化钽膜作为第一导电膜，并形成钨膜作为第二导电膜。

[0111] 接着，通过进行蚀刻来选择性地去除第一导电膜及第二导电膜，使包括所述第一导电膜及第二导电膜的叠层结构的一部分残留，以形成栅电极748、750、752、754及756(参照图11D)。此外，栅电极748及756用作之后完成的电容元件的上部电极。

[0112] 接着，以栅电极752及754为掩模通过离子掺杂法或离子注入法对半导体膜736及738以低浓度添加赋予n型的杂质元素，以形成杂质区域758及760。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。这里，使用磷(P)作为赋予n型的杂质元素，来进行17 3 19 3
添加以使半导体膜736及738包含浓度为5×10 /cm 至1×10 /cm 的所述磷。此时，使用掩模762覆盖半导体膜742、734及744，以不被添加杂质元素。作为掩模762，可以使用抗蚀剂掩模(参照图12A)。

[0113] 接着，以栅电极750为掩模将赋予p型的杂质元素以高浓度添加到半导体膜734，以形成用作源区或漏区的杂质区域764、以及沟道形成区域765。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。这里，使用硼(B)作为赋予p型的杂质元素，来进行19 3 21 3
添加以使半导体膜734包含浓度为1×10 /cm 至1×10 /cm 的所述硼。此时，使用掩模
766覆盖半导体膜742、736、738及744，以不被添加杂质元素。作为掩模766，可以使用抗蚀剂掩模(参照图12B)。

[0114] 然后，覆盖栅绝缘膜745和栅电极748、750、752、754及756地形成绝缘膜。通过等离子体CVD法或溅射法等以单层或叠层形成包含无机材料如硅、硅的氧化物或硅的氮化物的膜、包含有机材料如有机树脂等的膜来形成绝缘膜。接着，通过进行以垂直方向为主体的各向异性蚀刻来选择性地蚀刻绝缘膜，以形成与栅电极748、750、752、754及756的侧面接触的绝缘膜768(也称为侧壁)。绝缘膜768用作当形成LDD(Lightly Doped drain；轻掺杂漏)区域时的掺杂用掩模。

[0115] 接着，以栅电极752及754和绝缘膜768为掩模将赋予n型的杂质元素以高浓度添加到半导体膜736及738。在半导体膜736中，形成用作源区或漏区的杂质区域770、形成LDD区域的低浓度杂质区域772、以及沟道形成区域773。在半导体膜738中，形成用作源区或漏区的杂质区域774、形成LDD区域的低浓度杂质区域776、以及沟道形成区域777。这里，使用磷(P)作为赋予n型的杂质元素，来进行添加以使半导体膜736及738包含浓度
20 3 21 3
为1×10 /cm 至5×10 /cm 的所述磷。此时，使用掩模778覆盖半导体膜742、734及744，以不被添加杂质元素。作为掩模778，可以使用抗蚀剂掩模(参照图12C)。

[0116] 通过进行上述工序，形成电容元件1310、P沟道型薄膜晶体管1320、N沟道型薄膜晶体管1330、N沟道型薄膜晶体管1340、以及电容元件1350(参照图13A)。

[0117] 关于P沟道型薄膜晶体管1320，在与栅电极750重叠的半导体膜734的区域中形成有沟道形成区域765，在与栅电极750不重叠的半导体膜734的区域中形成有形成源区或漏区的杂质区域764。此外，在P沟道型薄膜晶体管1320中也可以提供有LDD区域。

[0118] 关于N沟道型薄膜晶体管1330，在与栅电极752重叠的半导体膜736的区域中形成有沟道形成区域773，在与栅电极752及绝缘膜768不重叠的区域中形成有形成源区或漏区的杂质区域770，并在与绝缘膜768重叠的区域中的、在沟道形成区域773和杂质区域770之间形成有低浓度杂质区域772。另外，N沟道型薄膜晶体管1340也同样地形成有沟道形成区域777、低浓度杂质区域776、以及杂质区域774。

[0119] 接着，覆盖栅绝缘膜745、绝缘膜768、栅电极748、750、752、754及756等地以单层或叠层形成绝缘膜780。通过CVD法、溅射法、SOG法、液滴喷射法、丝网印刷法等使用硅的氧化物或硅的氮化物等的无机材料、聚酰亚胺、聚酰胺、苯并环丁烯、丙烯、环氧等的有机材料、或硅氧烷材料等形成单层或叠层的绝缘膜。

[0120] 接着，在绝缘膜780中形成开口部，并在该开口部及绝缘膜780上形成导电膜782、784、786、788及792。导电膜782与电容元件1310的半导体膜742电连接。与此同样，导电膜792与电容元件1350的半导体膜744电连接。另外，导电膜784、786及788与形成在半导体膜734、736及738中的杂质区域764、770及774分别电连接。导电膜784、786及
788用作薄膜晶体管1320、1330及1340的源电极或漏电极。此外，以包括电容元件1310及
1350、薄膜晶体管1320、1330及1340等的层为元件形成层720(参照图13B)。元件形成层
720相当于图10A和10B中的集成电路。

[0121] 优选在形成绝缘膜780之前或在绝缘膜780具有叠层结构的情况下形成绝缘膜780中的一个层或多个层之后进行目的在于恢复半导体膜的结晶性、激活已添加到半导体膜中的杂质元素或氢化半导体膜的加热处理。对于加热处理，优选采用热退火法、激光退火法或RTA法等。

[0122] 导电膜782、784、786、788及792通过CVD法或溅射法等，使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)的元素、以上述元素为其主要成分的合金材料或化合物材料，以单层或叠层形成。以铝为其主要成分的合金材料，例如相当于其主要成分是铝且含镍的材料、或者主要成分是铝且含镍以及碳和硅中之一或二者的合金材料。作为导电膜782、784、786、788及792，例如优选采用阻挡膜、铝-硅(Al-Si)膜和阻挡膜的叠层结构、或者阻挡膜、铝-硅(Al-Si)膜、氮化钛(TiN)膜和阻挡膜的叠层结构。要注意的是，阻挡膜相当于由钛、钛的氮化物、钼、或钼的氮化物构成的薄膜。由于铝和铝硅的电阻值低而且价廉，所以是形成导电膜782、784、786、788及792的最佳材料。另外，当提供上层和下层阻挡层时可以防止产生铝或铝硅的小丘。此外，当由还原性高的元素钛形成阻挡膜时，即使在结晶半导体膜上形成薄的自然氧化膜，也可以还原该自然氧化膜而获得与结晶半导体膜的良好接触。

[0123] 接着，覆盖导电膜782、784、786、788及792地形成绝缘膜709，并在该绝缘膜709上形成连接端子714。连接端子714电连接元件形成层720和之后形成的天线。具体地说，连接端子714电连接导电膜782及792和之后形成的天线，其中所述导电膜782及792与电容元件1310及1350电连接。可以使用上述导电膜782、784、786、788及792所示的任一材料形成连接端子714。

[0124] 可以通过CVD法或溅射法等，使用由如下材料构成的单层或叠层结构形成绝缘膜709：氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、氮化氧化硅(SiNxOy)(x＞y)等的包含氧或氮的绝缘膜、DLC(类金刚石碳)等的包含碳的膜、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯等的有机材料、或硅氧烷树脂等的硅氧烷材料。此外，硅氧烷材料是相当于包含Si-O-Si键的材料。硅氧烷由硅(Si)和氧(O)键形成其骨架结构，作为取代基，使用至少包含氢的有机基团(例如烷基或芳香烃)。或者，氟基团也可以用作取代基。而且，至少包含氢的有机基团和氟基团也可以用作取代基。

[0125] 接着，在连接端子714和绝缘膜709上形成天线704。天线704形成为经由连接端子714电连接到元件形成层720。天线704通过CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷射法、分配器法、镀法等由导电材料形成。关于导电材料，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、以这些元素为主成分的合金材料或化合物材料，并且采用单层结构或叠层结构来形成。

[0126] 例如，当使用丝网印刷法形成天线704时，可以通过选择性地印刷导电膏来进行设置，在所述导电膏中，粒径为几nm至几十μm的导体粒子溶解或分散到有机树脂中。作为导体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、和钛(Ti)等中的任何一个以上的金属粒子、卤化银的微粒子、或者分散性纳米粒子。此外，作为包含在导电膏的有机树脂，可以使用选自用作金属粒子的粘合剂、溶剂、分散剂和覆盖材料的有机树脂中的一个或多个。典型地，可以举出环氧树脂、硅酮树脂等的有机树脂。此外，当形成导电膜时，优选压出导电膏之后进行焙烧。例如，当使用以银为主要成分的微粒子(例如粒径为1nm以上且100nm以下)作为导电膏的材料时，通过以150℃至300℃的温度范围焙烧而使其固化，来可以获得导电膜。此外，也可以使用以焊料或不包含铅的焊料为主要成分的微粒子，在这种情况下优选使用粒径为20μm以下的微粒子。焊料或不包含铅的焊料具有一个优点就是低成本。注意，当从上面看时，图13C所示的天线704具有线圈形状。

[0127] 接着，覆盖天线704地形成绝缘膜722(参照图13C)。可以通过CVD法或溅射法等，使用由如下材料构成的单层或叠层结构设置绝缘膜722：氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、氮化氧化硅(SiNxOy)(x＞y)等的包含氧或氮的绝缘膜、DLC(类金刚石碳)等的包含碳的膜、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯等的有机材料、或硅氧烷树脂等的硅氧烷材料。

[0128] 接着，从衬底701剥离形成在剥离层702上的包括绝缘膜703至绝缘膜722的层(以下称为层794)。例如，通过照射激光束(例如UV光)在除了电容元件及薄膜晶体管之外的区域中形成开口部796后(参照图14A)，利用物理力从衬底701剥离出层794(参照图14B)。此外，也可以在从衬底701剥离出层794之前，将蚀刻剂导入到所形成的开口部796中来选择性地去除剥离层702。作为蚀刻剂，使用含氟化卤素或卤间化合物的气体或液体。例如，使用三氟化氯(ClF3)作为含氟化卤素的气体。于是，层794处于从衬底701被剥离的状态。注意，剥离层702可以被部分地留下，而不被完全去除。通过进行这种处理，可以减少蚀刻剂的消耗，且可以缩短为去除剥离层花费的处理时间。另外，在去除剥离层702之后，也可以在衬底701上保持有层794。此外，也可以通过再利用被剥离了层794的衬底
701，来缩减成本。

[0129] 接着，通过将层794的一个面(暴露着绝缘膜722的一面)粘合到第一基体1510，从衬底701完全剥离出层794。然后，通过将层794的另一个面(暴露着绝缘膜703的一面)粘合到第二基体1520并进行加热处理及加压处理的单方或双方，以第一基体1510和第二基体1520密封层794(参照图15)。第一基体1510和第二基体1520相当于如下材料：呈现热可塑性的膜(聚烯烃、包含氟的聚烯烃、聚酯类等)、由纤维材料构成的纸、基材膜(聚酯、聚酰胺、无机蒸镀膜、纸类等)、以及粘合性合成树脂膜(丙烯类合成树脂、环氧类合成树脂等)的叠层膜等。

[0130] 另外，作为第一基体1510和第二基体1520，也可以使用进行了防止静电等的带电防止处理的膜(以下记为带电防止膜)。作为带电防止膜，可以举出在树脂中分散有能够防止带电的材料的膜、贴合有能够防止带电的材料的膜等。作为设有能够防止带电的材料的膜，可以采用单面上设有能够防止带电的材料的膜，也可以采用双面上设有能够防止带电的材料的膜。再者，单面上设有能够防止带电的材料的膜可以在设有能够防止带电的材料的一面位于膜的内侧的状态下贴合到层上，也可以在设有能够防止带电的材料的一面位于膜的外侧的状态下被贴合到层上。注意，可以将能够防止带电的材料设在膜的整个面或一部分上。在此，作为能够防止带电的材料，可以使用金属、铟和锡的氧化物(ITO)、界面活性剂如两性界面活性剂、阳离子界面活性剂、非离子界面活性剂等。此外，除了上述以外，还可以使用包含含有羧基和季铵碱作为侧链的交联共聚物高分子的树脂材料等作为能够防止带电的材料。可以将这些材料贴合在膜上，混入在膜中，或者涂敷在膜上而形成带电防止膜。通过使用带电防止膜进行密封，可以抑制当作为商品处理时来自外部的静电等给予半导体元件的负面影响。

[0131] 通过进行上述工序，可以制造本发明的半导体装置。再者，通过进行上述工序，可以制造提高了工作可靠性且具有柔性(挠性)的半导体装置。

[0132] 实施例4

[0133] 在本实施例中，参照图17至图19说明与上述实施例不同的半导体装置的制造方法的一个例子。具体地说，说明在半导体衬底上形成MOS晶体管的例子。

[0134] 注意，在本实施例中，典型地表示构成集成电路的晶体管部。这里，说明P沟道晶体管及N沟道晶体管的制造方法。

[0135] 首先，在半导体衬底2300上形成分离元件的区域2304及区域2306(以下也称为区域2304及2306)(参照图17A)。由绝缘膜2302(也称为场氧化膜)分离形成在半导体衬底2300上的区域2304及2306。这里，表示使用具有n导电型的单晶Si衬底作为半导体衬底2300并且在半导体衬底2300上的区域2306中提供了p阱2307的例子。

[0136] 半导体衬底2300只要是半导体衬底，就可以没有特别的限制而使用。例如，可以使用具有n或p导电型的单晶Si衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)、通过使用贴合法或SIMOX(Separation by Implanted Oxygen；注入氧隔离)法而制作的SOI(Silicon on Insulator；绝缘体基硅)衬底等。

[0137] 通过适当地使用选择氧化法(LOCOS(Local Oxidation of Silicon；硅的局部氧化)法)或沟槽分离法等，可以形成元件分离区域2304及2306。

[0138] 另外，通过将具有p导电型的杂质元素选择性地导入到半导体衬底2300，可以在半导体衬底2300的区域2306中形成p阱2307。作为呈现p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。

[0139] 此外，在本实施例中，使用具有n导电型的半导体衬底作为半导体衬底2300，因此不将杂质元素导入到区域2304中，但是也可以通过导入呈现n型的杂质元素来在区域2304中形成n阱。作为呈现n型的杂质元素，可以使用磷(P)或砷(As)等。相反，在使用具有p导电型的半导体衬底的情况下，也可以构成为通过导入呈现n型的杂质元素来在区域2304中形成n阱，而在区域2306中不导入杂质元素。

[0140] 接着，覆盖区域2304及2306地分别形成绝缘膜2332及2334(参照图17B)。

[0141] 例如，通过进行热处理使形成在半导体衬底2300上的区域2304及2306的表面氧化，可以以氧化硅膜形成绝缘膜2332及2334。另外，还可以通过在使用热氧化法形成氧化硅膜之后进行氮化处理来使氧化硅膜的表面氮化，以氧化硅膜、以及包含氧和氮的膜(以下也称为氧氮化硅膜)的叠层结构形成绝缘膜2332及2334。

[0142] 除此以外，也可以进行如上所述的等离子体处理形成绝缘膜2332及2334。例如，通过对形成在半导体衬底2300上的区域2304及2306的表面以高密度等离子体处理进行氧化处理或氮化处理，可以形成氧化硅(SiOx)膜或氮化硅(SiNx)膜作为绝缘膜2332及2334。另外，也可以在通过高密度等离子体处理对区域2304及2306的表面进行氧化处理之后，通过再次进行高密度等离子体处理来进行氮化处理。在这种情况下，氧化硅膜形成为与区域2304及2306的表面接触，并且氧氮化硅膜形成在所述氧化硅膜上，因此绝缘膜2332及2334成为由氧化硅膜和氧氮化硅膜的叠层构成的膜。另外，也可以在通过热氧化法在区域2304及2306的表面上形成氧化硅膜之后，以高密度等离子体处理进行氧化处理或氮化处理。

[0143] 另外，形成在半导体衬底2300的区域2304及2306上的绝缘膜2332及2334在之后完成的晶体管中用作栅绝缘膜。

[0144] 其次，覆盖形成在区域2304及2306上方的缘缘膜2332及2334地形成导电膜(参照图17C)。这里，表示顺序层叠导电膜2336及2338作为导电膜形成的例子。当然，也可以采用单层或三层以上的叠层结构形成导电膜。

[0145] 导电膜2336及2338可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和钕(Nb)等中的元素；或以这些元素为主要成分的合金材料或化合物材料形成。此外，导电膜2336及2338还可以由将这些元素氮化了的金属氮化膜形成。除此之外，导电膜2336及2338还可以由以掺杂了磷等的杂质元素的多晶硅为典型的半导体材料形成。

[0146] 这里，使用氮化钽形成导电膜2336，并且在其上使用钨以叠层结构形成导电膜2338。此外，还可以使用选自氮化钨、氮化钼、或氮化钛中的单层或叠层膜作为导电膜2336，并且使用选自钽、钼、或钛中的单层或叠层膜作为导电膜2338。

[0147] 接着，通过选择性地进行蚀刻来去除所层叠设置的导电膜2336及2338，使导电膜2336及2338残留在区域2304及2306上方的一部分，以分别形成栅电极2340及2342(参照图18A)。

[0148] 接着，选择性地形成抗蚀剂掩模2348来覆盖区域2304，并以所述抗蚀剂掩模2348和栅电极2342为掩模将杂质元素导入到区域2306中，来形成杂质区域(参照图18B)。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。作为呈现n型的杂质元素，可以使用磷(P)或砷(As)等。作为呈现p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。这里，使用磷(P)作为杂质元素。

[0149] 在图18B中，通过导入杂质元素，在区域2306中提供形成源区或漏区的杂质区域2352和沟道形成区域2350。

[0150] 接着，选择性地形成抗蚀剂掩模2366来覆盖区域2306，并以所述抗蚀剂掩模2366和栅电极2340为掩模将杂质元素导入到区域2304中，来形成杂质区域(参照图18C)。作为杂质元素，使用赋予n型的杂质元素或赋予p型的杂质元素。作为呈现n型的杂质元素，可以使用磷(P)或砷(As)等。作为呈现p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。这里，导入其导电型与在图18B中导入到区域2306中的杂质元素不同的杂质元素(例如硼(B))。其结果，形成源区或漏区的杂质区域2370、以及沟道形成区域2368形成在区域2304中。

[0151] 然后，覆盖绝缘膜2332及2334、栅电极2340及2342地形成第二绝缘膜2372，并在该第二绝缘膜2372上形成与分别形成在区域2304及2306中的杂质区域2352及2370电连接的导电膜2374(参照图19)。

[0152] 可以通过CVD法或溅射法等，使用由如下材料构成的单层或叠层结构形成第二绝缘膜2372：氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、氮化氧化硅(SiNxOy)(x＞y)等的包含氧或氮的绝缘膜、DLC(类金刚石碳)等的包含碳的膜、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯等的有机材料、或硅氧烷树脂等的硅氧烷材料。此外，硅氧烷材料是相当于包含Si-O-Si键的材料。硅氧烷由硅(Si)和氧(O)键构成其骨架结构，作为取代基，使用至少包含氢的有机基团(例如烷基或芳香烃)。或者，氟基团也可以用作取代基。或者，至少包含氢的有机基团和氟基团也可以用作取代基。

[0153] 导电膜2374通过CVD法或溅射法等使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)的元素、以上述元素为其主要成分的合金材料或化合物材料以单层或叠层形成。以铝为其主要成分的合金材料，相当于例如其主要成分是铝且含镍的材料、或者主要成分是铝且含镍以及碳和硅中之一或二者的合金材料。作为导电膜2374，例如优选采用阻挡膜、铝-硅(Al-Si)膜和阻挡膜的叠层结构、或者阻挡膜、铝-硅(Al-Si)膜、氮化钛(TiN)膜和阻挡膜的叠层结构。要注意的是，阻挡膜相当于由钛、钛的氮化物、钼、或钼的氮化物构成的薄膜。由于铝和铝硅的电阻值低而且价廉，所以是形成导电膜2374的最佳材料。另外，当提供上层和下层阻挡层时可以防止产生铝或铝硅的小丘。此外，当由还原性高的元素钛形成阻挡膜时，即使在结晶半导体膜上形成薄的自然氧化膜，也可以还原该自然氧化膜而获得与结晶半导体膜的良好接触。

[0154] 通过进行上述工序，可以获得提高了工作可靠性的半导体装置，该半导体装置包括形成在半导体衬底2300的区域2304中的P沟道晶体管、以及形成在区域2306中的N沟道晶体管。

[0155] 注意，构成本发明的半导体装置的晶体管结构不局限于附图所示的结构。例如，可以采用反交错结构、FinFET(鳍式场效晶体管)结构等结构的晶体管结构。优选采用FinFET结构，因为可以抑制由晶体管尺寸的微细化导致的短沟道效应。

[0156] 实施例5

[0157] 在本实施例中，参照图20至图23说明与上述实施例不同的半导体装置的制造方法。具体地说，说明通过使用与上述实施例4不同的制造方法形成MOS晶体管的例子。

[0158] 首先，在半导体衬底2600上形成绝缘膜。这里，使用具有n导电型的单晶Si衬底作为半导体衬底2600，并在该半导体衬底2600上形成绝缘膜2602及2604(参照图20A)。例如，对半导体衬底2600进行热处理来形成氧化硅(SiOx)膜作为绝缘膜2602，并在该绝缘膜2602上通过CVD法形成氮化硅(SiNx)膜作为绝缘膜2604。

[0159] 半导体衬底2600只要是半导体衬底，就可以没有特别的限制而使用。例如，可以使用具有n或p导电型的单晶Si衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)、通过使用贴合法或SIMOX(Separation by IMplanted OXygen；注入氧隔离)法而制作的SOI(Silicon on Insulator；绝缘体基硅)衬底等。

[0160] 另外，也可以在形成绝缘膜2602之后以上述高密度等离子体处理使所述绝缘膜2602氮化，来形成绝缘膜2604。此外，形成在半导体衬底2600上的绝缘膜也可以采用单层或三层以上的叠层结构来设置。

[0161] 接着，在绝缘膜2604上选择性地形成抗蚀剂掩模2606的图案，并以该抗蚀剂掩模2606为掩模选择性地进行蚀刻，以在半导体衬底2600中选择性地形成凹部2608(参照图
20B)。作为半导体衬底2600、绝缘膜2602及2604的蚀刻，可以采用利用了等离子体的干蚀刻来进行。

[0162] 接着，在去除抗蚀剂掩模2606的图案之后，填充形成在半导体衬底2600上的凹部2608地形成绝缘膜2610(参照图20C)。

[0163] 通过CVD法或溅射法等使用氧化硅、氮化硅、氧化氮化硅(SiOxNy)(x＞y＞0)、氮化氧化硅(SiNxOy)(x＞y＞0)等的绝缘材料形成绝缘膜2610。这里，通过常压CVD法或减压CVD法使用TEOS(四乙氧基硅烷)气体形成氧化硅膜作为绝缘膜2610。

[0164] 接着，进行研磨处理、抛光处理、或CMP(Chemical Mechanical Polishing；化学机械抛光)处理，以暴露半导体衬底2600的表面。这里，通过暴露半导体衬底2600的表面，在形成在半导体衬底2600的凹部2608中的绝缘膜2611之间提供区域2612及2613。注意，通过进行研磨处理、抛光处理、或CMP处理来去除形成在半导体衬底2600的表面上的绝缘膜2610，获得绝缘膜2611。接着，通过选择性地导入具有p导电型的杂质元素，在半导体衬底2600的区域2613中形成p阱2615(参照图21A)。

[0165] 作为呈现p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。这里，将硼(B)导入到区域2613中作为杂质元素。

[0166] 此外，在本实施例中，由于使用具有n导电型的半导体衬底作为半导体衬底2600，所以不将杂质元素导入到区域2612中。但是，也可以通过导入呈现n型的杂质元素来在区域2612中形成n阱。作为呈现n型的杂质元素，可以使用磷(P)或砷(As)等。

[0167] 另一方面，在使用具有p导电型的半导体衬底的情况下，也可以构成为通过导入呈现n型的杂质元素来在区域2612中形成n阱，而不将杂质元素导入到区域2613。

[0168] 接着，在半导体衬底2600中的区域2612及2613的表面上分别形成绝缘膜2632及2634(参照图21B)。

[0169] 例如，通过进行热处理使形成在半导体衬底2600上的区域2612及2613的表面氧化，可以以氧化硅膜形成绝缘膜2632及2634。另外，还可以通过在使用热氧化法形成氧化硅膜之后进行氮化处理来使氧化硅膜的表面氮化，以与氧氮化硅膜的叠层结构形成绝缘膜2632及2634。

[0170] 除此以外，也可以进行如上所述的等离子体处理形成绝缘膜2632及2634。例如，通过对形成在半导体衬底2600上的区域2612及2613的表面以上述高密度等离子体处理进行氧化处理或氮化处理，可以形成氧化硅(SiOx)膜或氮化硅(SiNx)膜作为绝缘膜2632及2634。另外，也可以在通过高密度等离子体处理对区域2612及2613的表面进行氧化处理之后，通过再次进行高密度等离子体处理来进行氮化处理。在这种情况下，氧化硅膜形成为与区域2612及2613的表面接触，并且氧氮化硅膜形成在所述氧化硅膜上，因此绝缘膜2632及2634成为由氧化硅膜和氧氮化硅膜的叠层构成的膜。另外，也可以在通过热氧化法在区域2612及2613的表面上形成氧化硅膜之后，以高密度等离子体处理进行氧化处理或氮化处理。

[0171] 另外，形成在半导体衬底2600的区域2612及2613中的绝缘膜2632及2634在之后完成的晶体管中用作栅绝缘膜。

[0172] 其次，覆盖形成在半导体衬底2600的区域2612及2613上方的缘膜2632及2634地形成导电膜(参照图21C)。这里，表示顺序层叠导电膜2636及2638作为导电膜形成的例子。当然，也可以采用单层或三层以上的叠层结构形成导电膜。

[0173] 导电膜2636及2638可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和铌(Nb)等中的元素；或以这些元素为主要成分的合金材料或化合物材料形成。此外，导电膜2636及2638还可以由将这些元素氮化了的金属氮化膜形成。除此之外，导电膜2636及2638还可以由以掺杂了磷等的杂质元素的多晶硅为典型的半导体材料形成。

[0174] 这里，使用氮化钽形成导电膜2636，并且在其上使用钨以叠层结构形成导电膜2638。此外，还可以使用选自氮化钽、氮化钨、氮化钼、或氮化钛中的单层或叠层膜作为导电膜2636，并且使用选自钨、钽、钼、或钛中的单层或叠层膜作为导电膜2638。

[0175] 接着，通过选择性地进行蚀刻来去除所层叠设置的导电膜2636及2638，使导电膜2636及2638残留在半导体衬底2600的区域2612及2613上方的一部分，以分别形成用作栅电极的导电膜2640及2642(参照图22A)。这里，在半导体衬底2600中，暴露着与导电膜
2640及2642不重叠的区域2612及2613的表面。

[0176] 具体地说，在半导体衬底2600的区域2612中，选择性地去除形成在导电膜2640下方的绝缘膜2632中的与所述导电膜2640不重叠的部分，以形成为使导电膜2640和绝缘膜2632的端部大致一致。另外，在半导体衬底2600的区域2613中，选择性地去除形成在导电膜2642下方的绝缘膜2634中的与所述导电膜2642不重叠的部分，以形成为使导电膜2642和绝缘膜2634的端部大致一致。

[0177] 在这种情况下，可以在形成导电膜2640及2642的同时去除不重叠的部分的绝缘膜等，或者，也可以在形成导电膜2640及2642之后，以残留的抗蚀剂掩模或所述导电膜2640及2642为掩模去除不重叠的部分的绝缘膜等。

[0178] 接着，将杂质元素选择性地导入到半导体衬底2600的区域2612及2613，以形成杂质区域2648及2650(参照图22B)。这里，通过以导电膜2642为掩模将赋予n型的低浓度杂质元素选择性地导入到区域2613来形成杂质区域2650，并通过以导电膜2640为掩模将赋予p型的低浓度杂质元素选择性地导入到区域2612来形成杂质区域2648。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。这里形成的杂质区域2648及2650的一部分构成之后形成的LDD(Lightly Doped drain；轻掺杂漏)区域。

[0179] 接着，形成与导电膜2640及2642的侧面接触的绝缘膜2654。绝缘膜2654也称为侧壁。通过等离子体CVD法或溅射法等以单层或叠层形成包含无机材料如硅、硅的氧化物或硅的氮化物的膜、或包含有机材料如有机树脂等的膜来形成绝缘膜2654。然后，通过进行以垂直方向为主体的各向异性蚀刻来选择性地蚀刻所述绝缘膜，可以将绝缘膜2654形成为与导电膜2640及2642的侧面接触。此外，绝缘膜2654用作当形成LDD(Lightly Doped drain；轻掺杂漏)区域时的掺杂用掩模。这里，将绝缘膜2654形成为还与形成在导电膜2640及2642下方的绝缘膜的侧面接触。

[0180] 接着，以所述绝缘膜2654、导电膜2640及2642为掩模将杂质元素导入到半导体衬底2600的区域2612及2613中，来形成用作源区或漏区的杂质区域(参照图22C)。这里，以绝缘膜2654和导电膜2642为掩模将高浓度的赋予n型的杂质元素导入到半导体衬底2600的区域2613中，并以绝缘膜2654和导电膜2640为掩模将高浓度的赋予p型的杂质元素导入到区域2612中。

[0181] 其结果，形成源区或漏区的杂质区域2658、形成LDD区域的低浓度杂质区域2660、以及沟道形成区域2656形成在半导体衬底2600的区域2612中。另外，形成源区或漏区的杂质区域2664、形成LDD区域的低浓度杂质区域2666、以及沟道形成区域2662形成在半导体衬底2600的区域2613中。

[0182] 注意，在本实施例中，在暴露着不与导电膜2640及2642重叠的半导体衬底2600的区域2612及2613的状态下导入杂质元素。因此，可以与导电膜2640及2642自对准地提供分别形成在半导体衬底2600的区域2612及2613中的沟道形成区域2656及2662。

[0183] 接着，覆盖形成在半导体衬底2600的区域2612及2613上的绝缘膜和导电膜等地形成第二绝缘膜2677，并在该第二绝缘膜2677中形成开口部2678(参照图23A)。

[0184] 可以通过CVD法或溅射法等使用由如下材料构成的单层或叠层结构形成第二绝缘膜2677：氧化硅(SiOx)、氮化硅(SiNx)、氧化氮化硅(SiOxNy)(x＞y)、氮化氧化硅(SiNxOy)(x＞y)等的包含氧或氮的绝缘膜、DLC(类金刚石碳)等的包含碳的膜、环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、丙烯等的有机材料、或硅氧烷树脂等的硅氧烷材料。此外，硅氧烷材料是相当于包含Si-O-Si键的材料。硅氧烷由硅(Si)和氧(O)键构成其骨架结构，作为取代基，使用至少包含氢的有机基团(例如烷基或芳香烃)。或者，氟基团也可以用作取代基。而且，至少包含氢的有机基团和氟基团也可以用作取代基。

[0185] 接着，通过使用CVD法在开口部2678中形成导电膜2680，并在绝缘膜2677上将导电膜2682a、导电膜2682b、导电膜2682c、以及导电膜2682d选择性地形成为与所述导电膜2680电连接(参照图23B)。

[0186] 导电膜2680、2682a至2682d通过CVD法或溅射法等使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)的元素、以上述元素为其主要成分的合金材料或化合物材料以单层或叠层形成。以铝为其主要成分的合金材料，相当于例如其主要成分是铝且含镍的材料、或者主要成分是铝且含镍以及碳和硅中之一或二者的合金材料。作为导电膜2680、2682a至2682d，例如优选采用阻挡膜、铝-硅(Al-Si)膜和阻挡膜的叠层结构、或者阻挡膜、铝-硅(Al-Si)膜、氮化钛(TiN)膜和阻挡膜的叠层结构。要注意的是，阻挡膜相当于由钛、钛的氮化物、钼、或钼的氮化物构成的薄膜。由于铝和铝硅的电阻值低而且价廉，所以是形成导电膜的最佳材料。另外，当提供上层和下层阻挡层时可以防止产生铝或铝硅的小丘。此外，当由还原性高的元素钛形成阻挡膜时，即使在提供在半导体衬底上的元件区域上形成薄的自然氧化膜，也可以还原该自然氧化膜而获得与提供在半导体衬底上的元件区域的良好接触。这里，可以通过CVD法使用钨(W)形成导电膜2680。

[0187] 通过进行上述工序，可以获得提高了工作可靠性的半导体装置，该半导体装置包括形成在半导体衬底2600的区域2612中的P沟道晶体管、以及形成在区域2613中的N沟道晶体管。

[0188] 注意，构成本发明的半导体装置的晶体管结构不局限于附图所示的结构。例如，可以采用反交错结构、FinFET(鳍式场效晶体管)结构等结构的晶体管结构。优选采用FinFET结构，因为可以抑制由晶体管尺寸的微细化导致的短沟道效应。

[0189] 实施例6

[0190] 在本实施例中，说明以无线通信进行数据收发的本发明的半导体装置的用途。例如，本发明的半导体装置可以安装到纸币、硬币、有价证券类、无记名债券类、证书类(驾照或居住证等)、包装用容器类(包装纸或瓶子等)、记录媒体(DVD软件或录像带等)、交通工具类(自行车等)、个人物品(书包或眼镜等)、食品类、植物类、动物类、人体、衣类、生活用品类、电子设备等的商品、货运标签等的物品。电子设备指的是液晶显示装置、EL显示装置、电视装置(也简称为TV、TV接收机或电视接收机)、以及便携电话等。

[0191] 在本实施例中，参照图9A至9E说明本发明的应用例子、以及安装有它们的商品的一个例子。

[0192] 图9A是根据本发明的半导体装置的完成品状态的一个例子。签条衬纸3001(剥离纸)上形成有本发明的半导体装置3002。形成在签条衬纸3001上的半导体装置3002收纳在容器3004内。半导体装置3002上记有与商品或服务有关的信息(商品名、牌子、商标、商标权人、销售人、制造人等)。另外，在该半导体装置3002上附有该商品(或商品的种类)固有的ID号码，以可以容易发现违法行为如伪造、侵犯知识产权如商标权、专利权等的行为、不正当竞争等。半导体装置内可以输入有在商品的容器或签条上记不完的庞大信息，例如，商品的产地、销售地、品质、原材料、效能、用途、数量、形状、价格、生产方法、使用方法、生产时期、使用时期、食品保质期限、使用说明、关于商品的知识财产信息等，客商和消费者可以使用诸如读取器等的具有读取功能的简单的无线通信装置而访问这些信息。此外，半导体装置具有如下机理：生产者可以容易进行改写和消除等，而客商和消费者不可以进行改写和消除等。

[0193] 图9B表示在商品上附加本发明的半导体装置3012的例子。通过在商品上附加本发明的半导体装置3012，可以容易访问所述商品的信息，这使得商品管理更容易。例如，在商品被偷盗的情况下，可以通过跟踪商品的去处而迅速找出犯人。如上所述那样，通过附加本发明的半导体装置，可以实现所谓的跟踪能力(traceability)高的商品的流通。另外，通过具有可靠性高的本发明的半导体装置，可以抑制半导体装置的错误工作，因此可以更准确地管理商品。

[0194] 图9C是内置本发明的半导体装置3022的ID卡3021的完成品状态的一个例子。作为所述ID卡3021，包括所有的卡片类，例如，现金卡、信用卡、预付卡、电子车票、电子金钱、电话卡、会员卡等。通过在这种卡片类中内置本发明的半导体装置，可以防止卡片的错误工作。因此，可以提高卡片类的可靠性。

[0195] 图9D表示无记名债券3031的完成品状态。半导体装置3032被埋在无记名债券3031中，由树脂成形其周围，以保护半导体装置。这里，构成为使用填料填充所述树脂中。
此外，作为所述无记名债券类，包括邮票、票、券、入场券、商品票、购书券、文具券、啤酒券、米券、各种礼券、各种服务券等，但是，当然不局限于此。另外，通过将本发明的半导体装置
3032设在纸币、硬币、有价证券类、无记名债券、证书类等，可以提供认证功能。通过利用该认证功能，可以防止伪造。通过将提高了可靠性的本发明的半导体装置埋在这种无记名债券类中，还可以提高认证功能的可靠性。

[0196] 图9E表示贴合有本发明的半导体装置3042的书籍3043。本发明的半导体装置3042被贴合在表面上，或者被埋在内部而固定于物品。如图9E所示，如果是书，就被埋在纸中，而如果是由有机树脂构成的包装，就被埋在该有机树脂中，来固定于各物品。因为本发明的半导体装置3042实现小型、薄型、轻量，所以固定于物品之后也不损坏其物品本身的设计性。另外，通过具有能够防止错误工作的本发明的半导体装置，可以准确地管理书籍等。

[0197] 虽然这里未图示，但是通过将本发明的半导体装置提供于包装用容器类、记录媒体、个人物品、食品类、衣类、生活用品类、电子设备等，可以实现产品检查系统等的系统效率化。另外，通过将半导体装置嵌入到诸如动物等的活体中，可以容易地识别各个活体，例如通过将以无线信号进行数据收发的本发明的半导体装置嵌入到诸如家畜等的活体中，可以容易识别出生年、性别、或种类等。另外，本发明的半导体装置能够防止错误工作，因此能够更准确地进行产品检查及识别等。

[0198] 如上所述，本发明的半导体装置可以提供到任何物品(包括活体)来使用。

[0199] 本实施例可以与上述实施方式自由地组合。

[0200] 本申请基于2006年6月29日向日本专利局提交的日本专利申请编号2006-178934，在此引入其全部内容作为参考。