晶振及其制作方法

摘要

本发明提供了一种晶振及其制作方法，所述竞晶振包括：半导体衬底；位于半导体衬底表面的层间介质层，所述层间介质层内形成有激励板以及位于所述激励板两侧的正极插塞、负极插塞；位于正极插塞与负极插塞之间、激励板上方的下空腔；位于层间介质层表面，横跨所述下空腔，并与正极插塞、负极插塞连接的振动晶体，所述振动晶体与其两侧的正极插塞以及负极插塞连接，除此之外，其余两侧为自由端，不与周围物体相接触；位于层间介质层上的隔离层，所述隔离层与振动晶体之间具有间隙，构成上空腔；形成于所述隔离层表面的覆盖层。本发明所述晶振基于CMOS工艺制造，易于集成至半导体芯片中，满足器件微缩的需求。

权利要求

1.一种晶振的制作方法，其特征在于，包括：

提供半导体衬底，在半导体衬底表面形成层间介质层，所述层间介质层内形成有激励板、正极插塞以及负极插塞，所述正极插塞和负极插塞贯穿层间介质层厚度；

刻蚀位于正极插塞与负极插塞之间、激励板上方的层间介质层，形成凹槽，并在所述凹槽内填充形成第一牺牲层；

在层间介质层以及第一牺牲层的表面形成振动晶体，所述振动晶体横跨凹槽，所述振动晶体两侧分别与正极插塞以及负极插塞连接，所述振动晶体的另两侧暴露出第一牺牲层；

在所述振动晶体的表面形成第二牺牲层，所述第一牺牲层与第二牺牲层相连接；在所述第二牺牲层的表面形成隔离层；刻蚀所述隔离层形成通孔，所述通孔露出第二牺牲层表面；通过所述通孔去除第二牺牲层以及第一牺牲层；在所述隔离层的表面形成覆盖层，且所述覆盖层覆盖通孔。

2.如权利要求1所述的晶振制作方法，其特征在于，所述凹槽的底部与激励板之间通过部分层间介质层相间隔。

3.如权利要求1所述的晶振制作方法，其特征在于，所述凹槽的侧壁与正极插塞以及负极插塞之间均通过部分层间介质层相间隔。

4.如权利要求2或3所述的晶振制作方法，其特征在于，所述凹槽的槽深为0.5μm～

4μm，槽宽为5μm～50μm。

5.如权利要求1所述的晶振制作方法，其特征在于，所述振动晶体的材质为锗化硅。

6.如权利要求5所述的晶振制作方法，其特征在于，所述振动晶体的厚度为3μm～

15μm。

7.如权利要求1所述的晶振制作方法，其特征在于，所述第二牺牲层的厚度为2μm～

20μm。

8.如权利要求1所述的晶振制作方法，其特征在于，所述第一牺牲层以及第二牺牲层的材料均为活性碳。

9.如权利要求8所述的晶振制作方法，其特征在于，所述去除第一牺牲层以及第二牺牲层的方法包括：在350℃～450℃下，向通孔内通入氧气，将所述活性碳氧化成气态的氧化物。

10.一种晶振，其特征在于，包括：

半导体衬底；位于半导体衬底表面的层间介质层，所述层间介质层内形成有激励板以及位于所述激励板两侧的正极插塞、负极插塞；

位于正极插塞与负极插塞之间、激励板上方的下空腔；

位于层间介质层表面，横跨所述下空腔，并与正极插塞、负极插塞连接的振动晶体，所述振动晶体与其两侧的正极插塞以及负极插塞连接，除此之外，其余两侧为自由端，不与周围物体相接触；

位于层间介质层上的隔离层，所述隔离层与振动晶体之间具有间隙，构成上空腔；形成于所述隔离层表面的覆盖层。

11.如权利要求10所述的晶振，其特征在于，所述下空腔的底部与激励板之间通过部分层间介质层相间隔。

12.如权利要求10所述的晶振，其特征在于，所述下空腔的深度为0.5μm～4μm，宽度为5μm～50μm。

13.如权利要求10所述的晶振，其特征在于，所述振动晶体的材质为锗化硅。

14.如权利要求10所述的晶振，其特征在于，所述振动晶体厚度为3μm～15μm。

15.如权利要求10所述的晶振，其特征在于，隔离层与振动晶体的间隙为2μm～

20μm。

说明书

晶振及其制作方法

技术领域

[0001] 本发明涉及半导体器件制造领域，特别涉及一种基于CMOS工艺的晶振及其制作方法。

背景技术

[0002] 晶体振荡器，简称晶振，是集成电路中的重要元器件。晶振器主要通过有源激励或者无缘电抗网络在晶体材料(常见的材料包括石英、锗金属等)中产生有规律的振荡，所述振荡的频率通常具有极高的准确度，能够作为基本的时钟信号，所述时钟信号再经由频率发生器的倍频或者分频后，就可以进一步得到电路中所常用的计数脉冲、时钟周期等。

[0003] 图1为一种现有晶振器件的结构示意图，具体包括，绝缘壳体2，由绝缘壳体2包围而形成的密闭空腔；振动晶体1，位于密闭空腔内，且相对两端由支撑柱支撑，使振动晶体1悬浮于密闭空腔内；用于支撑振动晶体1支撑柱可以是连接振动晶体1的正极和负极；在所述空腔内振动晶体1一侧还设置有激励板3，用于诱发振动晶体产生振荡。在使用时，首先通过正、负极向振动晶体1通电，然后通过向激励板3通电在空腔内形成电场，振动晶体1即可以在上述电场的影响下，产生规律性的振动，并通过正负极向外输出具有固定频率的时钟信号。

[0004] 现有的晶振，通常封装制作成分立器件，以外置的形式独立于半导体芯片，并不利于集成电路的微缩。然而，随着电路元器件密度的提高以及电路面积的限制，对于晶振的尺寸也要求越来越高。虽然近年微机械机电系统(Micro-Electro-Mechanial Systems，MEMS)技术的发展，已经可以制造出微米甚至纳米级的机械电子器件。但现有的半导体芯片制造技术普遍基于CMOS工艺；而仅仅依靠MEMS技术还难以将晶振与芯片的制造相统一。因此迫切需要开发一种基于CMOS工艺的晶振及其制作方法。

发明内容

[0005] 本发明解决的问题是提供了一种晶振及其制作方法，与CMOS工艺相兼容，易于集成于半导体芯片中。

[0006] 本发明所述的晶振制作方法，其特征在于，包括：

[0007] 提供半导体衬底，在半导体衬底表面形成层间介质层，所述层间介质层内形成有激励板、正极插塞以及负极插塞，所述正极插塞和负极插塞贯穿层间介质层厚度；

[0008] 刻蚀位于正极插塞与负极插塞之间、激励板上方的层间介质层，形成凹槽，并在所述凹槽内填充形成第一牺牲层；

[0009] 在层间介质层以及第一牺牲层的表面形成振动晶体，所述振动晶体横跨凹槽，所述振动晶体两侧分别与正极插塞以及负极插塞连接，所述振动晶体的另两侧暴露出第一牺牲层；

[0010] 在所述振动晶体的表面形成第二牺牲层，所述第一牺牲层与第二牺牲层相连接；在所述第二牺牲介质层的表面形成隔离层；刻蚀所述隔离层形成通孔，所述通孔露出第二牺牲层表面；通过所述通孔去除第二牺牲层以及第一牺牲层；在所述隔离层的表面形成覆盖层，且所述覆盖层覆盖通孔。

[0011] 可选的，所述凹槽的底部与激励板之间通过部分层间介质层相间隔。所述凹槽的侧壁与正极插塞以及负极插塞之间均通过部分层间介质层相间隔。所述凹槽的槽深为0.5μm～4μm，槽宽为5μm～50μm。

[0012] 可选的，所述振动晶体的材质为锗化硅。所述振动晶体的厚度为3μm～15μm。

[0013] 所述第二牺牲层的厚度为2μm～20μm。所述第一牺牲层以及第二牺牲层的材料均为活性碳。

[0014] 可选的，所述去除第一牺牲层以及第二牺牲层的方法包括：在高温下，向通孔内通入氧气，将所述活性碳氧化成气态的氧化物。所述高温氧化的温度为350℃～450℃。

[0015] 本发明提供的晶振，包括：

[0016] 半导体衬底；位于半导体衬底表面的层间介质层，所述层间介质层内形成有激励板以及位于所述激励板两侧的正极插塞、负极插塞；

[0017] 位于正极插塞与负极插塞之间、激励板上方的下空腔；

[0018] 位于层间介质层表面，横跨所述下空腔，并与正极插塞、负极插塞连接的振动晶体，所述振动晶体与其两侧的正极插塞以及负极插塞连接，除此之外，其余两侧为自由端，不与周围物体相接触；

[0019] 位于层间介质层上的隔离层，所述隔离层与振动晶体之间具有间隙，构成上空腔；形成于所述隔离层表面的覆盖层。

[0020] 可选的，所述下空腔的底部与激励板之间通过部分层间介质层相间隔。述下空腔的侧壁与正极插塞以及负极插塞之间均通过部分层间介质层相间所述下空腔的深度为0.5μm～4μm，宽度为5μm～50μm。

[0021] 可选的，所述振动晶体的材质为锗化硅。所述振动晶体厚度为3μm～15μm。所述隔离层与振动晶体的间隙为2μm～20μm。

[0022] 本发明所述的晶振制作方法与CMOS工艺相兼容，形成的晶振尺寸较小，适于器件微缩，且结构简单，易于生产制造并集成于半导体芯片中。

附图说明

[0023] 通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

[0024] 图1是现有晶振器件的结构示意图

[0025] 图2是本发明所述晶振制作方法流程示意图；

[0026] 图3至图12是本发明实施例的晶振制作方法示意图；

[0027] 图7是图6中A-A’线的剖面示意图。

具体实施方式

[0028] 现有的晶振中振动晶体多采用石英或锗金属制作，由于石英以及锗金属与CMOS工艺并不兼容，因此通常采用微机电系统技术(MEMS)或者机械加工形成，并制作成分立器件，外置于半导体芯片。本发明所述晶振在材料选择以及工艺制程上均与CMOS工艺相兼容，因此易于集成于半导体芯片中，以满足日益增长的器件微缩需求。

[0029] 图2为本发明所述晶振的制作方法流程示意图，基本步骤包括：

[0030] S101、提供半导体衬底，在半导体衬底的表面形成层间介质层，所述层间介质层内形成有激励板以及分别位于激励板两侧的正极插塞以及负极插塞。可以采用常规的标准CMOS互连工艺进行插塞以及激励板的制作，所述接触孔内填充互连金属；所述激励版为导电体，也可以是通过互连金属层刻蚀形成。

[0031] S102、刻蚀位于正极插塞与负极插塞之间、激励板上方的层间介质层，形成凹槽，并在所述凹槽内填充形成第一牺牲层；

[0032] S103、在层间介质层以及第一牺牲层的表面形成振动晶体，使得所述振动晶体横跨凹槽，且两侧分别与正极插塞以及负极插塞连接，所述振动晶体的另两侧暴露出第一牺牲层；；

[0033] S104、在所述振动晶体的表面形成第二牺牲层；在所述第二牺牲层的表面形成隔离层；

[0034] S105、刻蚀所述隔离层形成通孔，所述通孔的底部露出第二牺牲层；通过所述通孔去除第二牺牲层以及第一牺牲层；

[0035] 去除第二牺牲层以及第一牺牲层后，隔离层内部便形成了一个容纳振动晶体的空腔，所述振动晶体底部对应凹槽以及凹槽下方的激励板，且除了两端与正极插塞以及负极插塞连接支撑的部分以外，其余部分均为悬浮状态，即为自由端，不与其他物体相接触。

[0036] S106、在所述隔离层的表面沉积形成覆盖层。所述覆盖层可以将隔离层上的通孔堵塞，从而将振动晶体与外界相隔离。

[0037] 下面结合具体的实施例，对本发明所述晶振及其制作方法做进一步介绍。图3至图12是本发明所述实施例晶振制作方法的剖面结构示意图；

[0038] 如图3所示，首先提供半导体衬底100，所述半导体衬底100可以形成有金属互连或者其他的半导体器件(图中未示出)。在半导体衬底100上形成层间介质层101，并在层间介质层101内形成激励板200、正极插塞201以及负极插塞202。

[0039] 上述形成在层间介质层101内形成激励板200、正极插塞201以及负极插塞202的方法可以采用金属互连工艺，具体包括：先在半导体衬底100的表面形成第一层间介质层；然后在所述第一层间介质层的表面形成互连金属层，并图案化所述互连金属层形成激励板
200；然后再在所述第一层间介质层以及激励板200的表面沉积第二层间介质层；刻蚀第二层间介质层以及第一层间介质层直至露出半导体衬底，形成两个接触孔，且使得所述接触孔位于激励板两侧并与激励板不相邻；向所述接触孔内填充互连金属形成所述正极插塞
201以及负极插塞202。所述第一层间介质层与第二层间介质层即构成了本发明所述层间介质层101，所述第二层间介质层的厚度约等于即激励板200与层间介质层101表面的距离。由于第二层间介质层用于在后续工艺中形成凹槽，因此其厚度决定了凹槽的最大槽深；
而正极插塞201以及负极插塞202的间距则决定了凹槽的最大槽宽。

[0040] 本实施例中，第二层间介质层的厚度为1μm～5.5μm，正极插塞201以及负极插塞202的间距为10μm～55μm

[0041] 本实施例中，所述第一层间介质层以及第二层间介质层可以为常规的介质材料，例如氧化硅、氮化硅等，本实施例以氧化硅为例，可以采用化学气相沉积工艺形成。所述激励板200由互连金属刻蚀而成，而正极插塞201以及负极插塞202内填充也有互连金属，因此可以采用钨、铝、铜等常规金属材料，以便与CMOS工艺相兼容。

[0042] 根据背景技术可知，激励板200是用于形成电场诱发晶振中振动晶体的振动，因此激励板200可以是金属材料，还可以是其他导电材料，除上述实施例以外，还可以采用其他常规CMOS工艺，作为公知常识，本发明领域技术人员，应当容易推得具体的制作方法，此处不再赘述。

[0043] 如图4所示，刻蚀位于正极插塞201与负极插塞202之间、激励板200上方的层间介质层101，形成凹槽300，并在所述凹槽300内填充形成第一牺牲层400，并平整化去除第一牺牲层400溢出凹槽300的部分。具体包括：在层间介质层101表面形成光刻胶，定义凹槽300的位置，图案化所述光刻胶；然后以所述光刻胶为掩膜采用等离子刻蚀工艺刻蚀层间介质层101形成凹槽300；在凹槽300内填充第一牺牲层400，填充结束后采用化学机械抛光对层间介质层101以及第一牺牲层400进行平整化。

[0044] 所述刻蚀形成的凹槽300底部可以直接暴露出激励板200。但是，为了在后续工艺中保护激励板200，所述凹槽300的底部与激励板200之间可以通过部分层间介质层相间隔，即使得凹槽30的槽深小于前述第二层间介质层的厚度。此外，所述凹槽300侧壁可以直接暴露出正极插塞201或负极插塞202。但同样为了在后续工艺中保护正极插塞201以及负极插塞202，所述凹槽300的宽度可以小于正极插塞201与负极插塞202的间距。本实施例中，在刻蚀凹槽时，通过调整光刻胶掩膜图形控制凹槽的宽度，而通过调整刻蚀时间控制刻蚀深度。所述凹槽300的槽深为0.5μm～5μm，槽宽为5μm～50μm。凹槽300的底部与激励板200间还留有约0.5μm厚度的层间介质层101。

[0045] 所述第一牺牲层400用于在后续形成振动晶体时，支撑振动晶体，最终将会被去除，故第一牺牲层400的材料应选择易于被去除的材料，即所述第一牺牲层400优选与层间介质层101以及振动晶体材料刻蚀比大的材料，这样在去除第一牺牲层400的时候可以不破坏其他不想被去除的物质，比如，所述第一牺牲层400可以为易于被湿法刻蚀的金属或者金属氧化物，例如Al或Cu等，可以通过金属电镀等方式沉积于凹槽300内(在此条件下，所述凹槽300底部以及侧壁必须分别与激励板200以及正极插塞201、负极插塞202之间具有部分层间介质层101的间隔)，再或者所述第一牺牲层400还可以为易于被气化的物质，例如活性炭，可以通过CVD化学气相沉积填覆于凹槽300内。本实施例中，采用活性炭作为牺牲介质，其好处在于，CVD化学气相沉积工艺与CMOS工艺相兼容，且采用CVD制成活性炭为非晶碳，较为致密，可以在较低的加热温度(一般不超过500℃)被氧化成二氧化碳，因此十分容易不留残余地气化去除，而不会对器件的其余部分造成影响。

[0046] 如图5所示，在所述层间介质层101以及第一牺牲层400的表面沉积晶体层102。本实施例中，所述晶体层102的材质为锗化硅、采用CVD化学气相沉积形成，厚度为3μm～
15μm。锗化硅与石英相同，也是一种易于在外界激励条件下(例如通电)产生有规律振动的材质，但锗化硅也是常见的半导体材料，因此本实施例选择锗化硅作为振动晶体材料，更易于与CMOS工艺相兼容，降低工艺集成的成本。

[0047] 如图6所示，刻蚀所述晶体层形成振动晶体203，所述振动晶体203位置与凹槽300及其下方的激励板200相对应，横跨凹槽300且两侧分别与正极插塞201、负极插塞202连接。需要指出的是，由于振动晶体203要实现纵向振动，因此振动晶体203上下均要形成空腔，且振动晶体203的不与电极相连的二侧要形成自由端。为了便于去除位于振动晶体
203下方凹槽300内的第一牺牲层400，以形成下空腔，所述振动晶体203没有全部覆盖凹槽300，而在所述形成自由端的两侧暴露出部分凹槽300内的第一牺牲层400。

[0048] 图7为图6中A-A’线的剖面示意图，进一步结合图7以及图6所示，作为本发明的一个实施例，所述振动晶体203为长方形，具有长边和短边，所述振动晶体203沿长边方向横跨凹槽300，且覆盖正极插塞201以及负极插塞202，形成连接，所述振动晶体203短边方向暴露出第一牺牲层400，所述正极插塞201以及负极插塞202之间的连线将振动晶体203平分。

[0049] 当然，所述振动晶体203也可以全部覆盖凹槽300，当后续需要去除振动晶体203下方的第一牺牲层400的时候，可以先刻蚀去除部分振动晶体203，形成开口，然后再通过开口去除下层的第一牺牲层400。

[0050] 如图8所示，在所述振动晶体203和层间介质层101表面形成第二牺牲层401；刻蚀所述第二牺牲层401，使得第二牺牲层401包覆振动晶体203，并且与第一牺牲层400连接。进一步的，本实施例中，由于振动晶体203并未完全覆盖凹槽300，因此所述第二牺牲层401覆盖暴露出的第一牺牲层400、或者覆盖部分的暴露出的第一牺牲层400、或者超出暴露的第一牺牲层400，两者连接为一体将振动晶体203包覆在内，只要能够在后续去除第一牺牲层400和第二牺牲层401之后，振动晶体203除了与正极插塞201以及负极插塞202具有接触外，其余侧与其他物体均无接触，即形成自由端。

[0051] 如上所述，所述振动晶体203要实现纵向振动，因此振动晶体203上方也要形成上空腔，因此，第二牺牲层401的厚度即为振动晶体上方的上空腔间隙，所述上空腔和下空腔构成容纳振动晶体203的空腔。为简化工艺，本实施例中所述第二牺牲层401与第一牺牲层400可以为同一种物质，即易于被去除的物质，具体请参见对第一牺牲层400的相关描述。所述第二牺牲层401的厚度为2μm～20μm。

[0052] 如图9所示，在所述第二牺牲层401表面形成隔离层103。所述隔离层103用于绝缘隔离、保护内部振动晶体203，材质可以为氧化硅或者氮化硅。为简化工艺，本实施例中所述隔离层103采用与层间介质层101相同的材质氧化硅，通过CVD化学气相沉积形成，构成了从内到外依次为振动晶体203、第二牺牲层401、隔离层103的结构。

[0053] 如图10所示，在所述隔离层103上形成若干露出第二牺牲层401的通孔500，所述通孔采用等离子刻蚀形成。所述通孔500用于通入气体或者液体，进行去除第二牺牲层401以及第一牺牲层400的工艺。通孔500的深宽比不宜过大，以避免后续沉积工艺难以封堵；也不宜过小，会直接影响去除牺牲介质400的效果，应当根据牺牲介质的材质以及去除牺牲介质的工艺进行调节选择。发明领域技术人员应当可以根据上述原则自行调整，并经过有限次试验获得较佳范围。本实施例中所述通孔的深宽比为3～5。

[0054] 如图11所示，通过通孔500向隔离层103内通入一定的去除材料，以将第一牺牲层400以及第二牺牲层401去除。

[0055] 具体地，如前所述，若第一牺牲层400以及第二牺牲层401为金属Al或Cu时，所述去除材料可以为热磷酸；本实施例中，由于第一牺牲层400以及第二牺牲层401的材质为CVD化学气相沉积工艺所形成的致密活性炭，所述去除材料为氧气，采用加热温度为350℃～450℃，在此温度下，致密活性炭并不会发生剧烈燃烧，而可以被氧化成二氧化碳气体，并通过通孔排出，牺牲介质400能够彻底地去除，而器件的其余部分并不会受到影响。
牺牲介质400去除后，所述晶振203即置于隔离层103内的空腔结构。

[0056] 如图12所示，在所述隔离层103的表面形成覆盖层104，所述覆盖层104可以通过CVD化学气相沉积等工艺形成，只需要使得通孔500的孔径/深度比足够小，所述覆盖层104很容易将隔离层103上的通孔500堵塞，且不会渗入覆盖层103内部的空腔中。本实施例中为简化工艺，所述覆盖层103的材质也选用氧化硅。

[0057] 经过上述工艺最终形成了本发明所述晶振。参考图12，基本结构包括：

[0058] 半导体衬底100，位于半导体衬底100表面的层间介质层101，所述层间介质层101内形成有激励板200以及位于所述激励板200两侧的正极插塞201、负极插塞202；位于正极插塞201与负极插塞202之间、激励板200上方的下空腔(即图中所示凹槽300)；位于层间介质层101表面，横跨所述下空腔，并与正极插塞、负极插塞连接的振动晶体203，所述振动晶体203与其两侧的正极插塞201以及负极插塞202连接，除此之外，其余侧为自由端，不与周围物体相接触；位于层间介质层101上的隔离层103，所述隔离层103与振动晶体203之间具有间隙，构成上空腔；形成于所述隔离层102表面的覆盖层103。

[0059] 在使用时，只需经由正极插塞201、负极插塞202在振动晶体203中形成电流，例如将负极插塞202接地，正极插塞201施加正电压。此时通过对激励板200上的电势进行调节，在所述空腔内形成电场，便可以诱发振动晶体205在纵向的规律性振动。所述振动的频率取决于振动晶体203的材质，所述振动晶体203两侧的上、下空腔大小分别与第二牺牲层、第二介质层的厚度相关，本领域技术人员知晓，为了晶振稳定地振动，可以根据实际情况适当选择这些层的尺寸，在此特别强调，不应过分限制本发明的保护范围。

[0060] 从上述实施例可知，本发明所述晶振及其制作方法，从材质以及形成工艺的选择，均与现有的CMOS工艺相兼容，因此易于集成至半导体芯片中，可以与半导体芯片一同制作，能够降低集成电路的制造成本，提高元器件的密集度，满足日益增长的器件微缩需求。

[0061] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。