一种像素电路及显示设备

摘要

本发明提供一种像素电路及显示设备，包括：用于提供电源的电源线、电容、用于驱动发光器件发光的第一晶体管、用于与第一晶体管形成镜像结构的第二晶体管、第三晶体管、用于采样数据线供应的数据信号的第四晶体管。本发明只需通过四个晶体管组成的简单结构来产生并消除TFT的阈值电压信息，以提供稳定的输出电流，从而有效改善多晶硅TFT面板因阈值电压不均而造成的OLED发光器件亮度不均的问题；进一步地，本发明的像素电路栅扫描信号引自上下级像素，避免额外增加扫描线和外围驱动IC的复杂程度。

权利要求

1.一种像素电路，其被布置在以第一方向排列的用于供应控制信号的扫描线和以第二方向排列的用于供应数据信号的数据线之间，包括：第四晶体管，用于采样所述数据线供应的数据信号；

电容；

第一晶体管，用于驱动发光器件发光；

其特征在于还包括：用于提供电源的电源线、第二晶体管和第三晶体管，其中，所述第四晶体管的控制极连接到该像素电路所在行的扫描线，第二电流导通极连接到所述数据线，第一电流导通极连接到所述第二晶体管的第二电流导通极，用于在给定时序的有效期间导通以采样所述数据线供应的数据信号；

所述电容的第一电极分别连接所述第一晶体管的控制极和所述第二晶体管的控制极，用于为所述第一晶体管和所述第二晶体管提供开启电压，第二电极连接到第一电源；

所述第一晶体管通过其第一电流导通极和第二电流导通极连接在所述电源线和地之间，并在所述电容的第一电极的电压控制下为发光器件提供电流；

所述第二晶体管的第一电流导通极与其控制极连接在一起形成二极管连接；

所述第三晶体管的控制极连接到该像素电路所在行的前一行的扫描线，第二电流导通极与第二晶体管的第一电流导通极、控制极以及第一晶体管的控制极一起连接到所述电容的第一电极，第一电流导通极连接到第二电源；

其中，所述第一晶体管和所述第二晶体管采用相同的工艺；另外，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管均为N沟道多晶硅薄膜晶体管；或者，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管均为P沟道多晶硅薄膜晶体管；或者，所述第一晶体管和所述第二晶体管为P沟道多晶硅薄膜晶体管，所述第三晶体管和所述第四晶体管为N沟道多晶硅薄膜晶体管。

2.如权利要求1所述的像素电路，其特征在于，还包括：发光器件，所述发光器件与所述第一晶体管串联在所述电源线和地之间。

3.如权利要求2所述的像素电路，其特征在于，所述发光器件的阴极接地，阳极连接到所述第一晶体管的第二电流导通极；所述第一晶体管的第一电流导通极与所述电源线相连；所述第二电源为所述电源线；所述第一电源为地或为所述发光器件的阳极或为所述电源线。

4.如权利要求2所述的像素电路，其特征在于，所述发光器件的阳极与所述电源线连接，其阴极连接到所述第一晶体管的第一电流导通极；所述第一晶体管的第二电流导通极接地；所述第二电源为所述电源线；所述第一电源为地或为所述电源线。

5.如权利要求2所述的像素电路，其特征在于，所述发光器件的阴极接地，其阳极连接到所述第一晶体管的第二电流导通极；所述第一晶体管的第一电流导通极直接与所述电源线相连；所述第二电源为地；所述第一电源为地或为所述发光器件的阳极或为所述电源线。

6.如权利要求2至5任一项所述的像素电路，其特征在于：所述发光器件为有机发光二极管。

7.一种显示设备，包括：

以第一方向排列的多条扫描线；

扫描驱动电路，用于产生扫描信号，其输出端分别与多条扫描线连接；

以第二方向排列的多条数据线；

数据驱动电路，用于产生数据信号，其输出端分别与多条数据线连接；

其特征在于，还包括多个如权利要求1-6任一项所述的像素电路，所述像素电路被布置在相交叉的所述扫描线和所述数据线之间。

说明书

一种像素电路及显示设备

技术领域

[0001] 本发明涉及显示器件技术领域，尤其涉及一种OLED显示设备及其像素电路。

背景技术

[0002] 有机发光二极管(OLED：Organic Light-Emitting Diode)显示因具有高亮度、高发光效率、宽视角、低制造成本等优点，近年来被人们广泛研究，并迅速应用到新一代的显示当中。OLED显示按像素驱动方式可以为PMOLED(PassiveMatrix OLED：无源矩阵OLED)和AMOLED(Active Matrix OLED：有源矩阵OLED)两种。无源矩阵驱动因交叉串扰、驱动电流大、功耗高等缺点，不能实现大面积的显示。相比之下，有源矩阵驱动避免了占空比和交叉串扰等问题，所需要的驱动电流较小、功耗较低，因而寿命更长。同时，有源矩阵驱动更容易满足大面积、高分辨率、高灰度级显示的需要。

[0003] 但是，要使有源矩阵OLED实现产品化，还存在许多困难需要解决。目前，AMOLED像素电路的主要工艺有多晶硅(poly-Si)技术、非晶硅(a-Si)技术以及微晶硅(uC-Si)技术。采用LTPS(Low Temperature Poly Silicon：低温多晶硅)技术制成的TFT(Thin Film Transistor：薄膜晶体管)载流子迁移率较高，可以有N沟道和P沟道两种类型的器件，同时能与周边的驱动IC集成；与a-Si技术相比，poly-Si技术基本不存在长时间偏压下阈值电压漂移的现象，稳定性较好，但是整个面板上各个晶体管间的阈值电压差异较大、均匀性较差，这是应用poly-Si TFT作像素驱动需要解决的问题。

[0004] OLED是电流型发光器件，其亮度与通过的电流成正比。在传统的两TFT结构的像素电路中，如图1所示，由于poly-Si TFT面板的不均匀性，同一数据电压不同的阈值电压将导致不同的驱动电流，即产生不同的亮度，从而影响显示画面的质量。为了解决阈值电压带来的亮度不均匀问题，人们提出各种像素电路，这些电路可以大致分为两类：电流驱动型像素电路和电压驱动型像素电路。电压驱动型像素电路相对于电流驱动型像素电路有很快的充放电速度，可以满足大面积、高分辨显示的需要。但是，许多电压驱动型像素电路在补偿阈值电压的不一致时，引入了多条控制信号和较为复杂的编程过程，这使得电路对外部的驱动IC要求较高，像素的版图布线也变得复杂。

发明内容

[0005] 本发明要解决的主要技术问题是提供一种像素电路及显示设备，在尽量不增加外围IC复杂程度和像素电路的复杂程度的前提下能够补偿因poly-Si TFT阈值电压的不均匀造成的OLED亮度不均。

[0006] 为此，本发明提出一种像素电路，其被布置在以第一方向排列的用于供应控制信号的扫描线和以第二方向排列的用于供应数据信号的数据线之间，包括：

[0007] 第四晶体管，用于采样所述数据线供应的数据信号；

[0008] 电容；

[0009] 第一晶体管，用于驱动发光器件发光；

[0010] 其特征在于还包括：用于提供电源的电源线、第二晶体管和第三晶体管，其中，[0011] 所述第四晶体管的控制极连接到该像素电路所在行的扫描线，第二电流导通极连接到所述数据线，第一电流导通极连接到所述第二晶体管的第二电流导通极，用于在给定时序的有效期间导通以采样所述数据线供应的数据信号；

[0012] 所述电容的第一电极分别连接所述第一晶体管的控制极和所述第二晶体管的控制极，用于为所述第一晶体管和所述第二晶体管提供开启电压，第二电极连接到第一电源；

[0013] 所述第一晶体管通过其第一电流导通极和第二电流导通极连接在所述电源线和地之间，并在所述电容的第一电极的电压控制下为发光器件提供电流；

[0014] 所述第二晶体管的第一电流导通极与其控制极连接在一起形成二极管连接；

[0015] 所述第三晶体管的控制极连接到该像素电路所在行的前一行的扫描线，第二电流导通极与第二晶体管的第一电流导通极、控制极以及第一晶体管的控制极一起连接到所述电容的第一电极，第一电流导通极连接到第二电源。

[0016] 进一步地，所述像素电路还包括：发光器件，所述发光器件与所述第一晶体管串联在所述电源线和地之间。

[0017] 一种实施例中，所述发光器件的阴极接地，阳极连接到所述第一晶体管的第二电流导通极；所述第一晶体管的第一电流导通极与所述电源线相连；所述第二电源为所述电源线；所述第一电源为地或为所述发光器件的阳极或为所述电源线。

[0018] 另一种实施例中，所述发光器件的阳极与所述电源线连接，其阴极连接到所述第一晶体管的第一电流导通极；所述第一晶体管的第二电流导通极接地；所述第二电源为所述电源线；所述第一电源为地或为所述电源线。

[0019] 优选地，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管均为N沟道多晶硅薄膜晶体管。

[0020] 又一种实施例中，所述发光器件的阴极接地，其阳极连接到所述第一晶体管的第二电流导通极；所述第一晶体管的第一电流导通极直接与所述电源线相连；所述第二电源为地；所述第一电源为地或为所述发光器件的阳极或为所述电源线。

[0021] 其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管均为P沟道多晶硅薄膜晶体管；或者，所述第一晶体管和所述第二晶体管为P沟道多晶硅薄膜晶体管，所述第三晶体管和所述第四晶体管为N沟道多晶硅薄膜晶体管。

[0022] 在上述像素电路中，所述发光器件为有机发光二极管。

[0023] 本发明相应地提供一种显示设备，包括：

[0024] 以第一方向排列的多条扫描线；

[0025] 扫描驱动电路，用于产生扫描信号，其输出端分别与多条扫描线连接；

[0026] 以第二方向排列的多条数据线；

[0027] 数据驱动电路，用于产生数据信号，其输出端分别与多条数据线连接；

[0028] 还包括多个如上所述的像素电路，所述像素电路被布置在相交叉的所述扫描线和所述数据线之间。

[0029] 本发明的有益效果在于：

[0030] (1)本发明的像素电路只需要四个薄膜晶体管和一个电容，与其它具有类似结构的能补偿阈值电压的像素电路相比，本发明的电路在减少一到两个晶体管的前提下，可以实现相同的功能，因此既可以降低像素的复杂程度和成本，又可以提高像素的开口率[0031] (2)利用不同晶体管组成的电路结构来产生阈值电压，通过第二晶体管与第一晶体管的镜像关系以及产生的阈值电压信息来减小阈值电压对发光器件的影响，从而有效补偿因阈值电压的不均匀造成的亮度不均；

[0032] (3)本发明的像素电路只需要利用该像素电路所在行的扫描线、以及其前一行的扫描线来分别驱动各个晶体管，而现有的外围IC原本就有提供这些扫描线，因此采用本发明的方案并没有增加外围驱动IC的复杂程度。

附图说明

[0033] 图1是一种技术的两TFT像素电路示意图；

[0034] 图2是本发明像素电路实施例一的示意图；

[0035] 图3a是本发明像素电路实施例二的示意图；

[0036] 图3b是本发明像素电路实施例三的示意图；

[0037] 图3c是本发明像素电路实施例四的示意图；

[0038] 图3d是本发明像素电路实施例五的示意图；

[0039] 图4是图2至图3d所示实施例的栅扫描信号示意图；

[0040] 图5是本发明像素电路实施例六的示意图；

[0041] 图6是本发明像素电路实施例七的示意图；

[0042] 图7是本发明像素电路实施例八的示意图；

[0043] 图8是图5至图7所示实施例的栅扫描信号示意图；

[0044] 图9a是像素电路实施例九的示意图；

[0045] 图9b是图9a所示实施例的栅扫描信号示意图；

[0046] 图10是本发明显示设备实施例的示意图。

具体实施方式

[0047] 下面通过具体实施方式结合附图对本发明作进一步详细说明。

[0048] 实施例一：

[0049] 如图2所示的像素电路包括：电源线VDD、数据线VDATA、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和电容CS。

[0050] 所述像素电路所在行的扫描线，称为本行栅扫描线VN，N为自然数；所述像素电路所在行的前一行的扫描线，称为前一行栅扫描线VN-1。

[0051] 电源线VDD用于为像素电路提供电源，本文各实施例中该电源线提供高电平恒压电源。

[0052] 实施例中以发光器件为有机发光二极管OLED为例进行说明。

[0053] 第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4，实施例中这四个晶体管为N沟道薄膜晶体管，晶体管的控制极对应为TFT的栅极，第一电流导通极和第二电流导通极是可以互易的，即，第一电流导通极可以是源极也可以是漏极，对应地，第二电流导通极可以是漏极也可以是源极。

[0054] 各元器件之间的连接关系为：

[0055] 第四晶体管T4的栅极连接到VN，漏极连接到数据线VDATA，源极连接到第二晶体管T2的源极，用于在给定时序的有效期间导通以采样所述数据线供应的数据信号；

[0056] 电容CS的第一电极分别连接第一晶体管T1的栅极和第二晶体管T2的栅极，用于为第一晶体管T1和第二晶体管T2提供开启电压，第二电极连接到第一电源，第一电源或者为电源线VDD或者为地或者为OLED的阳极，实施例一中第一电源为地，即第二电极接地；

[0057] 第一晶体管T1的漏极连接到电源线VDD，源极接到OLED的阳极；

[0058] 第二晶体管T2的漏极与其栅极连接在一起形成二极管连接；

[0059] 第三晶体管T3的栅极连接到VN-1，源极连接到电容CS的第一电极，漏极连接到第二电源，第二电源可以为电源线VDD或者为地，实施例一中第二电源为电源线VDD，即漏极接到电源线；

[0060] OLED的阳极接第一晶体管T1的源极，阴极接地。

[0061] 实施例一所示电路的工作过程，如图4所示，分为三个阶段：预充电阶段、编程阶段和发光阶段。

[0062] 预充电阶段：

[0063] 栅扫描线VN-1由低电平变为高电平，VN保持低电平，T4关闭，由于T3开启，使得电容Cs的第一电极上的电位被充得很高，接近VDD。

[0064] 编程阶段：

[0065] 栅扫描线VN-1由高电平变为低电平，VN由低电平变为高电平，使得T3关闭，T4开启。电容Cs上的电荷通过T2和T4组成的支路放电，直到T2截止，这时Cs第一电极上的电势等于VTH_T2+VDATA。

[0066] 发光阶段：

[0067] 栅扫描线VN-1、VN都变为低电平，T3和T4都截止；编程阶段Cs第一电极的电压被保存至下一次帧扫描；A点电压为OLED提供电流：

[0068] I＝K(VGS_T1-VTH_T1)2＝K(VDATA+VTH_T2-VOLED-VTH_T1)2

[0069] 由于T1和T2位置上是临近的，而且采用相同的工艺，可以认为两者的阈值电压是相等的，即VTH_T2＝VTH_T1，于是上式可化简为：

[0070] I＝K(VDATA-VOLED)2 (1)

[0071] 其中VTH_T1和VTH_T2分别表示T1和T2的阈值电压，VOLED表示发光阶段OLED的阳极电势。K＝0.5μCOX(W/L)为增益因子，μ和COX分别为TFT的载流子迁移率和栅绝缘层电容，W和L分别表示TFT的沟道宽度和长度。从上式(1)可知，OLED电流与TFT阈值电压VTH无关，从而补偿了阈值电压的不均匀造成的亮度不均。

[0072] 实施例一所示像素电路的驱动时序采用上下级像素的栅信号：电路中的栅信号VN-1和VN在整个帧扫描过程中依次变为高电平，且高电平阶段持续时间相同、互不重叠，因此可以利用面板上某一像素的前一行像素的本行栅扫描线作为VN-1，本行栅扫描线VN为本行像素提供扫描信号的同时，并用作下一行像素的前一行栅扫描线。这就相当于每级像素只用一个栅扫描信号，而不需要额外的栅扫描线，大大简化了外围的驱动IC，同时像素布线的复杂程度也被降低。

[0073] 实施例二：

[0074] 如图3a所示，实施例二与实施例一的不同处在于：第一电源为OLED的阳极电压，即此时电容Cs的第二电极与OLED的阳极相连。

[0075] 实施例二的电路工作过程与实施例一相同，此处不再赘述。

[0076] 实施例三：

[0077] 如图3b所示，实施例三与实施例一的不同处在于：第一电源为电源线VDD，即此时电容Cs的第二电极与电源线VDD相连。

[0078] 实施例三的电路工作过程与实施例一相同，此处不再赘述。

[0079] 实施例四：

[0080] 如图3c所示，实施例四与实施例一的不同处在于：电源线VDD与OLED的阳极相连，OLED的阴极连接到第一晶体管T1的漏极，第一晶体管T1的源极接地。

[0081] 实施例四的电路工作过程与实施例一的不同之处在于：在发光阶段，OLED电流为2
I＝K(VDATA)。此时达到同一亮度，所需的数据电压更小。

[0082] 实施例五：

[0083] 如图3d所示，实施例五与实施例三的不同处在于：电源线VDD与OLED的阳极相连，OLED的阴极连接到第一晶体管T1的漏极，第一晶体管T1的源极接地。

[0084] 实施例五的电路工作过程与实施例四相同，此处不再赘述。

[0085] 以上实施例一至五中，T1、T2、T3、T4这四个晶体管可以都是N沟道多晶硅TFT；也可以都是P沟道多晶硅TFT，具体见实施例六至八。

[0086] 实施例六：

[0087] 如图5所示，实施例六与实施例三的不同之处在于：T1、T2、T3、T4这四个晶体管为P沟道多晶硅TFT，此时第二电源为地，即T3的漏极接地。

[0088] 实施例六所示电路的工作过程如图8所示，同样分为三个阶段：预放电阶段、编程阶段和发光阶段。

[0089] 预放电阶段：

[0090] 栅扫描线VN-1由高电平变为低电平，VN为高电平，T4关闭，由于T3开启，电容Cs的第一电极上的电压通过T3放电至零。

[0091] 编程阶段：

[0092] 栅扫描线VN-1由低电平变为高电平，VN由高电平变为低电平，使得T3关闭，T4开启。数据电压VDATA为存储电容Cs的第一电极充电至VTH_T2+VDATA(此时VTH_T2＜0)。

[0093] 发光阶段：

[0094] 栅扫描线VN-1、VN都变为高电平，T3和T4都截止。编程阶段Cs第一电极的电压被保存至下一次帧扫描。T1为OLED提供电流：

[0095] I＝K(VGS_T1-VTH_T1)2＝K(VDATA+VTH_T2-VDD-VTH_T1)2

[0096] 由于T1和T2位置上是临近的，而且采用相同的工艺，可以认为两者的阈值电压是相等的，即VTH_T2＝VTH_T1，于是上式可化简为：

[0097] I＝K(VDATA-VDD)2 (1)

[0098] 从上式可知，OLED电流与TFT阈值电压VTH无关，从而补偿多晶硅TFT面板阈值电压的不均匀造成的亮度不均问题，同样地，其驱动时序中控制信号采用上下级像素的栅信号，不需要额外的栅扫描线，大大简化了外围的驱动IC，同时像素布线的复杂程度也被降低。

[0099] 实施例七：

[0100] 如图6所示，实施例七与实施例六的不同处在于：第一电源为OLED阳极电压，即，电容Cs的第二电极与OLED的阳极相连。

[0101] 实施例七的电路工作过程与实施例六相同，此处不再赘述。

[0102] 实施例八：

[0103] 如图7所示，实施例八与实施例六的不同处在于：第一电源为地，即，电容Cs的第二电极接地。

[0104] 实施例八的电路工作过程与实施例六相同，此处不再赘述。

[0105] 前述实施例六至八中T1、T2、T3和T4为P沟道多晶硅TFT；在其他实施方式中像素电路的晶体管还可以是互补型的，例如实施例九。

[0106] 实施例九：

[0107] 如图9a所示的实施例九中，电路结构与实施例六大致相同，不同之处在于：T1和T2为N沟道TFT，T3和T4为P沟道TFT；此时，数据信号线VDATA采用实施例六所述的全P沟道TFT像素电路的数据电压线；而栅扫描线，即VN-1和VN采用实施例一所述全N沟道TFT像素电路的栅扫描信号；并且，控制第三晶体管T3和第四晶体管T4的有效开启电平为高电平。

[0108] 实施例九的驱动时序如图9b所示，与前述各实施例的分析一样，该电路也可以有效补偿像素电路中阈值电压不均匀的影响，而且控制信号采用上下级像素间的栅扫描线，不额外增加扫描线。

[0109] 综上，本发明实施例提出的全N沟道多晶硅TFT像素驱动电路和全P沟道多晶硅TFT像素驱动电路以及互补沟道多晶硅TFT像素驱动电路具有如下优势：

[0110] (1)只需要四个多晶硅薄膜晶体管和一个电容；与其它具有类似结构的能补偿阈值电压的像素电路相比，本发明的电路不但能够补偿TFT阈值电压不均对面板亮度的影响，而且在减少一到两个晶体管的前提下，可以实现相同的功能，因此既可以降低像素的复杂程度和成本，又可以提高像素的开口率。

[0111] (2)本发明实施例都可以补偿像素电路中阈值电压不均匀造成的亮度不均问题。其中，全N沟道或全P沟道TFT像素驱动电路中只采用一种类型的TFT(N沟道或P沟道)，工艺过程较简单，成本较低；采用全N沟道TFT和互补TFT的像素电路，其栅扫描信号低电平持续时间占绝大部分周期，占空比很小，更容易实现；采用P沟道TFT和互补TFT的像素电路其驱动管为P沟道器件，长时间偏压作用下，P沟道器件特性更稳定。

[0112] (3)电路的驱动时序采用上下级像素的栅扫描信号：电路中的栅信号VN-1和VN在整个帧扫描过程中依次变为高电平(或低电平)，且高电平(或低电平)阶段互不重叠。因此可以利用前一级像素的栅信号作为本行像素的VN-1，本行栅扫描线VN为本级像素本级提供栅驱动信号的同时还用作下一行像素的VN-1。这就相当于每级像素只用一个栅扫描信号，而不增加额外的栅扫描线；与需要几条栅信号的电路相比，此电路大大简化了外围的栅驱动电路，同时也降低了像素布线的复杂程度。

[0113] 上述各实施例是按照已连接了发光器件的情况进行说明的，在另外的实施例中，也可以是将不包括发光器件的像素电路先制作在基板上，留出与发光器件连接的接线端子，然后再制作发光器件，并在组装过程中将发光器件和像素电路连接。

[0114] 上述实施例可应用于显示设备，如图10所示，包括：

[0115] 以第一方向排列的多条扫描线；

[0116] 扫描驱动电路，用于产生扫描信号，其输出端分别与多条扫描线连接；

[0117] 以第二方向排列的多条数据线；

[0118] 数据驱动电路，用于产生数据信号，其输出端分别与多条数据线连接；

[0119] 多个如上实施例所述的像素电路，该像素电路被布置在相交叉的扫描线和数据线之间。

[0120] 在该显示设备中，其前一行栅扫描线VN-1引自第N行像素前一行(N-1行)像素的本行扫描线，驱动过程中VN-1先变为有效开启电平(高电平或低电平，视具体使用的TFT而定)，有效开启电平持续一段时间后再翻转；本行栅扫描线VN为第N行像素提供扫描信号，在驱动过程中VN在VN-1由有效开启电平变为反相电平之后翻转为有效开启电平，并与VN-1的有效开启电平持续相同的时间；本行栅扫描线VN并用作下一行(N+1)像素的前一行栅扫描线，其中N为自然数。一种实施例中，在第一行像素之前存在一行栅扫描线用作为第一行像素的VN-1；例如有320行像素，实施例中需要存在321行栅扫描线，其中第0行栅扫描线则作为第1行像素的VN-1。

[0121] 前述各个实施例，包括像素电路实施例与显示设备实施例，其采用的上下级像素的栅扫描线VN和VN-1在其他像素电路实施例或显示设备实施例中还可以是如VN和VN+1等形式的栅扫描线，其中VN为当前行像素的栅扫描线，VN+1为当前行像素的后一行栅扫描线。此时数据信号VDATA应延迟一个扫描线的选通时间从而与扫描线信号配合为像素提供数据电压。

[0122] 以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。