图像传感器及其制造方法

摘要

本发明提供一种图像传感器的制造方法，包括步骤：提供带有绝缘埋层的半导体衬底；选定图像传感器的感光二极管区域，依次刻蚀顶层半导体层和绝缘层至露出支撑衬底表面；对露出的支撑衬底进行离子注入和扩散形成隔离区以及隔离区内包围的阱区；在阱区上掺杂形成第一掺杂区，期与阱区之间留有用于互连的空间；制作信号读出电路。相应地，本发明还提供一种图像传感器，将感光二极管区域被重掺杂的隔离区包围，通过隔离区可产生更深的耗尽区，提供光吸收效率，同事对辐照在支撑衬底中产生的电子空穴起到隔离作用，提高其抗辐照性能。

权利要求

1.一种图像传感器制造方法，包括步骤：

提供半导体衬底，其自上而下依次包括顶层半导体层、绝缘层和支撑衬底；

选定所述图像传感器的感光二极管区域，依次刻蚀该区域内所述顶层半导体层和所述绝缘层，至露出所述支撑衬底表面；

对所述露出的支撑衬底进行离子注入和扩散，在所述支撑衬底中形成隔离区以及所述隔离区内包围的阱区，其中，所述隔离区为第一导电类型掺杂，所述阱区为第二导电类型掺杂；

在所述阱区上进行第一导电类型半导体掺杂形成第一掺杂区，所述第一掺杂区与所述阱区之间具有一间隔，用于实现金属互连；

制作信号读出电路，形成所述图像传感器。

2.根据权利要求1所述的制造方法，其特征在于，所述隔离区与所述阱区相邻接触。

3.根据权利要求1所述的制造方法，其特征在于，所述隔离区与所述阱区之间间隔设置有所述支撑衬底。

4.根据权利要求1所述的制造方法，其特征在于，所述隔离区的掺杂浓度小于所述第一掺杂区的掺杂浓度。

5.根据权利要求1-4中任意一项所述的制造方法，其特征在于，所述第一导电类型为N型；所述第二导电类型为P型。

6.根据权利要求1-4中任意一项所述的制造方法，其特征在于，所述第一导电类型为P型；所述第二导电类型为N型。

7.一种图像传感器，形成于带有绝缘埋层的半导体衬底上，所述半导体衬底自上而下依次包括顶层半导体层、绝缘层和支撑衬底；所述图像传感器包括感光二极管和信号读出电路，其特征在于，在形成有所述感光二极管的区域，所述支撑衬底表面被露出；所述感光二极管位于所述支撑衬底上，且所述感光二极管的侧壁及底部包围有一隔离区，所述隔离区内包围一阱区，所述隔离区为第一导电类型掺杂，所述阱区为第二导电类型掺杂；所述阱区上还形成有第一导电类型掺杂的第一掺杂区，所述第一掺杂区与所述阱区之间具有一间隔，用于实现金属互连。

8.根据权利要求7所述的图像传感器，其特征在于，所述信号读出电路为3T结构的CMOS信号读出电路，包括复位晶体管、放大晶体管和选择晶体管，均位于所述顶层半导体层上。

9.根据权利要求7所述的图像传感器，其特征在于，所述信号读出电路为4T结构的CMOS信号读出电路，包括复位晶体管、放大晶体管、选择晶体管和转移晶体管，其中：所述复位晶体管、放大晶体管、选择晶体管位于所述顶层半导体层上；所述转移晶体管位于所述支撑衬底上的隔离区内，所述感光二极管与所述隔离区之间间隔设置有所述支撑衬底。

10.根据权利要求7所述的图像传感器，其特征在于，所述隔离区为P型半导体掺杂区。

说明书

图像传感器及其制造方法

技术领域

[0001] 本发明涉及半导体器件及工艺技术领域，具体来说，本发明涉及一种带有绝缘埋层的图像传感器及其制造方法。

背景技术

[0002] SOI(Silicon-On-Insulator，绝缘体上硅)技术是在顶层硅和硅衬底之间引入了一层绝缘层，形成“顶层硅/绝缘层/硅衬底”的三层结构。顶层硅通常用来制作半导体器件，中间的绝缘层用来隔离器件和硅衬底。通过在绝缘体上形成顶层硅，半导体器件可以做成全耗尽型，因而具有以下优点：寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势；通过实现集成电路中元器件和衬底的隔离，可以彻底消除体硅CMOS电路中的寄生闩锁效应，大大提升抗辐照的性能。

[0003] CMOS图像传感器一般可以包括：CMOS信号读出电路和感光区域。目前市场上主流像素产品大多是有源像素结构，通常可以由3个或4个MOS晶体管和一个感光二极管构成，简称为3T或者4T型CMOS图像传感器。3T和4T型CMOS图像传感器中都包含了一个复位晶体管、放大晶体管和选择晶体管，4T型比3T型多一个转移晶体管。

[0004] CMOS图像传感器制作在SOI衬底上时，由于SOI结构中的绝缘层出色的隔离特性，能够有效抵抗辐照干扰，减少像素间的串扰。但是由于SOI结构中的顶层硅厚度较薄(通常在50～500nm之间)，因此限制了感光二极管的耗尽层厚度，对于光的吸收效率(特别是长波段的光)比较低。如果通过增加顶层硅的厚度来制作CMOS图像传感器，就不能制造出全耗尽型的CMOS信号读出电路器件，MOS晶体管会由于浮体效应等一些不稳定因素而影响整个电路稳定，增加噪声，整个CMOS图像传感器的抗辐照特性也会降低。

[0005] 现有技术中的一种解决方式是分别将CMOS图像传感器的信号读出电路制作在SOI衬底的顶层硅上，而将感光二极管制作在硅衬底中。下面结合附图来详细描述。

[0006] 图1为现有技术中的一种3T型基于SOI衬底的CMOS图像传感器的像素结构示意图。如图1所示，该3T型CMOS图像传感器的像素结构可以包括：硅衬底101、绝缘层102、感光二极管103、复位晶体管104、放大晶体管105和选择晶体管106。其中，复位晶体管104、放大晶体管105和选择晶体管106均制作在顶层硅中，称为信号读出电路，只有感光二极管103制作在硅衬底101中。感光二极管103在曝光阶段开始前先被复位晶体管104复位；
在曝光结束后由光照产生的电子被收集后通过放大晶体管105和选择晶体管106读出。

[0007] 图2为现有技术中的一种4T型基于SOI衬底的CMOS图像传感器的像素结构示意图。如图2所示，该4T型CMOS图像传感器的像素结构比3T型多了一个转移晶体管107(也属于信号读出电路的范畴)，其和感光二极管103一起制作在硅衬底101上。在曝光结束后由光照产生的电子被收集后首先通过转移晶体管107转移到浮空有源区，再通过放大晶体管105和选择晶体管106读出。

[0008] 然而，上述现有技术也存在以下缺点：

[0009] 整个电路在抗辐照和抗串扰方面只保护了信号读出电路，而感光二极管区域由于没有绝缘层的隔离，其抗辐照能力很差。

发明内容

[0010] 本发明所要解决的技术问题是提供一种图像传感器及其制造方法，提高抗辐照性能且改善对于光的吸收效率。

[0011] 为解决上述技术问题，本发明提供的图像传感器制造方法包括步骤：

[0012] 提供半导体衬底，其自上而下依次包括顶层半导体层、绝缘层和支撑衬底；

[0013] 选定所述图像传感器的感光二极管区域，依次刻蚀该区域内所述顶层半导体层和所述绝缘层，至露出所述支撑衬底表面；

[0014] 对所述露出的支撑衬底进行离子注入和扩散，在所述支撑衬底中形成隔离区以及所述隔离区内包围的阱区，其中，所述隔离区为第一导电类型掺杂，所述阱区为第二导电类型掺杂；

[0015] 在所述阱区上进行第一导电类型半导体掺杂形成第一掺杂区，所述第一掺杂区与所述阱区之间具有一间隔，用于实现金属互连；

[0016] 制作信号读出电路，形成所图像传感器。

[0017] 可选地，所述隔离区与所述阱区相邻接触，所述阱区完全填满所述隔离区包围的区域。

[0018] 可选地，所述阱区并未完全填满所述隔离区包围的区域，所述隔离区与所述阱区之间间隔设置有所述支撑衬底。

[0019] 可选地，所述隔离区的掺杂浓度小于所述第一掺杂区的掺杂浓度。

[0020] 可选地，第一导电类型为N型，第二导电类型为P型。

[0021] 可选地，第一导电类型为P型，第二导电类型为N型。

[0022] 相应地，本发明还提供一可由上述制备方法实现的图像传感器，形成于带有绝缘埋层的半导体衬底上，所述半导体衬底自上而下依次包括顶层半导体层、绝缘层和支撑衬底；

[0023] 所述图像传感器包括感光二极管和信号读出电路，所述感光二极管位于所述支撑衬底上，且所述感光二极管的侧壁及底部包围有一隔离区。

[0024] 可选地，所述信号读出电路为3T结构的CMOS信号读出电路，包括复位晶体管、放大晶体管和选择晶体管，均位于所述顶层半导体层上。

[0025] 可选地，所述信号读出电路为4T结构的CMOS信号读出电路，包括复位晶体管、放大晶体管、选择晶体管和转移晶体管，其中：所述复位晶体管、放大晶体管、选择晶体管位于所述顶层半导体层上；所述转移晶体管位于所述支撑衬底上的隔离区内，所述感光二极管与所述隔离区之间间隔设置有所述支撑衬底。

[0026] 可选地，所述隔离区为P型半导体掺杂区。

[0027] 与现有技术相比，本发明具有以下优点：

[0028] 本发明将图像传感器的感光二极管设置在带有绝缘埋层的半导体衬底的支撑衬底内，同时被一重掺杂的隔离区包围，其通过该重掺杂的隔离区可以产生更深的耗尽区，从而提高对光的吸收效率。

[0029] 另外，本发明对于辐照在支撑衬底中所产生的电子空穴对有很好的隔离作用，当隔离区为P+掺杂区时，辐照产生的多余电子在进入感光二极管区域之前会被该隔离区的空穴所复合，减小了对感光二极管的影响，有效提高其抗辐照性能，减少串扰影响。

[0030] 本发明提供的图像传感器同时还保留了信号读出电路在带有绝缘埋层的半导体衬底工艺中高速、低功耗、抗闩锁与抗辐照等优点。

附图说明

[0031] 本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

[0032] 图1为现有技术中的一种3T型CMOS图像传感器的像素结构示意图；

[0033] 图2为现有技术中的一种4T型CMOS图像传感器的像素结构示意图；

[0034] 图3为本发明一实施例的图像传感器制造方法流程图；

[0035] 图4至图8为本发明一实施例的图像传感器制造过程剖面结构示意图；

[0036] 图9至图11为本发明另一实施例的图像传感器制造过程剖面结构示意图。

具体实施方式

[0037] 下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

[0038] 图3为本发明一实施例的图像传感器制造方法流程图。如图所示，该制造方法包括以下步骤：

[0039] 执行步骤S101，提供半导体衬底，其自上而下依次包括顶层半导体层、绝缘层和支撑衬底；

[0040] 执行步骤S102，选定图像传感器的感光二极管区域，依次刻蚀该区域内顶层半导体层和绝缘层，至露出支撑衬底表面；

[0041] 执行步骤S103，对露出的支撑衬底进行离子注入和扩散，在支撑衬底中形成隔离区以及隔离区内包围的阱区；

[0042] 执行步骤S104，在阱区上进行第一导电类型半导体掺杂形成第一掺杂区，第一掺杂区与阱区之间留具有一间隔，用于实现金属互连；

[0043] 执行步骤S105，制作信号读出电路，形成图像传感器。

[0044] 图像传感器制造方法第一实施例

[0045] 图4至图8为本发明一实施例的图像传感器制造过程剖面结构示意图。下面结合各附图来对其制造过程作详细描述。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。

[0046] 如图4所示，提供半导体衬底，其自上而下依次包括顶层半导体层203、绝缘层202和支撑衬底201。顶层半导体层203的材料可以为单晶硅、应变硅、锗硅、碳化硅或其他可用于半导体制造的III-V族材料；绝缘层202的材料可以为二氧化硅、氮化硅、氮氧化硅中任意一种或几种的叠层结构；支撑衬底201可以为硅、蓝宝石或其他可用于半导体制造的材料。作为最佳实施例，顶层半导体层203为单晶硅，绝缘层202为二氧化硅，支撑衬底201为硅衬底。

[0047] 如图5所示，在该半导体衬底上选定图像传感器的感光二极管区域，然后依次刻蚀该感光二极管区域中的顶层半导体层203和绝缘层202，直至露出支撑衬底201表面。之后，对该感光二极管区域中露出的支撑衬底201进行离子注入和扩散，在支撑衬底201中形成隔离区204以及隔离区204内包围的阱区205，其中，隔离区204为第一导电类型掺杂，阱区205为第二导电类型掺杂。

[0048] 该步骤中，作为可选实施例，阱区205将隔离区204所包围的区域完全填满，隔离区204与阱区205之间相邻接触。作为又一可选实施例，阱区205与隔离区204之间由支撑衬底201间隔开。

[0049] 该步骤中，上述在支撑衬底201中形成隔离区204以及在隔离区204中形成阱区205的方法可以为本领域技术人员所公知的现有技术，例如经过多次离子注入和扩散等工-3 -3
艺，最终形成如图5所示的结构。其中，隔离区204的掺杂浓度可以为1E12cm ～1E20cm ，掺杂深度可以为1μm～10μm，厚度可以为0.1μm～5μm。

[0050] 如图6所示，其示出了隔离区204结构的俯视图。隔离区204完全包围感光二极管侧壁。

[0051] 如图7所示，在阱区205上通过扩散或者离子注入掺杂形成第一掺杂区206。其中，该第一掺杂区206为第一半导体类型掺杂，其掺杂浓度大于隔离区204的掺杂浓度，掺-3 -3杂浓度范围可以为1E15cm ～1E20cm ，厚度可为10nm～5μm。第一掺杂区206位于阱区
205内，且与阱区205边缘处具有一定间隔，用于实现金属互连。

[0052] 如图8所示，在顶层半导体层203上制作信号读出电路，形成图像传感器。

[0053] 在本步骤中，作为可选实施例，信号读出电路为3T型CMOS信号读出电路，其包括复位晶体管207、放大晶体管208和选择晶体管209。

[0054] 作为可选实施例，该制造方法中，第一导电类型为N型，第二导电类型为P型。隔离区204为N+隔离区，可用于形成更深的耗尽区，提高感光二极管的光吸收效率。

[0055] 作为最佳实施例，该制造方法中，第一导电类型为P型，第二导电类型为N型，隔离区204为P+隔离区，其在产生更深耗尽区的同时，还可用于复合辐照过程中支撑衬底201内产生的多余电子，从而提高感光二极管的光吸收效率，并有效提高图像传感器的抗辐照性能。

[0056] 图像传感器制造方法第二实施例

[0057] 图9至图11为本发明另一实施例的图像传感器制造过程剖面结构示意图。下面结合各附图来对其制造过程作详细描述。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。

[0058] 如图9所示，提供半导体衬底，其自上而下依次包括顶层半导体层303、绝缘层302和支撑衬底301。顶层半导体层303的材料可以为单晶硅、应变硅、锗硅、碳化硅或其他可用于半导体制造的III-V族材料；绝缘层302的材料可以为二氧化硅、氮化硅、氮氧化硅中任意一种或几种的叠层结构；支撑衬底301可以为硅、蓝宝石或其他可用于半导体制造的材料。作为最佳实施例，顶层半导体层303为锗硅，绝缘层302为氮氧化硅，支撑衬底301为硅衬底。

[0059] 如图10所示，在该半导体衬底上选定图像传感器感光二极管区域，然后依次刻蚀该感光二极管区域中的顶层半导体层303和绝缘层302，直至露出支撑衬底301表面。之后，对该感光二极管区域中露出的支撑衬底301进行离子注入和扩散，在支撑衬底301中形成隔离区304以及隔离区304内包围的阱区305，其中隔离区304和阱区305之间还间隔有支撑衬底301。其中，隔离区304为第一导电类型掺杂，阱区305为第二导电类型掺杂，阱区305不能将隔离区304所包围的区域完全填满，需要留出一部分作为4T型CMOS信号读出电路中转移晶体管310的沟道和有源区，以待后续通过体硅工艺形成一个完整的转移晶体管310。

[0060] 在本步骤中，上述在支撑衬底301中形成隔离区304以及在隔离区304中形成阱区305的方法可以为本领域技术人员所公知的现有技术，例如经过多次离子注入和扩散-3等工艺，最终形成如图10所示的结构。其中，隔离区304的掺杂浓度可以为1E12cm ～-3
1E20cm ，掺杂深度可以为1μm～10μm之间，厚度可以为0.1μm～5μm。

[0061] 继续如图10所示，在阱区305上通过扩散或者离子注入掺杂形成第一掺杂区306。其中，第一掺杂区306为第一导电类型掺杂，其掺杂浓度大于隔离区304的掺杂浓度，掺杂-3 -3
浓度范围可为1E15cm ～1E20cm ，厚度可为10nm～5μm。第一掺杂区306位于阱区305内，且其与阱区305边缘处具有一定间隔，用于实现金属互连。

[0062] 如图11所示，在顶层半导体层303和隔离区304包围的支撑衬底301上制作信号读出电路，形成图像传感器。在本实施例中，信号读出电路为4T结构的CMOS信号读出电路，其包括复位晶体管307、放大晶体管308、选择晶体管309和转移晶体管310。其中，转移晶体管310在制造完感光二极管的第一掺杂区306之后，在其一侧用普通体硅工艺制作，位置仍然在隔离区304包围之内，感光二极管与隔离区304之间间隔有硅衬底301。而复位晶体管307、放大晶体管308和选择晶体管309则制作在顶层硅303上。

[0063] 本实施例将图像传感器的感光二极管制作在了带有绝缘埋层的半导体衬底的支撑衬底内，同时感光二极管区域被重掺杂的隔离区所包围。感光二极管于是通过重掺杂的隔离区可以产生更深的耗尽区，因此对光的吸收效率更高。

[0064] 另外，本实施例对于辐照在支撑衬底中所产生的电子空穴对有很好的隔离作用，当隔离区为P+掺杂区时，辐照产生的电子在进入感光二极管区域之前会被该隔离区的空穴所复合，减小了对感光二极管的影响，有效提高其抗辐照性能，减少串扰影响。

[0065] 本实施例提供的图像传感器制备方法以及以此制备的图像传感器，同时还保留了信号读出电路在带有绝缘埋层的半导体衬底工艺中高速、低功耗、抗闩锁与抗辐照等优点。

[0066] 本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。