半导体器件精细图案的制作方法

摘要

本发明提供了一种半导体器件精细图案的制作方法，该方法将图案化的光阻胶层作为第一次掩膜图形，然后对多晶硅或者非晶硅进行氧化，采用氧化硅作为第二次掩膜图形，将重复的精细图案转移到目标层上，从而形成了尺寸更小的精细图案。在不改变现有光刻基础设施的前提下，增加了光刻的极限。

权利要求

1.一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：在半导体衬底上依次沉积刻蚀目标层、多/非晶硅层和氮化硅层；所述多/非晶硅层的含义为多晶硅层或者非晶硅层；

在氮化硅层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义精细图案的间隔；

以图案化的光阻胶层为掩膜，刻蚀所述氮化硅层形成图案化的氮化硅层；

去除光阻胶层后，以图案化的氮化硅层为掩膜，对多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层；

以所述图案化的氮化硅层为掩膜，各向异性刻蚀具有第一预定深度的氧化硅层至显露出多/非晶硅层；

去除所述图案化的氮化硅层后，显露出位于所述图案化的氮化硅层下的氧化硅层和未被氧化的多/非晶硅层，各向异性刻蚀多/非晶硅层至显露出刻蚀目标层；所述各向异性刻蚀多/非晶硅层的宽度为精细图案的间隔；

以显露出的氧化硅层为掩膜对刻蚀目标层进行刻蚀，形成精细图案；所述显露出的氧化硅层的宽度为精细图案的线；其中线和间隔相间排列，2倍的线宽加上间隔等于所述第一预定宽度。

2.如权利要求1所述的方法，其特征在于，所述去除光阻胶层后，以图案化的氮化硅层为掩膜，对多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层之前，该方法进一步包括：以图案化的氮化硅层为掩膜，刻蚀多/非晶硅层至第二预定深度和第二预定宽度的步骤；

所述第一预定宽度大于第二预定宽度，第一预定深度大于第二预定深度。

3.如权利要求2所述的方法，其特征在于，所述刻蚀多/非晶硅层至第二预定深度和第二预定宽度的步骤为各向同性刻蚀或者各向异性刻蚀；

所述各向同性刻蚀多/非晶硅层的气体包括四氟化碳CF4、六氟化硫SF6或三氟化氮NF3中的一种，或者几种的任意组合；

所述各向异性刻蚀多/非晶硅层至第二预定深度和第二预定宽度的气体包括CF4、溴化氢HBr或氯气Cl2中的一种，或者几种的任意组合。

4.如权利要求1、2或3所述的方法，其特征在于，所述氧化为热氧化或者等离子辅助氧化的方法。

5.如权利要求4所述的方法，其特征在于，所述各向异性刻蚀多/非晶硅层至显露出刻蚀目标层的刻蚀气体包括溴化氢HBr或氯气Cl2中的一种，或者两种的组合，该刻蚀气体对多/非晶硅层进行刻蚀的同时，不会刻蚀氧化硅层。

6.如权利要求1或2所述的方法，其特征在于，在沉积多/非晶硅层和氮化硅层之间，该方法进一步包括对多/非晶硅层进行氨气退火的步骤。

说明书

半导体器件精细图案的制作方法

技术领域

[0001] 本发明涉及半导体制造技术领域，特别涉及一种半导体器件精细图案的制作方法。

背景技术

[0002] 随着半导体器件尺寸的不断缩小，光刻特征尺寸逐渐接近甚至超过了光学光刻的物理极限，即利用现有光刻设备无法曝光显影得到尺寸更小的半导体图案，由此给半导体制造技术尤其是光刻技术提出了更加严峻的挑战。因此，在用于形成衬底上线(line)和间隔(space)图案的光刻工艺中，由于光刻技术的限制，对形成所期望的更小尺寸的精细图案存在限制。

发明内容

[0003] 有鉴于此，本发明解决的技术问题是：形成更小尺寸的精细图案。

[0004] 为解决上述技术问题，本发明的技术方案具体是这样实现的：

[0005] 本发明公开了一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：

[0006] 在半导体衬底上依次沉积刻蚀目标层、多/非晶硅层和氮化硅层；所述多/非晶硅层的含义为多晶硅层或者非晶硅层；

[0007] 在氮化硅层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义精细图案的间隔；

[0008] 以图案化的光阻胶层为掩膜，刻蚀所述氮化硅层形成图案化的氮化硅层；

[0009] 去除光阻胶层后，以图案化的氮化硅层为掩膜，对多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层；

[0010] 以所述图案化的氮化硅层为掩膜，各向异性刻蚀具有第一预定深度的氧化硅层至显露出多/非晶硅层；

[0011] 去除所述图案化的氮化硅层后，显露出位于所述图案化的氮化硅层下的氧化硅层和未被氧化的多/非晶硅层，各向异性刻蚀多/非晶硅层至显露出刻蚀目标层；所述各向异性刻蚀多/非晶硅层的宽度为精细图案的间隔；

[0012] 以显露出的氧化硅层为掩膜对刻蚀目标层进行刻蚀，形成精细图案；所述显露出的氧化硅层的宽度为精细图案的线；其中线和间隔相间排列，2倍的线宽加上间隔等于所述第一预定宽度。

[0013] 所述去除光阻胶层后，以图案化的氮化硅层为掩膜，对多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层之前，该方法进一步包括：以图案化的氮化硅层为掩膜，刻蚀多/非晶硅层至第二预定深度和第二预定宽度的步骤；

[0014] 所述第一预定宽度大于第二预定宽度，第一预定深度大于第二预定深度。

[0015] 所述刻蚀多/非晶硅层为各向同性刻蚀或者各向异性刻蚀；

[0016] 所述各向同性刻蚀多/非晶硅层的气体包括四氟化碳(CF4)、六氟化硫(SF6)或三氟化氮(NF3)中的一种，或者几种的任意组合；

[0017] 所述各向异性刻蚀多/非晶硅层的气体包括CF4、溴化氢(HBr)或氯气(Cl2)中的一种，或者几种的任意组合。

[0018] 所述氧化为热氧化或者等离子辅助氧化的方法。

[0019] 所述各向异性刻蚀多/非晶硅层至显露出刻蚀目标层的刻蚀气体包括溴化氢(HBr)或氯气(Cl2)中的一种，或者两种的组合，该刻蚀气体对多/非晶硅层进行刻蚀的同时，不会刻蚀氧化硅层。

[0020] 在沉积多/非晶硅层和氮化硅层之间，该方法进一步包括对多/非晶硅层进行氨气退火的步骤。

[0021] 由上述的技术方案可见，本发明采用双图案技术，在不改变现有光刻基础设施的前提下，增加了光刻的极限。本发明将图案化的光阻胶层作为第一次掩膜图形，然后对多晶硅或者非晶硅进行氧化，采用氧化硅作为第二次掩膜图形，将重复的精细图案转移到目标层上，从而形成了尺寸更小的精细图案。

附图说明

[0022] 图1为本发明制作精细图案的方法流程示意图。

[0023] 图1a至图1g为本发明制作精细图案的具体剖面示意图。

[0024] 图2a至图2h为本发明优选实施例制作精细图案的具体剖面示意图。

具体实施方式

[0025] 为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

[0026] 本发明的核心思想是，采用双图案技术在不改变现有光刻基础设施的前提下，增加了光刻的极限。所谓双图案技术，主要是利用两次形成的掩膜图形，进行刻蚀，将掩膜图形转移到目标层上。对于具有line和space的精细图案，通过本发明的方法，形成间距(pitch)＝line+space的重复精细图案。

[0027] 本发明制作精细图案的方法流程示意图如图1所示，其包括以下步骤，下面结合图1a至图1g进行说明。

[0028] 步骤11、请参阅图1a，在半导体衬底100上依次沉积刻蚀目标层101、多晶硅层102和氮化硅层103。

[0029] 本发明中多晶硅层102还可以替换为非晶硅，之所以采用多晶硅或者非晶硅，是因为其具有很好的与上下层匹配的晶格，且后续对多晶硅或者非晶硅进行氧化时，具有较好的氧化效果，使得多晶硅或者非晶硅能够被均匀地氧化。本发明中采用氮化硅层103，后续在反应腔内通入氧气对多晶硅层102进行氧化时，氮化硅性质比较稳定，可以确保在氧化多晶硅的同时，氮化硅层不被氧化；

[0030] 步骤12、请参阅图1b，在氮化硅层103的表面涂布光阻胶层104，并曝光显影图案化所述光阻胶层104，定义精细图案的space。

[0031] 这里精细图案可以是光栅，或者是其他具有line和space的精细图案。曝光显影图案化光阻胶层104，即双图案技术中的第一次形成掩膜图形；

[0032] 步骤13、请参阅图1c，以图案化的光阻胶层104为掩膜，刻蚀所述氮化硅层103形成图案化的氮化硅层103。

[0033] 刻蚀氮化硅层103的气体主要为四氟化碳(CF4)；

[0034] 步骤14、请参阅图1d，去除光阻胶层104后，以图案化的氮化硅层103为掩膜，对多晶硅层102进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层105。具体为向反应腔内通入氧气，将多晶硅氧化为氧化硅，因此原来多晶硅的体积会增大，氧化硅会填充到图案化的氮化硅层103之间的位置。氧化的方法有多种，可以为热氧化，也可以为等离子辅助氧化。氧化之后剩余在横向上多晶硅层102的宽度A即为space。

[0035] 对于多晶硅层102氧化成具有第一预定宽度和第一预定深度的氧化硅层，可以通过预定氧化时间来进行控制。具体来说，首先选择一片需要氧化的测试晶片(wafer)，该wafer上形成有与产品晶片相同的结构。其中，产品晶片为其上已经分布了器件的晶片，最终可以经过多道工序成为成品；而测试晶片虽然测试结构与产品晶片相同，但在测试之后被废弃。测试晶片在氧化时进行多次试验，每次预先设定氧化时间，并将氧化后的wafer置入测量机台进行尺寸测量，将最终达到预定氧化尺寸时的时间，作为同批wafer在该步骤中的预定氧化时间。

[0036] 步骤15、请参阅图1e，以所述图案化的氮化硅层103为掩膜，各向异性刻蚀氧化硅层105至多晶硅层102；

[0037] 步骤16、请参阅图1f，去除氮化硅层103后，各向异性刻蚀多晶硅层102至显露出刻蚀目标层101，此时已经形成本发明所需要的精细图案掩膜。当氮化硅层103去除之后，多晶硅层102和氧化硅层105都是显露出来的，所以本步骤采用刻蚀多晶硅与氧化硅的选择比很高的气体进行刻蚀，选择比一般能达到几十甚至几百，即刻蚀多晶硅的同时，基本不会刻蚀氧化硅。刻蚀气体一般采用氯气或者溴化氢中的一种，或者两种的组合。其中，各向异性刻蚀多晶硅层的宽度为精细图案的space；显露出的氧化硅层的宽度为精细图案的line。从图1d和图1e可以看出，2倍的line加上space等于氧化后的第一预定宽度。

[0038] 本步骤第二次形成了双图案技术中的掩膜图形，该掩膜图形并非图案化的光阻胶，而是被氧化的多晶硅，即氧化硅层105。因此，后续就以重复排列的氧化硅层105为掩膜，刻蚀目标层即可；

[0039] 步骤17、请参阅图1g，以所述精细图案掩膜，对刻蚀目标层101进行刻蚀，形成本发明的精细图案。该步骤就是将精细图案掩膜转移到刻蚀目标层101上。

[0040] 至此，本发明的精细图案形成。

[0041] 上述在步骤14中，对多晶硅层102氧化的准确控制，决定了精细图案的line和space，为了使line和space的尺寸更加准确，本发明优选实施例在步骤14去除光阻胶层104后，对多晶硅层102进行氧化之前，加入了刻蚀多晶硅层102的步骤。

[0042] 本发明优选实施例制作精细图案的方法，包括以下步骤，下面结合图2a至图2h进行说明。

[0043] 步骤21、请参阅图2a，在半导体衬底100上依次沉积刻蚀目标层101、多晶硅层102和氮化硅层103。

[0044] 本发明中多晶硅层102还可以替换为非晶硅，之所以采用多晶硅或者非晶硅，是因为其具有很好的与上下层匹配的晶格，且后续对多晶硅或者非晶硅进行氧化时，具有较好的氧化效果，使得多晶硅或者非晶硅能够被均匀地氧化。本发明中采用氮化硅层103，后续在反应腔内通入氧气对多晶硅层102进行氧化时，氮化硅性质比较稳定，可以确保在氧化多晶硅的同时，氮化硅层不被氧化；

[0045] 步骤22、请参阅图2b，在氮化硅层103的表面涂布光阻胶层104，并曝光显影图案化所述光阻胶层104，定义精细图案的space。

[0046] 这里精细图案可以是光栅，或者是其他具有line和space的精细图案。曝光显影图案化光阻胶层104，即双图案技术中的第一次形成掩膜图形；

[0047] 步骤23、请参阅图2c，以图案化的光阻胶层104为掩膜，刻蚀所述氮化硅层103形成图案化的氮化硅层103。

[0048] 刻蚀氮化硅层103的气体主要为CF4；

[0049] 步骤24、请参阅图2d，去除光阻胶层104后，以图案化的氮化硅层103为掩膜，刻蚀多晶硅层102至第二预定深度和第二预定宽度。

[0050] 其中，对多晶硅层102的刻蚀可以是各向同性的刻蚀，即在横向和纵向上都有一定宽度和深度的刻蚀，刻蚀气体可以包括四氟化碳(CF4)、六氟化硫(SF6)或三氟化氮(NF3)中的一种，或者是上述几种的任意组合；也可以是各向异性的刻蚀，即只在纵向上有一定深度的刻蚀，刻蚀气体可以包括CF4、溴化氢(HBr)或氯气(Cl2)中的一种，或者是上述几种的任意组合。

[0051] 对于多晶硅层102在横向或者纵向上的刻蚀尺寸也是通过预定刻蚀时间来进行控制。测试晶片在刻蚀时进行多次试验，每次预先设定刻蚀时间进行刻蚀，并将刻蚀后的wafer置入测量机台进行尺寸测量，将最终达到预定刻蚀尺寸时的刻蚀时间，作为同批wafer在该步骤中的预定刻蚀时间。

[0052] 该步骤中控制刻蚀之后多晶硅层102的横向宽度L占图案化的氮化硅层103宽度的1/2～1。控制刻蚀多晶硅层102时的纵向深度H占多晶硅层102高度的0～1。如果是异向刻蚀，则刻蚀不会向横向延伸，即刻蚀只沿着图案化的氮化硅层103向下刻蚀，不会刻蚀到图案化的氮化硅层103正下方部分的多晶硅，L与图案化的氮化硅层103宽度相同；如果是横向刻蚀，则刻蚀不但沿着图案化的氮化硅层103向下进行，而且会刻蚀到图案化的氮化硅层103正下方部分的多晶硅，使得L减少。L的宽度不能太窄，否则后续会将L宽度内的多晶硅全部氧化；而且H可以具有一定的数值，当H较大时，可以使后续氧化时的尺寸更加规则，从而更精确地控制步骤27中刻蚀多晶硅的特征尺寸(CD)；

[0053] 步骤25、请参阅图2e，以图案化的氮化硅层103为掩膜，对多晶硅层102进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层105。具体为向反应腔内通入氧气，将多晶硅氧化为氧化硅，因此原来多晶硅的体积会增大，氧化硅将步骤24中刻蚀的凹陷部分填充满。氧化的方法有多种，可以为热氧化，也可以为等离子辅助氧化。氧化之后剩余在横向上多晶硅层102的宽度A即为space。

[0054] 对于多晶硅层102氧化成具有第一预定宽度和第一预定深度的氧化硅层，可以通过预定氧化时间来进行控制。由于在刻蚀多晶硅层具有第二预定宽度和第二预定深度的基础上，进行氧化，以使A达到space的宽度，所以第一预定宽度大于刻蚀的第二预定宽度，第一预定深度大于刻蚀的第二预定深度；

[0055] 步骤26、请参阅图2f，以所述图案化的氮化硅层103为掩膜，各向异性刻蚀氧化硅层105至多晶硅层102；

[0056] 步骤27、请参阅图2g，去除氮化硅层103后，各向异性刻蚀多晶硅层102至显露出刻蚀目标层101，此时已经形成本发明所需要的精细图案掩膜。当氮化硅层103去除之后，多晶硅层102和氧化硅层105都是显露出来的，所以本步骤采用刻蚀多晶硅与氧化硅的选择比很高的气体进行刻蚀，选择比一般能达到几十甚至几百，即刻蚀多晶硅的同时，基本不会刻蚀氧化硅。刻蚀气体一般采用氯气或者溴化氢中的一种，或者两种的组合。其中，各向异性刻蚀多晶硅层的宽度为精细图案的space；显露出的氧化硅层的宽度为精细图案的line；从图2e和图2f可以看出，2倍的line加上space等于氧化后的第一预定宽度；

[0057] 步骤28、请参阅图2h，以所述精细图案掩膜，对刻蚀目标层101进行刻蚀，形成本发明的精细图案。该步骤就是将精细图案掩膜转移到刻蚀目标层101上。

[0058] 至此，本发明优选实施例的精细图案形成。举例来说，当需要精细图案的space＝line时，步骤24中使得刻蚀之后多晶硅层102的横向宽度L占图案化的氮化硅层103宽度的2/3，刻蚀多晶硅层102时的纵向深度H占多晶硅层102高度的1/3；步骤25中对刻蚀后的多晶硅层102进行氧化后，剩余在横向上多晶硅层102的宽度A(A＜L)占图案化的氮化硅层103宽度的1/3，A定义了space的宽度。此时氧化后的第一预定深度也会大于刻蚀后的第二预定深度。同时根据上述说明，图案化的氮化硅层103之间的间隔也定义了space的宽度，所以line的宽度与space相同，占图案化的氮化硅层103宽度的1/3。

[0059] 在沉积多晶硅层102和氮化硅层103之间，可以进一步包括对多晶硅层102进行氨气退火的步骤。氧化多晶硅层102时，由于多晶硅层102内具有颗粒结构，而且在颗粒边界(grain boundary)处的氧化速率比颗粒内部的氧化速率要快很多，所以采用氨气对多晶硅层102进行退火，有利于降低颗粒边界处的氧化，使得多晶硅层102内的氧化速率趋于一致，形成均匀的氧化硅层。对于非晶硅，上述氨气退火的方法仍然适用。

[0060] 在沉积刻蚀目标层101和多晶硅层102之间可以进一步包括沉积形成硬掩膜层的步骤，硬掩膜层可以为氮化硅、氮氧化硅等，具有一定的硬度，用于保护刻蚀目标层101刻蚀尺寸的均匀性。如果在刻蚀目标层101和多晶硅层102之间加入硬掩膜层，则去除氮化硅层103后，刻蚀多晶硅层102至显露出硬掩膜层，然后对硬掩膜层进行刻蚀至显露出刻蚀目标层101。

[0061] 综上所述，本发明精细图案的形成方法，采用了双图案技术。而且，关键的是，对多晶硅或者非晶硅进行氧化，采用氧化硅作为掩膜图形，将重复的精细图案转移到目标层上，从而形成了尺寸更小的精细图案。

[0062] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。