DC-DC同步管的控制方法和装置

摘要

本发明涉及一种DC-DC同步管的控制方法和装置，其中装置包括第一比较器、第二比较器、同步管控制误差历史信息存储与运算单元和输入失调电压调节器；方法包括由第一比较器检测其输入端之间的电压差，第一比较器输出用来控制同步管的关断；由第二比较器检测同步管两端的电压差，第二比较器输出当前时钟周期同步管的控制误差信息；同步管控制误差历史信息存储与运算单元根据第N时钟周期第二比较器的输出来决策在第N+1、N+2、N+3…时钟周期减少或者增加第一比较器输入端的输入失调电压；所述第一比较器输入端的输入失调电压减少或增加的基准是在前一个时钟周期同步管关断时刻同步管两端的电压差。

权利要求

1.一种DC-DC同步管的控制方法，由第一比较器检测其输入端之间的电压差并输出控制同步管的关断，其特征在于，还包括以下步骤：由第二比较器检测同步管两端的电压差并输出当前时钟周期同步管的控制误差信息；

该控制误差信息是指当前时钟周期同步管的关断是提前或者滞后；

由同步管控制误差历史信息存储与运算单元根据第N时钟周期第二比较器的输出来决策在第N+i时钟周期减少或者增加第一比较器输入端的输入失调电压；N，i是自然数；

所述第一比较器输入端的输入失调电压减少或增加的基准是前一个时钟周期同步管关断时刻同步管两端的电压差。

2.根据权利要求1所述控制方法，其特征在于，根据前一时钟周期同步管关断时刻是提前关断或滞后关断来选择是在下一个时钟周期增加/减少所述第一比较器输入端的输入失调电压，即：当前一时钟周期同步管提前关断时，在下一个时钟周期增加所述第一比较器输入端的输入失调电压；当前一时钟周期同步管滞后关断时，在下一个时钟周期减少所述第一比较器输入端的输入失调电压。

3.一种DC-DC同步管的控制装置，电连接同步整流电路中的同步管，其特征在于，包括：第一比较器，输出端电连接所述同步管的栅极；

输入失调电压调节器，输出端电连接第一比较器的第一输入端，输入端电连接所述同步管的源极和漏极中的一个，用于根据同步管控制误差历史信息存储与运算单元的输出控制信号增大或减小输入电压后输出；第一比较器第二输入端电连接所述同步管的源极和漏极中的另一个；

第二比较器，其两个输入端分别对应电连接所述同步管的源极和漏极；

同步管控制误差历史信息存储与运算单元，电连接第二比较器的输出端、所述输入失调电压调节器和所述同步整流电路中功率管的栅极，用于根据第N时钟周期第二比较器的输出，在第N+i时钟周期向所述输入失调电压调节器输出减少控制信号或者增加控制信号；N，i是自然数。

4.根据权利要求3所述控制装置，其特征在于，第一比较器是高增益比较器，第二比较器是高速比较器。

5.根据权利要求3所述控制装置，其特征在于，所述同步整流电路是降压式变换电路结构或升压式变换电路结构或升降压式变换电路结构。

6.根据权利要求3所述控制装置，其特征在于，所述同步管是N沟道型和P沟道型场效应管。

7.根据权利要求3所述控制装置，其特征在于，所述输入失调电压调节器包括串接的恒流源和一个以上的电阻，所述输入失调电压调节器的输出端电连接在所述恒流源和第一电阻之间，所述输入失调电压调节器的输入端根据控制信号选择电连接在不同的电阻之间。

8.根据权利要求3所述控制装置，其特征在于，所述输入失调电压调节器包括受控电流源和一个电阻，所述输入失调电压调节器的输出端电连接在所述受控电流源的输出和电阻的一端之间，所述输入失调电压调节器的输入端连接在所述电阻的另外一端。

9.根据权利要求3所述控制装置，其特征在于，所述同步管控制误差历史信息存储与运算单元包括相互电连接的D触发器和加减记数器。

10.根据权利要求3所述控制装置，其特征在于，所述同步管控制误差历史信息存储与运算单元包括D触发器、单稳态电路、电荷泵电路和受控电流源电路。

说明书

DC-DC同步管的控制方法和装置

技术领域

[0001] 本发明涉及节能环保电子产品，具体涉及一种直流-直流（DC-DC）同步管的控制方法和装置。

背景技术

[0002] 同步整流是指采用导通电阻极低的功率场效应管（MOSFET），即：同步管，来取代整流电路中的整流二极管以降低整流损耗的一项新技术，但是整流电路中的功率管只能使用MOSFET而不能使用二极管。它能大大提高DC-DC变换器的效率并且不存在由肖特基势垒电压而造成的死区电压。功率MOSFET属于电压控制型器件。用功率MOSFET做整流器时，要求栅极电压必须与被整流电压的相位保持同步才能完成整流功能，故称之为同步整流。

[0003] 目前，在低压输出的DC-DC开关电源中广泛采用同步整流技术。采用同步整流技术的好处是：一、可以提高电源的转换效率，从而节约能源。二、当同步管集成到集成电路（IC）里面以后，减少了外围元器件，从而节省了应用成本。三、当同步管集成到IC里面以后，减小了电源的体积。

[0004] 下面以降压式变换电路（BUCK） 结构的同步整流DC-DC为例来介绍传统的同步管控制电路。

[0005] 图1所示为传统的BUCK 同步整流DC-DC 的电路拓扑图。其中示出了用于同步管控制的比较器（ICMP）。图2和图3分别给出了电路工作在连续模式和非连续模式的电感电流、功率管、同步管的工作电信号波形。

[0006] 如图2、3所示，同步管在电感电流充电阶段应关闭，在电感电流放电阶段导通（电感电流IL上升时是充电阶段，IL下降时是放电阶段）。

[0007] 如图3所示，当电路工作于非连续模式时，电感电流会下降到零，此时应该将同步管关断，以防止电感电流倒流。

[0008] 传统的同步管控制方法是：采用一个比较器（ICMP）来检测同步管两端的电压，其输出用来控制同步管的关断。参看图1和图3，在电感电流放电阶段，电感电流未下降到零时，SW端电压为负，低于GND电压，比较器输出X为低电平，允许同步管打开。当电感电流下降到零并出现倒流时，SW端电压为正，高于GND电压，比较器输出X为高电平，关闭同步管。

[0009] 由于实际的比较器具有一定的传输延时，当SW端电压过零时比较器并不立即翻转，而是延迟一段时间后再翻转到高电平，此时SW端电压已经为正，即电感电流已经出现倒流。所以通常给比较器设置一个固定的输入失调，以使得比较器提前动作，理想的情形时当电感电流刚好过零时，比较器翻转并关闭同步管。

[0010] 下面说明基于传统的同步管控制方法所遇到的困难：

[0011] 一、在集成电路工艺中，尤其是互补金属氧化物半导体（CMOS）工艺，由于比较器具有较大的随机输入失调，所以比较器的实际翻转时间点会表现出随机的偏差。例如假设比较器的随机输入失调（VOS）最大为+/-15mv，则同步管关断时的电感电流误差为：

[0012] I=VOS/RDSON

[0013] 例如假设同步管的导通电阻为0.2Ohm, 则在同步管关断时刻的电感电流误差为+/-75mA。假设在VOS=0时同步管刚好在电感电流过零点关断，则当VOS=15mv时同步管关断时刻电感电流为75mA, 当VOS=-15mv时同步管关断时刻电感电流为-75mA(出现倒流)。

[0014] 二、在不同的输出电压VO和电感L下，电感电流的变化速率有明显的差异，所以对于固定的比较器延时电感电流的变化也会比较大。电感电流的变化量由下面公式给出：

[0015]

[0016] 例如L=2.2uH, 比较器延时DELAY=50ns，VO=0.6V和VO=3.3V时，电感电流差异为61.4mA。

[0017] 如果进一步提高DC-DC的开关频率，即采用更小的电感值时，由于电感电流的变化速率更大，所以在相同的延时内电流变化也更大。例如假设开关频率提高到4~6MHz，允许采用0.47uH的电感时，相同条件下的电感电流差异将会由61.4mA增大到287mA。

[0018] 从以上两点困难可以看出：在IC量产中传统的同步管控制方法在非连续模式下无法做到电感电流刚好在过零时同步管关闭，而是有较大的随机的或确定的控制误差，同步管或者提前关断，或者滞后关断。

[0019] 下面分两种情形来计算由于同步管的关断时间误差导致的效率损失：

[0020] 假设同步管提前关断。

[0021] 设提前关断时刻电感的电流为IL, 设同步管的寄生体二极管的导通电压为VD, DC-DC的开关频率为f，输出电压为VO,输出电流为IO。

[0022] 一个周期内输出能量:

[0023]

[0024] 一个周期内由于同步管提前关断，损失在体二极管上的能量为：

[0025]

[0026]

[0027]

[0028] 效率损失百分比为：

[0029]

[0030] 从以上公式可以看出，频率越高效率损失越大，输出电压越低效率损失越大。

[0031] 例如：IL=75mA，VD=0.65V, L=2.2uH，VO=1.2V

[0032]IO(mA) 1 5 10 30 50
f(kHz) 100 500 1000 1500 1500
Wloss/WO*100% 60.9% 60.9% 60.9% 30.5% 18.3%

[0033] 假设同步管滞后关断。

[0034] 设滞后关断时刻电感的电流为IL, DC-DC开关频率为f，输出电压为VO,输出电流为IO。

[0035] 一个周期内输出能量:

[0036]

[0037] 一个周期内由于同步管滞后关断，电感电流倒流损失的能量为：

[0038]

[0039]

[0040]

[0041] 效率损失百分比为：

[0042]

[0043] 从以上公式可以看出，频率越高效率损失越大，输出电压越低效率损失越大。

[0044] 例如： L=75mA, L=2.2uH，VO=1.2V

[0045]IO(mA) 1 5 10 30 50
f(kHz) 100 500 1000 1500 1500
Wloss/WO*100% 51.6% 51.6% 51.6% 25.8% 15.5%

[0046] 从以上分析可以看出，由于同步管提前关闭或者滞后关断，在轻载（输出电流较小）时DC-DC的效率会显著下降。

[0047] 综上所述，传统的同步管控制方法在轻载模式下具有以下几个缺点：

[0048] 1、受比较器输入随机失调的影响，同步管控制的片间一致性差异较大；

[0049] 2、对于不同的输出电压和电感，即使比较器具有固定的延时，同步管关断时刻也会表现出较大的差异；

[0050] 3、现在电源的体积要求越来越小，这就要求提高工作频率，但由于同步管控制的误差在工作频率升高后，其效率损失会显著上升；

[0051] 4、现在的电源电压趋势是越来越低，从前面的分析可以看出，输出电压越低，由于同步管控制的误差导致的效率损失会显著上升；

[0052] 5、输出电流越低，同等条件下同步管控制误差导致的效率损失会增大。

发明内容

[0053] 本发明需要解决的技术问题是，如何提供一种DC-DC同步管的控制方法和装置，能提高DC-DC效率。

[0054] 本发明的第一个技术问题这样解决：构建一种DC-DC同步管的控制方法，由第一比较器检测其输入端之间的电压差并输出控制同步管的关断，还包括以下步骤：

[0055] 由第二比较器检测同步管两端的电压差并输出当前时钟周期同步管的控制误差信息（该控制误差信息是指当前时钟周期同步管的关断是提前或者滞后）；

[0056] 同步管控制误差历史信息存储与运算单元根据第N时钟周期第二比较器的输出来决策在第N+i时钟周期减少或者增加第一比较器输入端的输入失调电压；N，i是自然数；

[0057] 所述第一比较器输入端的输入失调电压减少或增加的基准是在前一个时钟周期同步管关断时刻同步管两端的电压差。

[0058] 按照本发明提供的控制方法，根据在前一时钟周期同步管关断时刻是提前或滞后进行的优选是在下一个时钟周期等步加/减所述第一比较器输入端的输入失调电压，即：根据前一时钟周期同步管提前关断进行的是在下一个时钟周期加所述第一比较器输入端的输入失调电压，而根据前一时钟周期同步管滞后关断是在下一个时钟周期减所述第一比较器输入端的输入失调电压。

[0059] 本发明的另一个技术问题这样解决：构建一种DC-DC同步管的控制装置，电连接同步整流电路中的同步管，包括：

[0060] 第一比较器，输出端（经驱动电路）电连接所述同步管栅极；

[0061] 输入失调电压调节器，输出端电连接第一比较器的第一输入端，输入端电连接所述同步管的源极和漏极中的一个，用于根据同步管控制误差历史信息存储与运算单元的输出控制信号增大或减小输入电压后输出；第一比较器第二输入端电连接所述同步管的源极和漏极中的另一个；

[0062] 第二比较器，二输入端分别对应电连接所述同步管的源极和漏极；

[0063] 同步管控制误差历史信息存储与运算单元，电连接第二比较器、所述输入失调电压调节器和所述同步整流电路中功率管的栅极，用于

[0064] 根据第N时钟周期第二比较器的输出，在第N+i时钟周期向所述输入失调电压调节器输出对应减少或者增加第一比较器输入端的输入失调电压的控制信号；N，i是自然数。

[0065] 按照本发明提供的控制装置，第一比较器是高增益比较器，第二比较器是高速比较器。

[0066] 按照本发明提供的控制装置，所述同步整流电路是降压式变换电路结构(BUCK)、升压式变换电路结构(BOOST)或升降压式变换电路结构(BUCK-BOOST)结构。

[0067] 按照本发明提供的控制装置，所述同步管是N沟道型和P沟道型场效应管。

[0068] 按照本发明提供的控制装置，所述输入失调电压调节器包括串接的恒流源和一个以上电阻，所述输入失调电压调节器的输出端电连接在所述恒流源和第一电阻之间，所述输入失调电压调节器的输入端根据控制信号选择电连接在不同的电阻之间。

[0069] 按照本发明提供的控制装置，所述同步管控制误差历史信息存储与运算单元包括相互电连接的D触发器和加减计数器。

[0070] 按照本发明提供的控制装置，所述输入失调电压调节器包括受控电流源和一个电阻，所述输入失调电压调节器的输出端电连接在所述受控的电流源的输出和电阻之间，所述输入失调电压调节器的输入端连接在所述电阻的另外一端。

[0071] 按照本发明提供的控制装置，所述同步管控制误差历史信息存储与运算单元包括D触发器、单稳态(oneshot)电路、电荷泵电路和受控电流源电路。

[0072] 本发明提供的DC-DC同步管的控制方法和装置，解决了同步整流技术应用于DC-DC工作在非连续模式下所面临的难题，克服了传统技术的缺点，提高了DC-DC的整体转换效率和一致性，并更加适合于低电压以及高开关频率、小体积的应用。实际的电子产品尤其是便携式产品在应用中通常80%以上的时间都工作在轻载模式，因而本发明所提出的同步管控制技术更能显现出优势。本发明轻载时的优势具体如下：

[0073] （1）可提高DC-DC在轻载时的效率；

[0074] （2）可使得同步整流技术用在更高的开关频率并在轻载时保持高效率，从而减小电源的体积；

[0075] （3）可使得同步整流技术用在更低的输出电压并在轻载时保持高效率；

[0076] （4）可显著提高在量产后DC-DC芯片的片间一致性，消除了因工艺偏差带来的不利影响；

[0077] （5）可自动适应外围元件参数的变化而保持最小控制误差。

附图说明

[0078] 下面结合附图和具体实施例进一步对本发明进行详细说明。

[0079] 图1是传统的BUCK 同步整流DC-DC的电路拓扑示意图；

[0080] 图2是图1所示电路连续模式下的工作波形示意图；

[0081] 图3是图1所示电路非连续模式下的工作波形示意图；

[0082] 图4是本发明的同步管控制装置电结构示意图；

[0083] 图5是本发明BUCK结构的同步整流电路实施例示意图；

[0084] 图6是图5所示电路中同步管控制误差历史信息存储与运算单元实施例一电路结构示意图；

[0085] 图7是图5所示电路中输入失调电压VOS调节器实施例一电路结构示意图；

[0086] 图8是非连续模式下实施例一对应的工作波形与时序示意图；

[0087] 图9和10是图5所示电路中同步管控制误差历史信息存储与运算单元实施例二和输入失调电压VOS调节器实施例二电路结构示意图；

[0088] 图11是非连续模式下实施例二对应的工作波形与时序示意图；

[0089] 图12是本发明BOOST结构的同步整流电路实施例示意图。

具体实施方式

[0090] 第一，首先说明本发明基础：

[0091] 本发明的同步管控制方法和装置，其装置结构如图4所示，该同步管控制装置包括6个模块：

[0092] （1）同步管：至少包含3个端子。G为栅极，D/S分别为漏极、源极。G端子接同步管控制信号XDRV, D端子通常接电感的一端并命名为SW，S端子通常与输出滤波电容的一端相接；

[0093] （2）主比较器：是一个高增益比较器，用来比较同步管D/S端的电压，其输出用来控制同步管的关断；

[0094] （3）辅助比较器：是一个中等增益的高速比较器，用来检测同步管是否提前关断；

[0095] （4）输入失调电压VOS调节器：用来调节主比较器的输入失调电压；

[0096] （5）同步管控制误差历史信息存储与运算单元：用来对同步管控制误差的历史信息进行存储并运算。它记录第n, n-1, n-2…等时钟周期的同步管控制误差历史信息，并经过运算预测出第n+1个时钟周期的输入失调电压VOS的控制值；

[0097] （6）同步管控制逻辑与驱动：用来打开或关断同步管。

[0098] 本发明同步管控制装置的工作原理是：

[0099] 主比较器检测同步管D/S两端的电压，当D/S端的电压趋于零时，主比较器翻转，其输出送到控制逻辑与驱动电路，并关断同步管。辅助比较器检测在DC-DC处于TOFF期间同步管是否提前关断，（例如对于BUCK DC-DC若同步管提前关断则在关断后SW端会出现比S端至少低一个VD约600mv的脉冲电平，若同步管滞后关断，则关断后不会出现此脉冲电平），辅助比较器的输出包含了在一个时钟周期内同步管是否出现提前关断的信息。历史信息存储与运算单元对辅助比较器输出的历史信息进行存储与运算，其工作的原理是：若前一个时钟周期同步管出现提前关断，则调整下一个时钟周期的VOS预测值（例如使得VOS减小），以使得在下一个时钟周期主比较器的关断时刻滞后；若前一个时钟周期同步管未出现提前关断，则调整下一个时钟周期的VOS预测值（例如使得VOS增大），以使得在下一个时钟周期主比较器的关断时刻提前。输入失调电压VOS调节器的作用是根据历史信息存储与运算单元的输出来调整主比较器的输入失调电压，以改变同步管关断的时序。

[0100] 从以上工作原理的描述可以看出，最终在稳态条件下，同步管总是工作在提前关断和滞后关断的临界状态，因此可以最小化同步管控制误差。

[0101] 基于以上同步管控制方法和装置的核心或主要技术特征在于：

[0102] （1）引入了反馈机制。通过辅助比较器采样同步管的控制误差，经历史信息存储与运算单元对此误差处理后，输出至输入失调电压VOS调节器。输入失调电压VOS调节器对环路的控制结果是：同步管的控制误差会逐步向减小的方向改变。经过一定的时钟周期反馈修正后，最终同步管的控制误差将维持在一个最小值附近并上下波动。

[0103] （2）引入了历史信息存储与运算单元。使得系统可以根据第N, N-1, N-2 …次的历史信息来预测第N+1次的VOS调节值。由于当前时钟周期的同步管控制误差必须等到误差已经发生后才能有效的采样，所以只能根据历史的误差信息来预测未来的调整值。

[0104] （3）引入了输入失调电压VOS调节器。它是误差反馈控制电路与主比较器的接口。通过反馈机制，输入失调电压VOS调节器不但可以补偿主比较器固有的随机输入失调，还能够补偿由于其他因素（例如比较器延时的变化，电感电流斜率的变化等）造成的同步管控制误差。总之，由于各种因素造成的同步管控制误差都可以等效或映射为主比较器的输入失调，而这个失调可以通过反馈回路来自动修正。

[0105] （4）引入了辅助比较器。其在反馈环路中的作用是对同步管控制误差进行采样，其采样的结果送入历史信息存储与运算单元。辅助比较器只需分辨出大小为VD约600mv的输入差分信号（而主比较器应分辨几个mv级的输入差分信号），所以辅助比较器不需要做到很高的精度，也不需要很高的增益，因此其很容易实现高速度。辅助比较器的速度越快，其能准确采样、分辨的同步管控制误差也越小，因此最终的控制残余误差也最小（假设环路增益足够大）。

[0106] 本发明的应用范围：

[0107] 以上同步管的控制方法可以广泛运用于各种同步整流的DC-DC开关电源电路中，例如BOOST, BUCK, BUCK-BOOST以及其他各种衍生拓扑中。除了DC-DC，以上同步管的控制方法也可应用于基于电感的各种LED驱动电路中。

[0108] 第二，结合本发明具体实施例进行详细说明：

[0109] ㈠BUCK结构

[0110] 如图5所示，本发明应用于BUCK结构的一个具体实施例，具体包括：

[0111] 主比较器，是一个高增益的比较器，需分辨出几个毫伏级的输入信号。

[0112] 辅助比较器，是一个中等增益的高速比较器，只需分辨出300~600mV级的信号。

[0113] 同步管是一个功率NMOS。

[0114] 同步管控制逻辑与驱动电路是数字逻辑和驱动电路。当PDRV由高电平变为低电平时NDRV输出为高电平，打开同步管。当X由低电平变为高电平或者PDRV变为高电平时，NDRV输出为低电平，关闭同步管。

[0115] 以上几个单元电路，普通的IC设计工程师根据功能描述很容易就可以设计实现。下面主要介绍另外两个核心单元电路的设计实现。

[0116] 图中的同步管控制误差历史信息存储与运算单元、输入失调电压VOS调节器可以有多种实现方式。下面分别给出两种优化的实施例。一种是基于数字控制方法的实现，一种是基于模拟控制方法的实现。

[0117] ㈠基于数字控制方法

[0118] 这种方法的同步管控制误差历史信息存储与运算单元、输入失调电压VOS调节器的具体实施例，分别如图6、图7所示。图8给出了基于图5、6、7实施例的同步整流电路的工作波形与时序图。

[0119] 如图6所示，这种同步管控制误差历史信息存储与运算单元的实施例，其中：信号Y输入到一个反向器。信号PDRV输入到一个反向器，其后再接一个延时单元。

[0120] 加减计数器是一个双向计数器，其功能描述为：在CLK出现上升沿时计数器动作，如果在CLK出现上升沿时UPDN为高电平则进行加法计数，如果在 CLK出现上升沿时UPDN为低电平则进行减法计数。当计数器计满后将保持而不清零（即如果计数器输出为全“1”，当CLK出现上升沿且UPDN为高，计数器输出保持不变；如果计数器输出为全“0”，当CLK出现上升沿且UPDN为低，计数器输出保持不变。）RST为强制清零端。

[0121] ㈡基于模拟控制方法

[0122] 这种方法的同步管控制误差历史信息存储与运算单元、输入失调电压VOS调节器的具体实施例如图9a和9b所示。图10给出了基于图5、9实施例的同步整流电路的工作波形与时序图。

[0123] 最后，本发明还给出BOOST结构的一个具体实施例子，结构如图11所示，在这个BOOST结构实施例中，同步管控制误差历史信息存储与运算单元、输入失调电压VOS调节器可参照BUCK结构的实施例，同样可以有两种实现方法。一种是基于双向计数器的数字实现方法，一种是基于电荷泵的模式实现方式。为避免重复，不再一一详细列出。

[0124] 此外，本发明的同步控制方法还可运用于BUCK-BOOST等其他拓扑的DC-DC中，为避免重复不再给出实施例。

[0125] 以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。