应用于USB设备的动态时钟频率校准方法

摘要

一种应用于USB设备的动态时钟频率校准方法，包括以下步骤：步骤1，主机通过数据发送器向USB1.1/USB2.0设备发送信息，USB1.1/USB2.0设备中的数据接收器对主机发送来的信息进行解析；步骤2，内部时钟产生电路产生时钟；步骤3，基准时间长度的获得；步骤4，动态频率校准。本发明的有益效果是：提供了一种应用于USB2.0设备的动态时钟频率校准方法，该方法由USB2.0设备的数据接收器解析USB2.0主机的信息，通过数据时钟恢复机制得到基准时钟后再运用动态调频机制进行时钟频率校准，一方面使USB2.0接口芯片成本进一步降低、同时提高了兼容性和时钟校准精度。

权利要求

1.一种应用于USB1.1/USB2.0设备的动态时钟频率校准方法，其特征在于：包括以下步骤：步骤1，主机通过数据发送器向USB1.1/USB2.0设备发送信息，USB1.1/ USB2.0设备中的数据接收器对主机发送来的信息进行解析；

步骤2，内部时钟产生电路产生时钟，包括：

USB1.1/USB2.0设备的内部时钟产生电路由内部振荡器和锁相环构成，内部振荡器产生参考时钟源，锁相环将内部振荡器的时钟频率倍频至系统需要的时钟频率；

步骤3，基准时间长度的获得，包括

USB1.1/USB2.0设备的内部时钟产生电路产生可用于数据恢复的时钟，数据接收器基于该时钟恢复出主机发送来的信息；

主机发送来的信息中包括可以用作基准时钟的SOF令牌信息，准确判断SOF令牌信息，产生基准时间长度；

USB1.1/USB2.0设备中的数据接收器通过解析SOF令牌得到基准时间长度，其具体步骤包括：对于USB1.1设备和USB2.0设备，在全速模式下进行数据收发时，主机每隔1ms发送一次SOF令牌包，而USB1.1设备中的数据接收器以内部时钟产生电路的输出时钟作为采样时钟，利用高倍过采样的方式判断出SOF令牌关键字，进而获得基准时间长度；

对于USB2.0设备，在高速模式下进行数据收发时，主机每隔125us发送一次SOF令牌包，而USB2.0设备中的数据接收器以锁相环的输出时钟作为采样时钟，利用多相位采样的方式进行高速数据接收，判断出高速SOF令牌的关键字及标志，进而获得基准时间长度； 步骤4，动态频率校准。

2.根据权利要求1所述的应用于USB1.1/USB2.0设备的动态时钟频率校准方法，其特征在于：所述的步骤2中的内部时钟产生电路包括以下内容：内部振荡器可以设计为RC振荡器/LC振荡器或环形振荡器形式，内部振荡器根据其各自不同的振荡频率，做相应的前置分频后送入锁相环，作为锁相环的输入时钟；

锁相环的环路分频数包括整数分频数和分数分频数；对于USB1.1设备，锁相环的环路分频数可仅由整数分频数构成；对于USB2.0设备，设计分数分频数≥3。

3.根据权利要求1所述的应用于USB1.1/USB2.0设备的动态时钟频率校准方法，其特征在于：所述的锁相环的分频器由多位寄存器控制使分频数在一定的范围内可配置从而实现系统频率的动态调整。

4.根据权利要求1所述的应用于USB1.1/USB2.0设备的动态时钟频率校准方法，其特征在于：所述的步骤4中包括以下具体步骤，步骤4-1，在基准时间长度内对产生的系统时钟进行计数；

步骤4-2，通过计数得到若干周期内的计数值；另一方面，系统时钟的频率为理想设计值，此时的计数值为理想值；

步骤4-3，利用步骤4-2中得到的计数值与理想值比较计算出相对于理想时钟的频率偏移量，通过简易地算法将频率偏移量转化为锁相环中环路分频系数的增减量；

步骤4-4，步骤4-3中锁相环环路分频系数的增减使锁相环的输出时钟频率发生变化，并逐渐稳定为USB1.1/USB2.0设备所需精度要求的时钟。

说明书

应用于USB设备的动态时钟频率校准方法

技术领域

[0001] 本发明涉及USB1.1/USB2.0的接口应用，具体发明了一种应用于USB设备的动态时钟频率校准方法。

背景技术

[0002] 从USB接口被广泛使用至今，已经有十余年的时间，在这期间，其应用范围越来越广泛，设计成本也逐年降低。为了在更恶劣条件下满足高性能的需求，芯片面积和工艺制程带来的成本缩减变得异常困难，缩减USB接口外围器件的设计成本，成为现在USB1.1/USB2.0接口节省成本的重要方法。

[0003] 在通常的USB接口应用中，必须要求一颗高质量晶振作为输入时钟，产生稳定且高精度的系统时钟，但是高质量晶振包括系统配件总体成本较高，在整USB接口的设计成本中占了越来越大的比重，为了明显地缩减设计成本，USB设备的无晶振设计方案应运而生。

[0004] 现行的USB1.1/USB2.0无晶振方案主要包括：

[0005] 1）基准时钟校准法：在芯片测试阶段用一基准时钟对USB1.1/USB2.0内部时钟产生电路进行校准，固定能控制时钟频率的寄存器值，使时钟电路产生指定频率。

[0006] 在这种方案下，需要增加一个用于校准的基准时钟PIN脚，同时每一块出厂芯片均需通过测试校准，校准后必须永久性固定寄存器的值，这种方案会延长测试时间、增加测试工作量、提高测试难度。

[0007] 另一方面，内部时钟产生电路的频率控制配置寄存器被固定后，当环境因素变化时，其频率也会变化。一般用作产生时钟的RC振荡器、环形振荡器等都会随温度变化产生较大的频率偏移，这个偏移是这种方案无法克服的。因此，当外部环境变化剧烈时，采用基准时钟校准法的USB无晶振方案的兼容性较差。

[0008] 2）外部器件校准法：在芯片测试阶段使用一些低成本的外围器件，例如电阻、电容等，对USB2.0内部时钟产生电路进行校准，使时钟电路产生指定频率。

[0009] 由于加入的外部器件精度及数量受限，这种方案并不满足高精度的时钟需求；另一方面额外的外围器件，也会增加设计成本。

[0010] 3）量产写入校准法：在一些带有内部ROM的系统级应用中，用内部ROM对USB2.0内部时钟产生电路的控制寄存器进行配置，该配置值可以通过量产的方式进行刷新。

[0011] 这种方案具有很大的局限性，仅实现于可量产的带有内部ROM的系统级应用中。

[0012] 总而言之，上述几种现行的USB1.1/USB2.0无晶振方案都有其不可克服的缺陷，它们要么需要外部时钟源或外部器件进行测试校准，要么需要特定的系统环境进行配置，在较为恶劣的使用环境下，兼容性都比较差。另外，作为主流的基准时钟校准法，需要较高的测试成本。

发明内容

[0013] 本发明克服了现有技术的不足，提供一种应用于USB设备的动态时钟频率校准方法，该方法由USB设备的数据接收器解析USB主机的信息，通过数据时钟恢复机制得到基准时钟后再运用动态调频机制进行时钟频率校准，克服了现有技术中存在的成本较高、兼容性较差或校准精度不高等技术问题。

[0014] 为解决上述的技术问题，本发明采用以下技术方案：

[0015] 一种应用于USB设备的动态时钟频率校准方法，其特征包括以下步骤：

[0016] 步骤1，主机通过数据发送器向USB1.1/USB2.0设备发送信息，USB1.1/ USB2.0设备中的数据接收器对主机发送来的信息进行解析；

[0017] 步骤2，内部时钟产生电路产生时钟，包括：

[0018] USB1.1/USB2.0设备的内部时钟产生电路由内部振荡器和锁相环构成，内部振荡器产生参考时钟源，锁相环将内部振荡器的时钟频率倍频至系统需要的时钟频率；

[0019] 步骤3，基准时间长度的获得，包括

[0020] USB1.1/USB2.0设备的内部时钟产生电路产生可用于数据恢复的时钟，数据接收器基于该时钟恢复出主机发送来的信息；

[0021] 主机发送来的信息中包括可以用作基准时钟的SOF令牌信息，准确判断SOF令牌信息，产生基准时间长度；

[0022] 步骤4，动态频率校准。

[0023] 更进一步的技术方案是：

[0024] 所述的步骤2中的内部时钟产生电路包括以下内容：

[0025] 内部振荡器可以设计为RC振荡器/LC振荡器或环形振荡器形式，内部振荡器根据其各自不同的振荡频率，做相应的前置分频后送入锁相环，作为锁相环的输入时钟；

[0026] 锁相环的环路分频数包括整数分频数和分数分频数；对于USB1.1设备，锁相环的环路分频数可仅由整数分频数构成；对于USB2.0设备，设计分数分频数≥3。 [0027] 所述的锁相环的分频器由多位寄存器控制使分频数在一定的范围内可配置从而实现系统频率的动态调整。

[0028] 所述的步骤3中，USB1.1/USB2.0设备中的数据接收器通过解析SOF令牌得到基准时间长度，其具体步骤包括：

[0029] 对于USB1.1设备和USB2.0设备，在全速模式下进行数据收发时，主机每隔1ms发送一次SOF令牌包，而USB1.1设备中的数据接收器以内部时钟产生电路的输出时钟作为采样时钟，利用高倍过采样的方式判断出SOF令牌关键字，进而获得基准时间长度；

[0030] 对于USB2.0设备，在高速模式下进行数据收发时，主机每隔125us发送一次SOF令牌包，而USB2.0设备中的数据接收器以锁相环的输出时钟作为采样时钟，利用多相位采样的方式进行高速数据接收，判断出高速SOF令牌的关键字及标志，进而获得基准时间长度；

[0031] 所述的步骤4中包括以下具体步骤，

[0032] 步骤4-1，在基准时间长度内对产生的系统时钟进行计数；

[0033] 步骤4-2，通过计数得到若干周期内的计数值；另一方面，系统时钟的频率为理想设计值，此时的计数值为理想值；

[0034] 步骤4-3，利用步骤4-2中得到的计数值与理想值比较计算出相对于理想时钟的频率偏移量，通过简易地算法将频率偏移量转化为锁相环中环路分频系数的增减量；

[0035] 步骤4-4，步骤4-3中锁相环环路分频系数的增减使锁相环的输出时钟频率发生变化，并逐渐稳定为USB1.1/USB2.0设备所需精度要求的时钟。

[0036] 对于USB1.1设备，所需的时钟精度满足以下范围：-0.25%～0.25%；

[0037] 对于USB2.0设备，所需的时钟精度满足以下范围，全速模式下为-0.25%～0.25%，高速模式下为-0.05%～0.05%。

[0038] 本发明中锁相环的环路分频数在一定范围内可调，这样可以解决因为内部振荡器的设计频率不准确带来的频率偏移问题；所述步骤4中的动态频率校准机制生成动态的环路分频系数送给锁相环，锁相环产生校准后的输出时钟；环路分频数包括整数分频数和分数分频数，分数分频数的引入极大地提高了锁相环的输出时钟精度。

[0039] 与现有技术相比，本发明的有益效果是：提供了一种应用于USB设备的动态时钟频率校准方法，该方法由USB设备的数据接收器解析USB主机的信息，通过数据时钟恢复机制得到基准时钟后再运用动态调频机制进行时钟频率校准，使USB1.1/USB2.0设备接口芯片成本进一步降低、同时提高了兼容性和时钟校准精度。

附图说明

[0040] 图1为本发明主要设计原理框图；

[0041] 图2为本发明得到基准时钟的原理框图；

[0042] 图3为本发明动态时钟频率校准原理图。

具体实施方式

[0043] 下面结合附图对本发明最优实施例作进一步阐述。

[0044] 如图1所示，一种应用于USB设备的动态时钟频率校准方法，包括以下步骤：

[0045] 步骤1，USB主机通过数据发送器向USB1.1/USB2.0设备发送信息，USB1.1/USB2.0设备中的数据接收器对主机发送来的信息进行解析；

[0046] 步骤2，内部时钟产生电路产生时钟，包括

[0047] USB1.1/USB2.0设备的内部时钟产生电路由内部振荡器（OSC）和锁相环（PLL）构成，OSC产生稳定的时钟源，PLL将内部振荡器的时钟频率倍频至系统需要的时钟频率；当然USB1.1/USB2.0设备的内部时钟产生电路的实现方式多样化，可采用内部振荡器与锁相环结合的混合电路, 也可采用单一的内部可调高频振荡器。

[0048] 步骤3，基准时钟获得，包括

[0049] USB1.1/USB2.0设备的内部时钟产生电路产生可用于数据恢复的时钟，数据接收器基于该时钟恢复出主机发送来的信息；

[0050] 主机发送来的信息中包括可以用作基准时钟的SOF令牌信息，通过高倍采样或多相位的方式准确地判断出SOF令牌信息，进而产生基准时钟；

[0051] 在得到基准时钟的同时，内部时钟产生电路生成一比较时钟；

[0052] 步骤4，动态频率校准。

[0053] 本发明的步骤2中的内部振荡器可以设计为RC振荡器、LC振荡器、环形振荡器等多种形式。

[0054] 锁相环的分频器由多位寄存器控制使分频数在一定的范围内可配置从而实现系统频率的动态调整。

[0055] 锁相环中的环路分频数在较宽范围内可调，环路分频数由整数分频数N_DIV[m:0]和分数分频数N_DEM[n:0],这样锁相环输出时钟最小分辨率的理想值计算如下：

[0056] … (1)

[0057] 由公式（1）可以得出，锁相环的环路分频数可配置的m+1位寄存器控制,分频数N_DIV[m:0]≧1。在本发明中当频率精度无法满足协议要求时，另增加分数分频数N_DEM[n:0]≥3以提高频率。本发明基于上述分析进行锁相环的设计，其输出时钟精度能够满足USB1.1/USB2.0设备对于系统时钟精度的要求。

[0058] 步骤3的基准时钟获得对于本发明专利来说非常重要，由于USB1.1/USB2.0接口应用中，主机与设备之间只有数据间的通信，不能传递时钟，因此要得到基准时钟，只有通过USB设备的数据接收器对主机发送来的信息进行解析；另一方面，USB1.1/USB2.0设备内部时钟产生电路的输出频率初始值同理想的频率值相比，很可能会有明显的偏离，这种频率偏离可能会造成错误的解析。所以，必须有一种合理的解析方法，当内部时钟产生电路频率有明显偏离时，也能正确地解析出主机传递过来的基准信息。

[0059] USB1.1/USB2.0基础协议中指出：在进行数据收发时，主机总是不间断地向设备发送SOF令牌，该令牌的频率为全速模式下每1ms出现一次，高速模式下每125us出现一次。本专利正是利用此特点，并以此为基准时钟，实现高精度的动态频率校准。

[0060] 具体来说基准时钟获得的原理图如图2所示，USB1.1/USB2.0中的数据接收器通过解析SOF令牌得到基准时钟，其具体步骤包括：

[0061] 对于USB1.1设备和USB2.0设备，在全速模式下进行数据收发时，主机每隔1ms发送一次SOF令牌包，而USB1.1设备中的数据接收器以内部时钟产生电路的输出时钟作为采样时钟，利用高倍过采样的方式判断出SOF令牌关键字，进而产生基准时钟；

[0062] 对于USB2.0设备，在高速模式下进行数据收发时，主机每隔125us发送一次SOF令牌包，而USB2.0设备中的数据接收器以锁相环的输出时钟作为采样时钟，利用多相位采样的方式进行高速数据接收，判断出高速SOF令牌标识，进而产生基准时钟。

[0063] 如图3所示，动态频率校准主要包括以下具体步骤，

[0064] 步骤4-1，在得到基准时钟的同时，内部时钟产生电路生成一比较时钟；

[0065] 步骤4-2，比较时钟对基准时钟进行计数得到基准时钟若干周期内的计数值；另一方面，若比较时钟的频率为理想设计值，此时的计数值为理想值；

[0066] 步骤4-3，利用步骤4-2中得到的计数值与理想值比较计算出比较时钟相对于理想时钟的频率偏移量，通过简易地算法将频率偏移量转化为锁相环中环路分频系数的增减量；

[0067] 步骤4-4，步骤4-3中锁相环环路分频系数的增减使锁相环的输出时钟频率发生变化。频率调整后的内部时钟电路，其生成的比较时钟对基准时钟的计数值更接近于理想值，这样得到更小的频率偏移量，由于负反馈系统固有的高稳定性与快收敛性，内部时钟产生电路将快速产生所需的高精度时钟，用于跟随USB主机的系统时钟。对于USB1.1设备，产生的时钟精度满足以下范围：-0.25%～0.25%；对于USB2.0设备，产生的时钟精度满足以下范围，全速模式下为-0.25%～0.25%，高速模式下为-0.05%～0.05%。

[0068] 在USB1.1/USB2.0设备进行数据收发时，动态频率校准是不间断进行的，当环境因素有剧烈变化时，内部时钟产生电路的时钟频率始终跟随USB主机的系统时钟频率，因此动态频率校准具有很强的抗环境干扰特性和很好的兼容性。

[0069] 在本专利中USB1.1/USB2.0设备的内部时钟产生电路的实现方式多样化，可采用内部振荡器与锁相环结合的混合电路, 也可采用单一的内部可调高频振荡器。