一种大量端口互连线模型降阶方法及装置

摘要

本发明属集成电路领域，涉及一种具有大量端口的互连线模型降阶方法及装置。该方法根据大量端口互连线电路的电阻、电容连接关系构造一个无向图，并利用谱划分的方法对其进行划分，最后将同一划分集合中的节点进行粗粒化，得到降阶电路。所述的装置包括输入单元、输出单元、程序存储单元、外部总线、内存、存储管理单元、输入输出桥接单元、系统总线和处理器；在程序存储单元存储实现本发明降阶方法的AMOR程序。应用本发明对具有大量端口互连线进行模型降阶，不会引入非零元，可以保证降阶后的模型仿真时间更短，效率更高，同时获得的降阶电路的电阻值和电容值均为正值，具有物理可实现性，也保证了降阶电路的无源性。

权利要求

1.一种大量端口互连线模型降阶方法，其特征在于，步骤如下：

步骤201：读取电路网表文件，电路网表文件的信息包括电阻、电容、有源器件的连接关系和相应的值，以及电路的输入激励信号，将电路划分成线性部分和非线性部分，将线性电路中与非线性器件相连的节点标注为线性电路的端口，这些端口在线性电路模型降阶之后将保留；

步骤202：电阻电容构成的线性网络可以用一个连接关系图T＝(V,E)来表示，

其中V表示电路的节点，而边的集合E表示连接节点的电阻和电容，该连接关系图是一个无向图，图中每条边的权重w(i,j)可以定义成电路节点i和j之间的电导，即 其中{rk,k＝1,2,…β}是电路节点i和j之间β个电阻的阻值，{cp,p＝1,2,…,η}是电路节点i和j之间的η个电容的电容值，而s0是电容的权重；

步骤203：根据连接关系图T，将节点根据连接关系的紧密程度划分成若干个节点的子集合{p1,p2,…,pn}，具体的分步骤如下：分步骤31：采用深度优先搜索或广度优先搜索方法得到T中的所有全连通图分支，这些分支之间是互相没有连接关系的，电路的结构特性使得其中自然的存在一些互不相连的分支，采用这一分步骤进行预处理，可以使后续划分更为有效；

分步骤32：对每一个全连通图分支，采用谱划分的方法进行再一次划分，得到最终的子集划分{p1,p2,…,pn}，谱划分的方法基于对图T的Laplace矩阵进行特征向量的计算，图T的Laplace矩阵L定义如下： 这里w(i,j)表示边e(i,j)的权重，E表示图T中的边的集合，k表示与i节点通过边相连的节点， 表示将所有与i节点相连的边的权重求和，通过计算L矩阵第二小的特征值所对应的特征向量q，将这个特征向量按值进行排序得到一维分布的坐标，在这个一维分布中，相邻的两个点之间的距离存在一个最大的值，提供了一个对节点进行划分的最好的位置，每次这样的划分可以将一个子集划分成两个更小的子集，定义子集中节点个数的上限m，每次选择子集中节点的个数大于这个上限的子集合再次进行谱划分，直到每个子集合中的节点数均小于m，分步骤33：将线性电路的端口对应的每个节点分别标注为独立的划分子集，以便在降阶之后保留这些端口；

步骤204：根据子集划分{p1,p2,…,pn}，将同一集合中的节点进行粗粒化，得到降阶电路；

步骤205：将降阶后的电路与非线性电路部分整合成统一的输出网表，该输出网表中的线性电路部分是经过AMOR降阶后的电路。

2.如权利要求1所述的大量端口互连线模型降阶方法，其特征在于，所述步骤204，具体分步骤如下：分步骤41：对于每个子集合，采用“超级节点”表示这个子集合中的所有节点，舍去两端节点都在这个子集合中的电阻和电容，用{r1,r2,…,rj}和{c1,c2,…,cl}表示那些连接在该集合中的节点和地之间j个电阻和l个电容，在降阶后的模型中加入一个电阻和一个电容代替这些电阻和电容，其值分别是 和 ；

分步骤42：将原始电路中两端分别连接在不同的子集合中的电阻和电

容连接到相对应的超级节点上，

分步骤43：使用等效的电阻和电容代替并联在超级节点之间的电阻和电容，使得最终的元件数更少。

3.一种基于权利要求1的具有大量端口互连电路的模型降阶分析器（113），其特征在于：它包括输入单元（102）、输出单元（105）、程序存储单元（103）、外部总线（106）、内存（107）、存储管理单元（108）、输入输出桥接单元（109）、系统总线（110）和处理器（111）；

所述输入单元（102）、输出单元（105）和程序存储单元（103）直接连接到外部总线（106）；所述内存（107）通过存储管理单元（108）连接到系统总线（110）；所述处理器（111）连接到系统总线（110）；在程序存储单元（103）中存储有基于节点粗粒化的模型降阶AMOR程序；

待降阶的电路网表文件（101）通过输入单元（102）传输至模型降阶分析器（113）；模型降阶分析器（113）通过输出单元（105）对外传送降阶后的电路网表文件（112）。

4.如权利要求3所述的模型降阶分析器，其特征在于：所述程序存储单元（103）中存储的基于节点粗粒化的模型降阶AMOR程序（104）如权利要求1、2所述。

说明书

一种大量端口互连线模型降阶方法及装置

技术领域

[0001] 本发明属于集成电路领域，具体涉及一种具有大量端口的互连线模型降阶方法及装置。

背景技术

[0002] 互连线网络天然具有大量的端口。集成电路可以划分成有源器件以及互连线。有源器件通常具有一定数量的引脚，互连线将这些引脚连接在一起形成具有一定功能的集成电路。单根互连线可能会连接成千上万个引脚，因此会具有成千上万个端口。同时，由于集成电路中耦合效应的存在，即使单根互连线的端口数目不是很多，但是由于互连线耦合形成的线性网络的端口数目仍然会很大。

[0003] 互连线电路的规模非常庞大，其节点数通常会达到数万到数十万量级。直接对互连线电路进行分析，复杂度非常高。模型降阶方法通过把原来大规模的互连线电路降阶为一个小规模的电路模型来降低求解电路的复杂度，从而可以在较短的时间内对电路的功能和性能进行快速验证，以便对电路的设计方案及时加以改进。

[0004] 标准Krylov子空间投影降阶类算法是互连线电路降阶分析的主流技术，该类算法具有良好的数值稳定性，可以实现精确的矩匹配，达到较高的降阶精度，同时可以保证降阶系统的无源性[1-2]。但是当互连线电路端口数目增多时，Krylov方法的效率下降非常快[3]，这主要是因为匹配相同数目的矩，降阶系统的阶数会随着端口数目的增加而线性增加。一些旨在提高投影降阶算法效率的方法被提出。这些方法主要是通过寻找输入端口波形的相关性[4]、端口之间的相关性[5，6]来进一步提高投影方法的效率。这类方法并不适用于一般的互连线网络，而且当端口数目达到成千上万规模时，这类方法的效率也无法保证。

[0005] 另一类针对具有大量端口互连线的模型降阶方法是基于消去的方法，包括PACT[7]，TICER[8]以及SIP[9]。在这些基于消去的模型降阶方法中，最终的降阶模型是通过消去线性电路内部的一些节点来完成的，这一过程类似于稀疏矩阵的高斯消去。这些降阶方法可以保证传递函数的前两阶矩与原始系统矩匹配。因为这类方法是基于消去内部节点来实现降阶，所以这类方法的效率和端口的数目是没有关系的。从矩匹配的角度来看，基于消去的方法仅能保证两阶矩的匹配，可以看作矩匹配方法的一种退化，其效率的提高通过精度的损失来实现的。

[0006] 对于这类基于消去的方法，还有一个严重的问题，就是消去的过程将会引入数目很多的非零元，从而使得降阶后的模型非常稠密，降低降阶模型的仿真效率。在某些情形下，甚至还会出现降阶后的模型模拟时间比原始模型更长的实例。

[0007] 与本发明相关的现有技术有如下参考文献：

[0008] [1].Odabasioglu，M.Celik and L.Pileggi，“PRIMA：Passive Reduced-Order Interconnect Macromodeling Algorithm”，IEEE Trans.On CAD of Integrated Circuits and Systems，vol.17，no.8，pp.645-654，Aug.1998.

[0009] [2].Roland W.Freund，SPRIM：Structure-Preserving Reduced-Order Interconnect Macromodeling.Proc.Of IEEE/ACM ICCAD’2004，pp80-87，Nov.，2004.[0010] [3].P.Feldmann and F.Liu，“Sparse and efficient reduced order modeling of linear subcircuits with large number of terminals，”in Proceedings of IEEE/ACM International Conference on Computer-Aided Design，Nov.2004，pp.88-92.[0011] [4].L.Silveira and J.Phillips，“Exploiting input information in a model reduction algorithm for massively coupled parasitic networks，”in Proceedings of IEEE/ACM Design Automation Conference.San Diego，June 2004，pp.385-388.[0012] [5].P.Li and W.Shi，“Model order reduction of linear networks with massive ports via frequency-dependent port packing，”in IEEE/ACM DAC，2006，pp.267-272.

[0013] [6].P.Liu，S.Tan，H.Li，Z.Qi，J.Kong，B.McGaughy，and L.He，“An efficientmethod for terminal reduction of interconnect circuits considering delay variations，”in Proceedings of IEEE/ACM International Conference on Computer-Aided Design，2005.

[0014] [7].K.J.Kerns and A.T.Yang，“Stable and efficient reduction of large，multiport networks by pole analysis via congruence transformations，”IEEE Trans.CAD，vol.16，no.7，pp.734-744，July 1997.

[0015] [8].B.N.Sheehan，“TICER：Realizable reduction ofextracted RC circuits，”in Proc.ICCAD’1999，pp.200-203.

[0016] [9].Z.Ye，D.Vasilyev，Z.Zhu，and J.R.Phillips，“Sparse implicit projection(SIP)for reduction of general many-terminal networks，”in Proc.ICCAD’2008.

发明内容

[0017] 本发明的目的是提供一种大量端口互连线模型降阶方法及装置。本发明基于互连线电路内部节点粗粒化的模型降阶方法，对具有大量端口的互连线网络进行模型降阶和快速仿真。

[0018] 本发明的AMOR方法可以有效的对具有大量端口的互连线网络进行模型降阶，不会引入多余的非零元增加矩阵稠密性，这样可以保证降阶后的模型仿真时间更短，效率更高。同时，由本发明的AMOR方法和装置可以获得降阶模型对应的降阶电路，该电路的电阻值和电容值均为正值，具有物理可实现的特性，这也保证了该降阶电路的无源性。

[0019] 为了达到上述目的，本发明提供的技术方案是：一种具有大量端口的互连线网络模型降阶方法(AMOR)，它可以采用图1描述，其步骤如下：

[0020] 步骤201：读取电路网表文件，电路网表文件的信息包括电阻、电容、有源器件的连接关系和相应的值，以及电路的输入激励信号。根据图2中的划分思想，将电路划分成线性部分和非线性部分。将线性电路中与非线性器件相连的节点标注为线性电路的端口，这些端口在线性电路模型降阶之后将保留；

[0021] 步骤202：电阻电容构成的线性网络可以用一个无向图T＝(V，E)来表示，其中V表示电路的节点，而边的集合E表示连接节点的电阻和电容。图中每条边的权重e(i，j)可以定义成电路节点i和j之间的电导，及 其中rk和cp是电路节点i和j之间的电阻和电容，而s0是电容的权重。它的选择和电路的工作频率是有关系的，在低频区间电阻起主导作用而在高频区间电容的作用比较明显。

[0022] 步骤203：根据连接关系图T，将节点根据连接关系的紧密程度划分成若干个节点的子集合{p1，p2，L，pn}。因为较大的电导所连接的两个节点在电路工作时电势的值很有可能是一样的。具体步骤如下：

[0023] 分步骤31：采用深度优先搜索或广度优先搜索方法得到T中的所有全连通图分支，这些分支之间是互相没有连接关系的。电路的结构特性使得其中自然的存在一些互不相连的分支，采用这一分步骤进行预处理，可以使后续划分更为有效；

[0024] 分步骤32：对每一个全连通图分支，采用谱划分的方法进行再一次划分，得到最终的子集划分{p1，p2，L，pn}；

[0025] 谱划分的方法基于对图T的Laplace矩阵进行特征向量的计算，图T的Laplace矩阵L定义如下：

[0026]

[0027] 这里w(i，j)表示边e(i，j)的权重。通过计算L矩阵第二小的特征值所对应的特征向量q，将这个特征向量按值进行排序得到一维分布的坐标，如图4所示。在这个一维分布中，相邻的两个点之间的距离存在一个最大的值，这就提供了一个对节点进行划分的最好的位置。

[0028] 每次这样的划分可以将一个子集划分成两个更小的子集。定义子集中节点个数的上限m，每次选择子集中节点的个数大于这个上限的子集合再次进行谱划分，直到每个子集合中的节点数均小于m。

[0029] 分步骤33：将线性电路的端口对应的每个节点分别标注为独立的划分子集，以便在降阶之后保留这些端口；

[0030] 步骤204：根据子集划分{p1，p2，L，pn}，将同一集合中的节点进行粗粒化，得到降阶电路。具体步骤如下，同时可以参考图5：

[0031] 分步骤41：对于每个子集合，采用“超级节点”表示这个子集合中的所有节点，舍去两端节点都在这个子集合中的电阻和电容。用{r1，r2，L，rj}和{c1，c2，L，cl}表示那些连接在该集合中的节点和地之间电阻和电容。在降阶后的模型中加入一个电阻和一个电容代替这些电阻和电容，其值分别是 和

[0032] 分步骤42：将原始电路中两端分别连接在不同的子集合中的电阻和电容连接到相对应的超级节点上。

[0033] 分步骤43：使用等效的电阻和电容代替并联在超级节点之间的电阻和电容，使得最终的元件数更少。

[0034] 步骤205：将降阶后的电路与非线性电路部分整合成统一的输出网表，该输出网表中的线性电路部分是经过AMOR降阶后的电路。

[0035] 本发明提供了一种具有大量端口的互连线网络的模型降阶装置113(如图3所示)，它包括输入单元102、输出单元105、程序存储单元103、外部总线106、内存107、存储管理单元108、输入输出桥接单元109、系统总线110和处理器111。

[0036] 所述输入单元102、输出单元105和程序存储单元103直接连接到外部总线106；所述内存107通过存储管理单元108连接到系统总线110；所述存储器111连接到系统总线110；在程序存储单元103中存储有基于节点粗粒化的模型降阶方法AMOR程序。

[0037] 待降阶的电路网表文件101通过输入单元102传输至分析装置113；分析装置113通过输出单元105对外传送降阶后的电路网表文件112。

[0038] 本发明针对大量端口的互连线网络的基于内部节点聚合的方法AMOR具有如下优点：

[0039] 1.AMOR采用基于内部节点聚合的方法，相比基于消去的模型降阶方法如K.J.Kerns and A.T.Yang等人1997年发表在IEEE Trans.CAD的论文“Stable and efficient reduction of large，multiport networks by pole analysis via congruence transformations”提出的PACT方法(K.J.Kerns和A.T.Yang，“Stable and efficient reduction of large，multiport networks by pole analysis via congruence transformations，”IEEE Trans.CAD，vol.16，no.7，pp.734-744，July 1997)，B.N.Sheehan在1999年国际会议International Conference on Computer Aided Design(ICCAD)中发表论文“TICER：Realizable reduction of extracted RC circuits”提出的TICER方 法 (B.N.Sheehan，“TICER：Realizable reduction of extracted RC circuits，”in Proc.ICCAD’1999，pp.200-203)以及Z.Ye、D.Vasilyev，Z.Zhu和J.R.Phillips在1999年国际会议International Conference on Computer Aided Design(ICCAD)中发表论 文“Sparse implicit projection(SIP)for reduction of general many-terminal networks”提 出 的 SIP方 法(Z.Ye，D.Vasilyev，Z.Zhu，and J.R.Phillips，“Sparse implicit projection(SIP)for reduction of general many-terminal networks，”in Proc.ICCAD’2008)，可以避免引入大量非零元，从而使得降阶后的电路模型的稀疏性得到保证，使得降阶以后的电路仿真时间大幅的缩短。同时，数值实验表明，AMOR方法的精度要远远高于基于消去的模型降阶方法。

[0040] 2.采用基于内部节点聚合的方法，因为不涉及投影等复杂过程，保证了降阶后电路网表中的线性元件值为正，因此输出的降阶后电路是物理可实现的，这样保证了集成电路设计流程中其他步骤的适用性。

附图说明

[0041] 图1是本发明基于节点聚合的大量端口的互连线网络模型降阶的流程图。

[0042] 图2是电路中线性与非线性电路划分及端口定义示意图。

[0043] 图3是本发明基于节点聚合的大量端口的互连线网络模型降阶装置的结构图。

[0044] 图4是特征向量q的一维分布示意图。

[0045] 图5是谱划分及聚合示意图。

[0046] 图6是锁相环电路实际划分结果示意图。

[0047] 图7是锁相环电路不同模型降阶方法获得的降阶电路瞬态分析结果曲线图。

[0048] 图8是乘法器电路不同模型降阶方法获得的降阶电路瞬态分析结果曲线图。

具体实施方式

[0049] 本发明具有大量端口的互连线网络的模型降阶装置的典型实例是一台包含4GB内存、Intel Xeon 3.0GHz处理器以及硬盘驱动器的工作站，该工作站执行实现具有大量端口的互连线网络模型降阶方法AMOR。

[0050] 为使本发明的上述目的、特征和优点能更加明显易懂，通过下述具体的实例进一步说明。

[0051] 实施例1

[0052] 一个锁相环电路，由836个MOS管构成，通过寄生参数提取后有44726个电阻电容线性元件，而电路节点数目为7314。通过步骤201划分为线性子电路和非线性子电路，可以得到线性子电路的端口数为1326。原始电路仿真时间为14秒。将步骤203中的子集合内最大节点数设置为10，可以得到对该线性子电路进行划分，划分得到结果的一部分如图6所示，其中椭圆代表线性电路的端口，矩形代表线性电路的内部节点，数字代表划分后节点所属子集合的编号。可以看到连接在一起的节点被划分在同一个子集合中，这样的划分是具有物理意义的。

[0053] 为了将所提出的方法与基于消去的方法SIP进行比较，本发明将上述的实施例使用AMOR和Z.Ye、D.Vasilyev，Z.Zhu和J.R.Phillips在1999年国际会议International Conference on Computer Aided Design(ICCAD) 中 发 表 论 文“Sparse implicit projection(SIP)for reduction of general many-terminal networks”提出的SIP方法(Z.Ye，D.Vasilyev，Z.Zhu，and J.R.Phillips，“Sparse implicit projection(SIP)for reduction of general many-terminal networks，”in Proc.ICCAD’2008)两种方法进行模型降阶，然后从速度和精度两个方面进行比较。模拟速度与降阶后的阶数、线性元件数目等都有关系，将相关数据列入表1中。可以看到本方法由于基于聚合的原理，使得不引入多余的非零元，从而使得降阶和仿真时间都大幅减少。

[0054] 表1：

[0055]降阶方法 电路节点数目 线性元件数目 降阶时间 仿真时间
AMOR 3271 4593 0.886秒 4.0秒
SIP 3264 84178 4.70秒 128.0秒

[0056] 将原始电路和两个降阶后的电路通过HSPICE软件进行仿真，同时观察一个输出节点，将波形绘制于图7中。可以看到本方法很好的保持了原有电路的特性，结果与原始电路几乎重合。而SIP得到的仿真结果则与原始电路的仿真波形存在时间上的平移。

[0057] 实施例2

[0058] 一个乘法器电路，由3685个MOS管构成，通过寄生参数提取后有208497个电阻电容线性元件，而电路节点数目为18112。通过步骤201划分为线性子电路和非线性子电路，可以得到线性子电路的端口数为3685。原始电路仿真时间为190秒。

[0059] 为了将所提出的方法与基于消去的方法SIP进行比较，本发明将上述的实施例使用AMOR和Z.Ye、D.Vasilyev，Z.Zhu和J.R.Phillips在1999年国际会议International Conference on Computer Aided Design(ICCAD) 中 发 表 论 文“Sparse implicit projection(SIP)for reduction of general many-terminal networks”提出的SIP方法(Z.Ye，D.Vasilyev，Z.Zhu，and J.R.Phillips，“Sparse implicit projection(SIP)for reduction of general many-terminal networks，”in Proc.ICCAD’2008)两种方法进行模型降阶，然后从速度和精度两个方面进行比较。将AMOR方法中步骤203中的子集合内最大节点数设置为10。模拟速度与降阶后的阶数、线性元件数目等都有关系，将相关数据列入表1中。可以看到本方法由于基于粗粒化的原理，使得不引入多余的非零元，从而使得降阶和仿真时间都大幅减少。

[0060] 表2：

[0061]降阶方法 电路节点数目 线性元件数目 降阶时间 仿真时间
AMOR 5114 12985 3.04秒 27.0秒
SIP 4792 14637 1.70秒 36.0秒

[0062] 将原始电路和两个降阶后的电路通过HSPICE软件进行仿真，同时观察一个输出节点，将波形绘制于图8中。可以看到本方法很好的保持了原有电路的特性，结果与原始电路几乎重合。而SIP得到的仿真结果则与原始电路的仿真波形存在时间上的平移。

[0063] 上述实施例表明，本发明的AMOR方法在精度和速度上都具有很强的竞争性，是一种高效实用的快速仿真方法。