一种半导体器件制作方法

摘要

本发明公开了一种半导体器件制作方法，使冗余金属槽的深度小于金属导线槽的深度，因此最终形成的冗余金属线的高度小于金属导线的厚度，与现有技术相比减小了冗余金属线的厚度，从而减少了冗余金属线填充引入的金属层内和金属层间的耦合电容。

权利要求

1.一种半导体器件制作方法，其特征在于，包括：在半导体衬底上依次沉积介电层、介电保护层和金属硬掩膜层；

在所述金属硬掩膜层上形成第一图案化光刻胶层；

以所述第一图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始金属导线槽；

去除所述第一图案化光刻胶层；

在所述金属硬掩膜层上形成第二图案化光刻胶层；

以所述第二图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始冗余金属槽，所述初始冗余金属槽的深度小于所述初始金属导线槽的深度；

去除所述第二图案化光刻胶层；

在所述金属硬掩膜层上形成第三图案化光刻胶层；

以所述第三图案化光刻胶层为掩膜，干法刻蚀所述初始金属导线槽下方的介电保护层和部分厚度的介电层，形成初始通孔；

去除所述第三图案化光刻胶层；

干法刻蚀所述介电保护层和介电层，形成金属导线槽、冗余金属槽和通孔，所述通孔与所述金属导线槽连通且暴露出所述半导体衬底的表面；

在金属硬掩膜层上以及金属导线槽、冗余金属槽和通孔内形成铜金属层；

执行化学机械研磨工艺，直至暴露出所述介电层的表面，以在所述金属导线槽和通孔内形成金属导线，并在所述冗余金属槽内形成冗余金属线。

2.如权利要求1所述的半导体器件制作方法，其特征在于，所述金属硬掩膜层的材质为钛、氮化钛、氧化钛、钽、氮化钽、氧化钽中的一种或多种。

3.如权利要求1所述的半导体器件制作方法，其特征在于，所述金属硬掩膜层的厚度为1纳米～1000纳米。

4.如权利要求1至3中任意一项所述的半导体器件制作方法，其特征在于，在所述半导体衬底上沉积介电层之前，在所述半导体衬底上沉积刻蚀阻挡层。

5.一种半导体器件制作方法，其特征在于，包括：在半导体衬底上依次沉积介电层、介电保护层和金属硬掩膜层；

在所述金属硬掩膜层上形成第二图案化光刻胶层；

以所述第二图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始冗余金属槽；

去除所述第二图案化光刻胶层；

在所述金属硬掩膜层上形成第一图案化光刻胶层；

以所述第一图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始金属导线槽，所述初始冗余金属槽的深度小于所述初始金属导线槽的深度；

去除所述第一图案化光刻胶层；

在所述金属硬掩膜层上形成第三图案化光刻胶层；

以所述第三图案化光刻胶层为掩膜，干法刻蚀所述初始金属导线槽下方的介电保护层和部分厚度的介电层，形成初始通孔；

去除所述第三图案化光刻胶层；

干法刻蚀所述介电保护层和介电层，形成金属导线槽、冗余金属槽和通孔，所述通孔与所述金属导线槽连通且暴露出所述半导体衬底的表面；

在金属硬掩膜层上以及金属导线槽、冗余金属槽和通孔内形成铜金属层；

执行化学机械研磨工艺，直至暴露出所述介电层的表面，以在所述金属导线槽和通孔内形成金属导线，并在所述冗余金属槽内形成冗余金属线。

说明书

一种半导体器件制作方法

技术领域

[0001] 本发明涉及集成电路制造领域，特别涉及一种半导体器件制作方法。

背景技术

[0002] 随着半导体芯片的集成度不断提高，晶体管的特征尺寸随之不断缩小。当进入到130纳米技术节点之后，受到铝的高电阻特性的限制，铜互连线逐渐替代铝互连线成为金属互连的主流。由于铜的干法刻蚀工艺不易实现，铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而获得，现在广泛采用的铜互连线的制作方法是称作大马士革工艺的镶嵌技术。该大马士革工艺包括只制作金属导线的单大马士革工艺和同时制作通孔(也称接触孔)和金属导线的双大马士革工艺。具体的说，单大马士革结构(也称单镶嵌结构)仅是把单层金属导线的制作方式由传统的方式(金属刻蚀+介电层填充)改为镶嵌方式(介电层刻蚀+金属填充)，而双镶嵌结构则是将通孔以及金属导线结合在一起，如此只需一道金属填充步骤。

[0003] 如图1所示，现有的一种金属导线制作工艺包括如下步骤：首先，在半导体衬底100上首先沉积介电层110；然后通过光刻和刻蚀工艺在介电层110中形成金属导线槽；
随后沉积金属层，所述金属层填充到金属导线槽内并且在所述介电层110表面也沉积了金属；接着，进行化学机械研磨(CMP)工艺去除所述介电层110上的金属，从而在所述金属导线槽内制成了金属导线140。

[0004] 如上所述，在大马士革工艺中需要利用化学机械研磨工艺，以最终形成镶嵌在介电层110中的金属导线140。然而，因为金属和介电层材料的移除率一般不相同，因此对研磨的选择性会导致不期望的凹陷(dishing)和侵蚀(erosion)现象。凹陷时常发生在金属减退至邻近介电层的平面以下或超出邻近介电层的平面以上，侵蚀则是介电层的局部过薄。凹陷和侵蚀现象易受图形的结构和图形的密度影响。为了达到均匀的研磨效果，要求半导体衬底上的金属图形密度尽可能均匀，而产品设计的金属图形密度常常不能满足化学机械研磨均匀度要求。目前，解决的方法是在版图的空白区域填充冗余金属线图案来使版图的图形密度均匀化，从而在介电层110中形成金属导线140的同时还形成冗余金属线(dummy metal)150，如图2所示。但是，冗余金属线虽然提高了图形密度的均匀度，但是却不可避免地引入了额外的金属层内和金属层间的耦合电容。

发明内容

[0005] 本发明提供一种半导体器件制作方法，以减少冗余金属线填充引入的金属层内和金属层间的耦合电容。

[0006] 为解决上述技术问题，本发明提供一种半导体器件制作方法，包括：

[0007] 在半导体衬底上依次沉积介电层、介电保护层和金属硬掩膜层；

[0008] 在所述金属硬掩膜层上形成第一图案化光刻胶层；

[0009] 以所述第一图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始金属导线槽；

[0010] 去除所述第一图案化光刻胶层；

[0011] 在所述金属硬掩膜层上形成第二图案化光刻胶层；

[0012] 以所述第二图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始冗余金属槽，所述初始冗余金属槽的深度小于所述初始金属导线槽的深度；

[0013] 去除所述第二图案化光刻胶层；

[0014] 在所述金属硬掩膜层上形成第三图案化光刻胶层；

[0015] 以所述第三图案化光刻胶层为掩膜，干法刻蚀所述初始金属导线槽下方的介电保护层和部分厚度的介电层，形成初始通孔；

[0016] 去除所述第三图案化光刻胶层；

[0017] 干法刻蚀所述介电保护层和介电层，形成金属导线槽、冗余金属槽和通孔，所述通孔与所述金属导线槽连通且暴露出所述半导体衬底的表面；

[0018] 在金属硬掩膜层上以及金属导线槽、冗余金属槽和通孔内形成铜金属层；

[0019] 执行化学机械研磨工艺，直至暴露出所述介电层的表面，以在所述金属导线槽和通孔内形成金属导线，并在所述冗余金属槽内形成冗余金属线。

[0020] 可选的，在所述的半导体器件制作方法中，所述金属硬掩膜层的材质为钛、氮化钛、氧化钛、钽、氮化钽、氧化钽中的一种或多种。

[0021] 可选的，在所述的半导体器件制作方法中，所述金属硬掩膜层的厚度为1纳米～1000纳米。

[0022] 可选的，在所述的半导体器件制作方法中，先形成初始金属导线槽，然后再形成初始冗余金属槽。

[0023] 可选的，在所述的半导体器件制作方法中，先形成初始冗余金属槽，然后再形成初始金属导线槽。

[0024] 可选的，在所述的半导体器件制作方法中，在所述半导体衬底上沉积介电层之前，在所述半导体衬底上沉积刻蚀阻挡层。

[0025] 本发明使冗余金属槽的深度小于金属导线槽的深度，因此最终形成的冗余金属线的高度小于金属导线的厚度(高度)，与现有技术相比减小了冗余金属线的厚度，从而减少了冗余金属线填充引入的金属层内和金属层间的耦合电容。

附图说明

[0026] 图1为现有的一种半导体器件的结构示意图；

[0027] 图2为现有的另一种半导体器件的结构示意图；

[0028] 图3为本发明一实施例的半导体器件制作方法的流程示意图；

[0029] 图4A～4M为本发明一实施例的半导体器件制作方法中各步骤对应的器件的剖面结构示意图。

具体实施方式

[0030] 在背景技术中已经提及，冗余金属虽然提高了图形密度的均匀度，但是却引入了额外的金属层内和金属层间的耦合电容，电容C可由下列公式计算：

[0031]

[0032] 其中，ε0为真空介电常数；εr为介电介电常数；S为相对的金属面积；d为的金属间距离。由此可见，减少金属的相对面积和增加金属间距离可以减小电容。也就是说，减小冗余金属的体积可以减小由于添加冗余金属而引入的额外的金属间的耦合电容。为此，本发明使冗余金属槽的深度小于金属导线槽的深度，与现有技术相比减小了冗余金属的厚度(高度)，从而有效地减少冗余金属填充引入的金属层内和金属层间的耦合电容。

[0033] 下面结合图3所示的半导体器件制作方法的流程示意图和图4A～4M所示的半导体器件制作方法中各步骤对应的器件的剖面结构示意图对上述半导体器件制作方法作详细的描述。

[0034] 步骤S300：在半导体衬底上依次沉积介电层、介电保护层和金属硬掩膜层。

[0035] 如图4A所示，在半导体衬底400上依次沉积介电层410、介电保护层411和金属硬掩膜层412。所述半导体衬底400中形成有金属布线(未图示)，由于本发明主要涉及金属镶嵌结构的制作工艺，所以对在半导体衬底400中形成金属布线的过程不予介绍，但是本领域技术人员对此仍是知晓的。

[0036] 所述介电层410的材质优选为低介电常数(Low-K)介电层，以减小其寄生电容与金属铜的电阻电容延迟，满足快速导电的要求。较佳的，所述介电层410采用应用材料(Applied Materials)公司的商标为黑钻石(black diamond，BD)的碳氧化硅，或者采用Novellus公司的Coral材料，再或者采用利用旋转涂布工艺制作的，道康宁公司的Silk低介电常数材料等。所述介电保护层411的材质优选为氧化硅。所述金属硬掩膜层412的材质优选为钛、氮化钛、氧化钛、钽、氮化钽、氧化钽中的一种或多种，所述金属硬掩膜层412的厚度优选在1纳米至1000纳米之间。

[0037] 在本发明的其它实施例中，在所述半导体衬底400上形成介电层410之前，还可先形成刻蚀阻挡层401，所述刻蚀阻挡层401可用于防止金属布线中的金属扩散到介电层410中，此外所述刻蚀阻挡层401还可防止在后续进行的刻蚀过程中半导体衬底400内的金属布线被刻蚀。所述刻蚀阻挡层401的材质例如是氮化硅或碳氮化硅(SiCN)，其与后续形成的介电层410具有较好的粘附性。

[0038] 步骤S301：在所述金属硬掩膜层上形成第一图案化光刻胶层。

[0039] 如图4B所示，利用旋涂的方式在所述金属硬掩膜层412上形成第一图案化光刻胶层421，所述第一图案化光刻胶层421具有金属导线槽图案。

[0040] 步骤S302：以第一图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始金属导线槽。

[0041] 如图4C所示，以第一图案化光刻胶层421为掩膜，干法刻蚀所述金属硬掩膜层412以及部分厚度的介电保护层411，形成初始金属导线槽420a。

[0042] 步骤S303：去除所述第一图案化光刻胶层。

[0043] 如图4D所示，可利用等离子灰化或湿法的方式，去除所述第一图案化光刻胶层421。

[0044] 步骤S304：在所述金属硬掩膜层上形成第二图案化光刻胶层。

[0045] 如图4E所示，利用旋涂的方式在金属硬掩膜层412上形成第二图案化光刻胶层422，所述第二图案化光刻胶层422具有冗余金属槽图案。

[0046] 步骤S305：以第二图案化光刻胶层为掩膜，干法刻蚀所述金属硬掩膜层以及部分厚度的介电保护层，形成初始冗余金属槽，所述初始冗余金属槽的深度小于所述初始金属导线槽的深度。

[0047] 如图4F所示，以第二图案化光刻胶层422为掩膜，干法刻蚀所述金属硬掩膜层412以及部分厚度的介电保护层411，形成初始冗余金属槽420b，所述初始冗余金属槽420b的深度小于所述初始金属导线槽420a的深度。

[0048] 步骤S306：去除所述第二图案化光刻胶层。

[0049] 如图4G所示，可利用等离子灰化或湿法的方式，去除所述第二图案化光刻胶层422。

[0050] 步骤S307：在所述金属硬掩膜层上形成第三图案化光刻胶层。

[0051] 如图4H所示，利用旋涂的方式在金属硬掩膜层412上形成第三图案化光刻胶层423，所述第三图案化光刻胶层423具有通孔图案。

[0052] 步骤S308：以所述第三图案化光刻胶层为掩膜，干法刻蚀所述金属导线槽下方的介电保护层和部分厚度的介电层，形成初始通孔。

[0053] 如图4I所示，以所述第三图案化光刻胶层423为掩膜，干法刻蚀所述初始金属导线槽420a下方的介电保护层411和部分厚度的介电层410，以在金属导线槽420a下方形成初始通孔420c。

[0054] 步骤S309：去除所述第三图案化光刻胶层。

[0055] 如图4J所示，可利用等离子灰化或湿法的方式，去除所述第三图案化光刻胶层423。

[0056] 步骤S310：干法刻蚀所述介电保护层和介电层，形成金属导线槽、冗余金属槽和通孔，所述通孔与所述金属导线槽连通且暴露出所述半导体衬底的表面。

[0057] 如图4K所示，干法刻蚀所述介电保护层411和介电层410，形成金属导线槽420a’、冗余金属槽420b’和通孔420c’，所述通孔420c’与所述金属导线槽420a’连通且暴露出所述半导体衬底400的表面。

[0058] 步骤S311：在所述金属硬掩膜层上以及金属导线槽、冗余金属槽和通孔内形成铜金属层。

[0059] 如图4L所示，在金属硬掩膜层412上以及金属导线槽420a’、冗余金属槽420b’和通孔420c’内形成铜金属层430，在形成所述铜金属层430之前可先淀积金属阻挡层(未图示)，所述金属阻挡层的材质例如是氮化钽或碳，然后再淀积铜籽晶层，之后再电镀铜。

[0060] 步骤S312：执行化学机械研磨工艺，直至暴露出所述介电层的表面，以在所述金属导线槽和通孔内形成金属导线，并在冗余金属槽内形成冗余金属线。

[0061] 如图4M所示，最后，执行化学机械研磨工艺直至暴露出介电层410的表面，从而在金属导线槽420a’和通孔420c’内形成金属导线431，并在冗余金属槽420b’内形成冗余金属线432，由于前述步骤形成的冗余金属槽420b’的深度小于金属导线槽420a’的深度，因此与现有技术相比减小了冗余金属线的厚度，从而减少了冗余金属线填充引入的金属层内和金属层间的耦合电容。

[0062] 需要说明的是，上述是以先形成初始金属导线槽420a然后再形成初始冗余金属槽420b为例详细介绍了本发明，然而应当认识到，在其它具体实施例中，还可先形成初始冗余金属槽420b，然后再形成初始金属导线槽420a，只需要先执行步骤S304、S305和S306，然后再执行步骤S301、S302和S303即可。

[0063] 此外，本领域的技术人员还可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。