显示器转让专利
申请号 : CN201110351268.6
文献号 : CN102354488A
文献日 : 2012-02-15
发明人 : 王协友
申请人 : 协立光电股份有限公司 , 王协友
摘要 :
本发明提供显示器，该显示器包括：第一控制线；第一颜色质点，位于第一控制线的第一侧；第二颜色质点，位于第一控制线的第二侧；第一开关元件，耦接至第一控制线与第一颜色质点，控制第一颜色质点；第二开关元件，耦接至第一控制线与第二颜色质点，控制第二颜色质点。本发明能够达成具有开关元件点反转效果的显示器，而无需昂贵的制作成本以及高电源耗损。
权利要求 :
1.一种显示器，包括：
第一控制线；
第一颜色质点，位于该第一控制线的第一侧；
第二颜色质点，位于该第一控制线的第二侧；
第一开关元件，耦接至该第一控制线与该第一颜色质点，该第一开关元件控制该第一颜色质点；以及第二开关元件，耦接至该第一控制线与该第二颜色质点，该第二开关元件控制该第二颜色质点。
2.如权利要求1所述的显示器，还包括：第二控制线，耦接至该第一开关元件；以及第三控制线，耦接至该第二开关元件。
3.如权利要求2所述的显示器，其中该第一开关元件是第一薄膜晶体管，该第一薄膜晶体管的栅极耦接至该第一控制线，该第一薄膜晶体管的源极耦接至该第二控制线，且该第一薄膜晶体管的漏极耦接至该第一颜色质点。
4.如权利要求3所述的显示器，其中该第二开关元件是第二薄膜晶体管，该第二薄膜晶体管的栅极耦接至该第一控制线，该第二薄膜晶体管的源极耦接至该第三控制线，且该第二薄膜晶体管的漏极耦接至该第二颜色质点。
5.如权利要求2所述的显示器，还包括：第三颜色质点，位于该第一控制线的第一侧；
第四控制线；以及
第三开关元件，耦接至该第一控制线、该第三颜色质点与该第四控制线，该第三开关元件控制该第三颜色质点。
6.如权利要求5所述的显示器，其中该第一颜色质点为第一像素的第一颜色分量构件的局部，而该第二颜色质点为该第一像素的第二颜色分量构件的局部，且该第三颜色质点为该第一像素的第三颜色分量构件的局部。
7.如权利要求6所述的显示器，还包括：第四颜色质点，位于该第一控制线的第一侧；
第四开关元件，耦接至该第一控制线与该第四颜色质点；
第五颜色质点，位于该第一控制线的第一侧；以及第五开关元件，耦接至该第一控制线与该第五颜色质点。
8.如权利要求7所述的显示器，其中该第四颜色质点为第二像素的红颜色分量构件的局部，且该第一像素的该第一颜色分量构件为红颜色分量构件。
9.如权利要求1所述的显示器，其中该第一颜色质点为第一像素的局部，而该第二颜色质点为第二像素的局部。
10.如权利要求1所述的显示器，还包括：第二控制线；
第三颜色质点，与该第一颜色质点位于第一行上；以及第三开关元件，耦接至该第三颜色质点与该第二控制线。
11.如权利要求10所述的显示器，还包括：第三控制线，耦接至该第一开关元件；以及第四控制线，耦接至该第二开关元件与该第三开关元件。
12.如权利要求11所述的显示器，其中该第一开关元件为晶体管，该第一开关元件的栅极耦接至该第一控制线，该第一开关元件的源极耦接至该第三控制线，且该第一开关元件的漏极耦接至该第一颜色质点；
该第二开关元件为晶体管，该第二开关元件的栅极耦接至该第一控制线，该第二开关元件的源极耦接至该第四控制线，且该第二开关元件的漏极耦接至该第二颜色质点；以及该第三开关元件为晶体管，该第三开关元件的栅极耦接至该第二控制线，该第三开关元件的源极耦接至该第四控制线，且该第三开关元件的漏极耦接至该第三颜色质点。
13.如权利要求11所述的显示器，还包括：第四颜色质点，位于该第一行上；以及
第四开关元件，耦接至该第一控制线与该第四颜色质点。
14.如权利要求13所述的显示器，其中该第一颜色质点、该第二颜色质点以及该第四颜色质点为第一像素的局部。
15.如权利要求13所述的显示器，还包括：第五控制线；
第五颜色质点，与该第二颜色质点位于第二行上；以及第五开关元件，耦接至该第五控制线、该第三控制线以及该第五颜色质点。
16.如权利要求15所述的显示器，还包括：第六颜色质点，位于该第二行上；
第六开关元件，耦接至该第五控制线与该第六颜色质点；以及第六控制线，耦接至该第六开关元件与该第四开关元件。
17.如权利要求16所述的显示器，其中该第一颜色质点、该第二颜色质点以及该第四颜色质点为第一像素的局部，而该第五颜色质点与该第六颜色质点为第二像素的局部。
18.如权利要求16所述的显示器，其中该第一颜色质点与该第五颜色质点为第一像素的局部，而该第二颜色质点与该第三颜色质点为第二像素的局部。
19.如权利要求11所述的显示器，还包括：数据控制系统，该数据控制系统设定成将源极数据提供至该第三控制线，并将延迟源极数据提供至该第四控制线。
20.如权利要求19所述的显示器，其中该数据控制系统还包括：时间控制器，设定成提供列数据与行数据；
列驱动器，连接成接收列数据，并设定成将源极数据驱动至该第三控制线；以及时间控制延迟单元，连接成自该列驱动器接收源极数据，并将延迟源极数据驱动至该第四控制线。
21.如权利要求20所述的显示器，其中该时间控制延迟单元与该列驱动器整合为一体。
22.如权利要求19所述的显示器，其中该数据控制系统还包括：时间控制器，设定成提供列数据与行数据；
时间控制延迟单元，连接成自该时间控制器接收列数据，并产生延迟列数据；以及列驱动器，连接成自该时间控制器接收列数据，并自该时间控制延迟单元接收延迟列数据，该列驱动器设定成将源极数据驱动至该第三控制线，并将延迟源极数据驱动至该第四控制线。
23.如权利要求22所述的显示器，其中该时间控制延迟单元与该时间控制器整合为一体。
24.如权利要求19所述的显示器，其中该数据控制系统还包括：显示数据产生器，设定成产生显示数据；
时间控制延迟单元，连接成接收显示数据，并产生延迟显示数据；
时间控制器，连接成接收显示数据与延迟显示数据，并设定成产生列数据与延迟列数据；以及列驱动器，连接成接收列数据与延迟列数据，并设定成将源极数据驱动至该第三控制线，并将延迟源极数据驱动至该第四控制线。
25.如权利要求1所述的显示器，其中该第一控制线为栅极线。
26.如权利要求1所述的显示器，其中该第一控制线为源极线。
说明书 :
显示器
[0001] 本发明是一件分案申请，原申请的申请日为：2007年12月5日；原申请号为：200710196471.4；原发明创造名称为：显示器以及显示系统。
技术领域
[0002] 本发明涉及一种液晶显示器(Liquid Crystal Display，LCD)，且特别涉及一种应用于液晶显示器的驱动机制。
背景技术
[0003] 液晶显示器最早用于如计算机与电子表的单色显示器，而如今已成为显示科技中的主流，且在电脑显示器或电视显示器产业中，液晶显示器均已取代了阴极射线管
(cathode ray tube，CRT)。此外，许多液晶显示器的缺点也已被克服从而改善了液晶显
示器的品质。举例来说，与被动式阵列显示器相比，有源式阵列显示器可降低残影现象
(ghosting)，并可提升分辨率、色阶、视角、对比度以及反应时间，且已经广泛取代了被动式阵列显示器。
(cathode ray tube，CRT)。此外，许多液晶显示器的缺点也已被克服从而改善了液晶显
示器的品质。举例来说，与被动式阵列显示器相比，有源式阵列显示器可降低残影现象
(ghosting)，并可提升分辨率、色阶、视角、对比度以及反应时间，且已经广泛取代了被动式阵列显示器。
[0004] 然而，传统扭曲向列型(twisted nematic)液晶显示器的主要缺点在于窄视角与低对比度，甚至有源式阵列显示器的视角仍远小于阴极射线管的视角。具体而言，当位于液
晶显示器正前方的观众收看到高品质的影像时，位于液晶显示器两侧的其他观众便无法收
看到高品质的影像。因此，多域垂直配向液晶显示器便应运而生用于提升液晶显示器的视
角和对比度。图1(a)～图1(c)示出垂直配向液晶显示器100的像素的基本机能，而为求
图示清楚，图1的液晶显示器仅示出单一域(domain)。此外，图1(a)～1(c)以及图2示出
液晶显示器的灰阶操作的动作方式。
晶显示器正前方的观众收看到高品质的影像时，位于液晶显示器两侧的其他观众便无法收
看到高品质的影像。因此，多域垂直配向液晶显示器便应运而生用于提升液晶显示器的视
角和对比度。图1(a)～图1(c)示出垂直配向液晶显示器100的像素的基本机能，而为求
图示清楚，图1的液晶显示器仅示出单一域(domain)。此外，图1(a)～1(c)以及图2示出
液晶显示器的灰阶操作的动作方式。
[0005] 液晶显示器100包括第一偏振片105、第一基板110、第一电极120、第一配向层125、多个液晶130、第二配向层140、第二电极145、第二基板150以及第二偏振片155。一
般而言，第一基板110与第二基板150由透明玻璃构成，且第一电极120与第二电极145由
诸如铟锡氧化物(Indium Tin Oxide)的透明导电材质构成。第一配向层125与第二配向
层140通常由聚亚酰胺(polyimide，PI)构成，并在静态下可使液晶130垂直排列。当操
作时，光源(未示出)会从第一偏振片105下方发出光束，其中第一偏振片105贴附在第一
基板110上。第一偏振片105通常以第一方向将光束偏振化，而第一偏振片105与第二偏
振片155的偏振方向相互垂直，且第二偏振片155贴附在第二基板150上。所以，光源发出
的光束无法同时穿越第一偏振片105与第二偏振片155，除非光束的偏振方向被旋转90°
而至第一偏振片105与第二偏振片155的偏振方向之间。为求清楚表示，图中仅示出少量
的液晶，而在实际上，液晶是有如柱状的分子结构，其中液晶直径约为 且液晶长度约为
所以，在一个长300μm、宽100μm、高3μm的像素区域中，约有超过一千万个
液晶分子。
般而言，第一基板110与第二基板150由透明玻璃构成，且第一电极120与第二电极145由
诸如铟锡氧化物(Indium Tin Oxide)的透明导电材质构成。第一配向层125与第二配向
层140通常由聚亚酰胺(polyimide，PI)构成，并在静态下可使液晶130垂直排列。当操
作时，光源(未示出)会从第一偏振片105下方发出光束，其中第一偏振片105贴附在第一
基板110上。第一偏振片105通常以第一方向将光束偏振化，而第一偏振片105与第二偏
振片155的偏振方向相互垂直，且第二偏振片155贴附在第二基板150上。所以，光源发出
的光束无法同时穿越第一偏振片105与第二偏振片155，除非光束的偏振方向被旋转90°
而至第一偏振片105与第二偏振片155的偏振方向之间。为求清楚表示，图中仅示出少量
的液晶，而在实际上，液晶是有如柱状的分子结构，其中液晶直径约为 且液晶长度约为
所以，在一个长300μm、宽100μm、高3μm的像素区域中，约有超过一千万个
液晶分子。
[0006] 在图1(a)中，液晶130垂直排列，且垂直排列的液晶130并不会旋转光源的偏振方向，所以光源发出的光束无法通过液晶显示器100。所以对于所有的颜色与液晶层间距
(cell gap)而言，液晶显示器100可提供完全的光学黑暗状态(optical black state)以
及非常高的对比度。因此与传统低对比度的扭曲向列型液晶显示器相比，多域垂直配向液
晶显示器在对比度上提供相当大的改善。然而，如图1(b)所示，当施加电场于第一电极120
与第二电极145之间时，液晶130会重新定向至倾斜姿态。在倾斜姿态下的液晶会将通过第
一偏振片105的偏振光的偏振方向旋转90°，从而使得光束可以穿越第二偏振片155。液
晶倾斜的程度正比于电场强度，并用来控制通过液晶显示器的光量(即像素的亮度)。一
般而言，单一一个薄膜晶体管(thin-film-transistor，TFT)对应配置于单一像素中。但是
在彩色显示器中，单一一个的薄膜晶体管对应配置于如红蓝绿的单一颜色分量构件(color
component)中。
(cell gap)而言，液晶显示器100可提供完全的光学黑暗状态(optical black state)以
及非常高的对比度。因此与传统低对比度的扭曲向列型液晶显示器相比，多域垂直配向液
晶显示器在对比度上提供相当大的改善。然而，如图1(b)所示，当施加电场于第一电极120
与第二电极145之间时，液晶130会重新定向至倾斜姿态。在倾斜姿态下的液晶会将通过第
一偏振片105的偏振光的偏振方向旋转90°，从而使得光束可以穿越第二偏振片155。液
晶倾斜的程度正比于电场强度，并用来控制通过液晶显示器的光量(即像素的亮度)。一
般而言，单一一个薄膜晶体管(thin-film-transistor，TFT)对应配置于单一像素中。但是
在彩色显示器中，单一一个的薄膜晶体管对应配置于如红蓝绿的单一颜色分量构件(color
component)中。
[0007] 然而，对在不同视角观看液晶显示器100的观众而言，其所观看到的光束不是均匀的。如图1(c)所示，因为液晶130宽边(将光偏振方向旋转)正对偏左的观众172，所以
观众172会看到全亮的像素。此外，因为液晶130宽边部分正对中间的观众174，所以观众
174可看到灰阶的像素。相对地，因为液晶130宽边几乎没有正对偏右的观众176，所以观
众176会看到全暗的像素。
观众172会看到全亮的像素。此外，因为液晶130宽边部分正对中间的观众174，所以观众
174可看到灰阶的像素。相对地，因为液晶130宽边几乎没有正对偏右的观众176，所以观
众176会看到全暗的像素。
[0008] 多域垂直配向液晶显示器的发展便是用来解决单域(single-domain)垂直配向液晶显示器的视角过小的问题。图2示出多域垂直配向液晶显示器(MVA LCD)200中的
单一像素。多域垂直配向液晶显示器200包括第一偏振片205、第一基板210、第一电极
220、第一配向层225、多个液晶235、237、多个突起物(protrusion)260、第二配向层240、
第二电极245、第二基板250以及第二偏振片255，其中液晶235构成像素的第一域，而液
晶237构成像素的第二域。当施加电场于第一电极220与第二电极245之间时，突起物
260会使液晶235与液晶237往不同的方向倾倒。如此一来，偏左的观众272所看到的左
边域(液晶235)会如暗点，而右边域(液晶237)会如亮点。此外，中间的观众274会看
到两个灰阶的域。相对地，偏右的观众276所看到的左边域(液晶235)会如亮点，而右
边域(液晶237)会如暗点。无论如何，由于个别像素的区域均非常微小，所以对此三个
观众而言，其所感受到的像素状态均为灰阶的效果。如前所述，液晶倾斜的程度取决于第
一电极220与第二电极245之间的电场强度，而观众所感受到的灰阶程度便直接与液晶倾
斜的程度有关。多域垂直配向液晶显示器也可推广到使用四个域，亦即将单一像素分割为
四个域，而使得在垂直方向与水平方向均可提供对称的广视角效果。目前还提出了以其
他方式形成多域垂直配向液晶显示器，举例而言，王协友先生在美国申请专利中就清楚描
述了一种无需突起物的多域垂直配向液晶显示器，其中此专利的申请案号为11/227,595、
公开案号为2007/0058122A1、标题为“具有大像素并应用边缘电场的多域垂直配向液晶显
示器(LARGE-PIXEL MULTI-DOMAIN VERTICAL ALIGNMENT LIQUID CRYSTAL USING FRINGE
FIELDS)”。如此一来，多域垂直配向液晶显示器可提供高对比度以及对称的广视角。
单一像素。多域垂直配向液晶显示器200包括第一偏振片205、第一基板210、第一电极
220、第一配向层225、多个液晶235、237、多个突起物(protrusion)260、第二配向层240、
第二电极245、第二基板250以及第二偏振片255，其中液晶235构成像素的第一域，而液
晶237构成像素的第二域。当施加电场于第一电极220与第二电极245之间时，突起物
260会使液晶235与液晶237往不同的方向倾倒。如此一来，偏左的观众272所看到的左
边域(液晶235)会如暗点，而右边域(液晶237)会如亮点。此外，中间的观众274会看
到两个灰阶的域。相对地，偏右的观众276所看到的左边域(液晶235)会如亮点，而右
边域(液晶237)会如暗点。无论如何，由于个别像素的区域均非常微小，所以对此三个
观众而言，其所感受到的像素状态均为灰阶的效果。如前所述，液晶倾斜的程度取决于第
一电极220与第二电极245之间的电场强度，而观众所感受到的灰阶程度便直接与液晶倾
斜的程度有关。多域垂直配向液晶显示器也可推广到使用四个域，亦即将单一像素分割为
四个域，而使得在垂直方向与水平方向均可提供对称的广视角效果。目前还提出了以其
他方式形成多域垂直配向液晶显示器，举例而言，王协友先生在美国申请专利中就清楚描
述了一种无需突起物的多域垂直配向液晶显示器，其中此专利的申请案号为11/227,595、
公开案号为2007/0058122A1、标题为“具有大像素并应用边缘电场的多域垂直配向液晶显
示器(LARGE-PIXEL MULTI-DOMAIN VERTICAL ALIGNMENT LIQUID CRYSTAL USING FRINGE
FIELDS)”。如此一来，多域垂直配向液晶显示器可提供高对比度以及对称的广视角。
[0009] 图3为液晶显示器300的局部透视图。液晶显示器300包括第一偏振片302，而第一偏振片302贴附在基板305上。图3示出三个像素P(0，0)、P(0，1)、P(0，2)，而每个像素
包括三个颜色质点(color dot)CD_1、CD_2、CD_3。彩色滤光片(color filter)(未示出)
用来产生彩色影像。举例来说，对于颜色质点CD_1、CD_2、CD_3而言，彩色滤光片分别具有
对应的红色窗口(red window)、绿色窗口以及蓝色窗口。图3也示出这些颜色质点的电极，
但为求一致，这些电极也表示为CD_1、CD_2、CD_3。这些颜色质点的电极形成于基板305的
上表面上，而配向层(未示出)会覆盖住这些电极。如图3所示，每个颜色质点会具有对应
的开关元件。具体而言，在任一像素中，开关元件SE1、SE2、SE3分别对应颜色质点CD_1、
CD_2、CD_3，且开关元件可为采用薄膜技术(thin film technology)制成的n沟道场效应
晶体管(n-channel Field Effect Transistor)。
包括三个颜色质点(color dot)CD_1、CD_2、CD_3。彩色滤光片(color filter)(未示出)
用来产生彩色影像。举例来说，对于颜色质点CD_1、CD_2、CD_3而言，彩色滤光片分别具有
对应的红色窗口(red window)、绿色窗口以及蓝色窗口。图3也示出这些颜色质点的电极，
但为求一致，这些电极也表示为CD_1、CD_2、CD_3。这些颜色质点的电极形成于基板305的
上表面上，而配向层(未示出)会覆盖住这些电极。如图3所示，每个颜色质点会具有对应
的开关元件。具体而言，在任一像素中，开关元件SE1、SE2、SE3分别对应颜色质点CD_1、
CD_2、CD_3，且开关元件可为采用薄膜技术(thin film technology)制成的n沟道场效应
晶体管(n-channel Field Effect Transistor)。
[0010] 这些开关元件经由两种不同型式的控制线来提供电源，其中此两种型式的控制线为栅极线(G0、G1、G2)以及源极线(S0_1、S0_2、S0_3)。以像素P(0，0)为例作具体说明，
则其开关元件SE1、SE2、SE3的栅极耦接至栅极线G0，而其开关元件SE1、SE2、SE3的源极
分别耦接至源极线S0_1、S0_2、S0_3，且其开关元件SE1、SE2、SE3的漏极分别耦接至像素
P(0，0)的颜色质点CD_1、CD_2、CD_3的电极。以像素P(X，Y)而言，则其开关元件SE1、SE2、SE3的栅极耦接至栅极线GY，而其开关元件SE1、SE2、SE3的源极分别耦接至源极线SX_1、
SX_2、SX_3。在典型的液晶显示器中，栅极线由称为“行驱动器(row driver)”的集成电路
(integrated circuit)来控制，而源极线由称为“列驱动器(column driver)”的集成电路
来控制。额外用来控制极性的集成电路将会于后详述。图4(a)示出显示器400中的控制
线的详细使用方法，而控制线即为源极线与栅极线(此会于后详述)。电性连接构件典型地
采用诸如铟锡氧化物(ITO)的透明导体，且配向层(未示出)覆盖于电极上。尽管图3并
未示出，某些显示器也可包括储存电容，其中储存电容是耦接至颜色质点的电极，用以维持
适当的电荷数量。
则其开关元件SE1、SE2、SE3的栅极耦接至栅极线G0，而其开关元件SE1、SE2、SE3的源极
分别耦接至源极线S0_1、S0_2、S0_3，且其开关元件SE1、SE2、SE3的漏极分别耦接至像素
P(0，0)的颜色质点CD_1、CD_2、CD_3的电极。以像素P(X，Y)而言，则其开关元件SE1、SE2、SE3的栅极耦接至栅极线GY，而其开关元件SE1、SE2、SE3的源极分别耦接至源极线SX_1、
SX_2、SX_3。在典型的液晶显示器中，栅极线由称为“行驱动器(row driver)”的集成电路
(integrated circuit)来控制，而源极线由称为“列驱动器(column driver)”的集成电路
来控制。额外用来控制极性的集成电路将会于后详述。图4(a)示出显示器400中的控制
线的详细使用方法，而控制线即为源极线与栅极线(此会于后详述)。电性连接构件典型地
采用诸如铟锡氧化物(ITO)的透明导体，且配向层(未示出)覆盖于电极上。尽管图3并
未示出，某些显示器也可包括储存电容，其中储存电容是耦接至颜色质点的电极，用以维持
适当的电荷数量。
[0011] 图4(a)示出显示器400的一小部分(六个像素)，具体而言，图4(a)示出像素P(0，0)、P(0，1)、P(0，2)、P(1，0)、P(1，1)、P(1，2)。每个像素包括三个颜色质点CD_1、CD_2、CD_3以及三个晶体管。图4(a)的显示器400还包括源极线S0_1、S0_2、S0_3、S1_1、S1_2、
S1_3以及栅极线G0、G1、G2、G3。一般而言，源极线SX_Z与栅极线GY对应作用在像素P(X，
Y)的颜色质点CD_Z上，而像素P(X，Y)即是在第Y行上的第X个像素。晶体管的源极、栅
极与漏极是分别耦接至源极线、栅极线与颜色质点的电极。为求清楚表示，在此将这些晶
体管表示成晶体管T(X，Y，Z)，其中晶体管T(X，Y，Z)的源极耦接至源极线SX_Z，而晶体管
T(X，Y，Z)的栅极耦接至栅极线GY。在显示器400中，晶体管T(X，Y，Z)的漏极耦接至像素
P(X，Y)的颜色质点CD_Z。举例而言，像素P(0，1)的三个颜色质点CD_1、CD_2、CD_3分别
耦接至晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)。晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的栅极耦接至栅极线G1，而晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的源极分别耦接至源极线S0_1、S0_2、S0_3，且晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的漏极分别耦接至像素P(0，1)的颜色质点CD_1、CD_2、CD_3。为求清楚表示，每个像素的区域用阴影表示，而此阴影仅用
于解释图4(a)，并无任何功能上的意义。
S1_3以及栅极线G0、G1、G2、G3。一般而言，源极线SX_Z与栅极线GY对应作用在像素P(X，
Y)的颜色质点CD_Z上，而像素P(X，Y)即是在第Y行上的第X个像素。晶体管的源极、栅
极与漏极是分别耦接至源极线、栅极线与颜色质点的电极。为求清楚表示，在此将这些晶
体管表示成晶体管T(X，Y，Z)，其中晶体管T(X，Y，Z)的源极耦接至源极线SX_Z，而晶体管
T(X，Y，Z)的栅极耦接至栅极线GY。在显示器400中，晶体管T(X，Y，Z)的漏极耦接至像素
P(X，Y)的颜色质点CD_Z。举例而言，像素P(0，1)的三个颜色质点CD_1、CD_2、CD_3分别
耦接至晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)。晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的栅极耦接至栅极线G1，而晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的源极分别耦接至源极线S0_1、S0_2、S0_3，且晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的漏极分别耦接至像素P(0，1)的颜色质点CD_1、CD_2、CD_3。为求清楚表示，每个像素的区域用阴影表示，而此阴影仅用
于解释图4(a)，并无任何功能上的意义。
[0012] 每一条栅极线从显示器400的左边延伸至右边，并控制显示器400中同一行上的所有像素，且对于任一行上的像素而言，显示器400会具有对应的栅极线。此外，每一条源
极线从显示器400的顶边延伸至底边，且显示器400具有多条源极线，其中源极线的数量是
任一行上的像素数量的三倍(亦即一条源极线对应一个像素的一个颜色分量构件)。当显
示器进行操作时，每次仅有一条栅极线会启动(active)。对于传统的非结晶硅(amorphous
silicon)n沟道金属氧化物半导体晶体管(NMOS TFT)工艺的薄膜晶体管而言，当n沟道金
属氧化物半导体晶体管的栅极电位被拉升时，该晶体管便会启动。在启动行(active row)
上的所有晶体管将会借助启动栅极线的正向栅极脉冲(positive gate impulse)而呈现导
通的状态，至于在其他行上的晶体管则会因为施加于非启动(non-active)栅极线上的负
向电压而呈现断路的状态。在其他应用中，其他行上的晶体管也可因为接地(grounding)
的非启动栅极线而呈现断路的状态。对于单晶硅(single crystalline silicon)P沟道
金属氧化物半导体晶体管(PMOS TFT)工艺的薄膜晶体管而言，当P沟道金属氧化物半导
体晶体管的栅极电位被拉低时，该晶体管便会启动。此外，所有的源极线均会同时启动，而
每条源极线会提供影像数据至启动行(active row)上的晶体管，其中启动行由启动栅极
线控制。所以根据栅极线与源极线的操作方式，栅极线又称为总线(bus line)，而源极线
也可称为数据线(data line)。电压会将液晶电容充电至一个特定的灰阶(gray scale
level)，并借助滤光片而产生色彩。当晶体管在非启动下，颜色质点的电极便处于电性隔
离(isolated)的状态，因而能够维持电场的强度以控制液晶。然而，寄生漏电(parasitic
leakage)是无法避免的，所以最终电荷将会全部流失。对于行(row)数目不多的小尺寸屏
幕而言，因为各行的电压经常在更新，所以漏电不算是问题。不过对于行数目较多的大尺寸
显示器而言，各行在两次更新的时刻之间必须等待较长的时间。如此一来，某些显示器会为
了颜色质点而配置一个或多个的储存电容。这些储存电容与颜色质点的电容一起充电，并
于非启动行状态下提供所谓的维持(maintenance)电荷。此外，总线与数据线的材质可包
括如铝(Al)或铬(Cr)等非透光导体(opaque conductor)。
极线从显示器400的顶边延伸至底边，且显示器400具有多条源极线，其中源极线的数量是
任一行上的像素数量的三倍(亦即一条源极线对应一个像素的一个颜色分量构件)。当显
示器进行操作时，每次仅有一条栅极线会启动(active)。对于传统的非结晶硅(amorphous
silicon)n沟道金属氧化物半导体晶体管(NMOS TFT)工艺的薄膜晶体管而言，当n沟道金
属氧化物半导体晶体管的栅极电位被拉升时，该晶体管便会启动。在启动行(active row)
上的所有晶体管将会借助启动栅极线的正向栅极脉冲(positive gate impulse)而呈现导
通的状态，至于在其他行上的晶体管则会因为施加于非启动(non-active)栅极线上的负
向电压而呈现断路的状态。在其他应用中，其他行上的晶体管也可因为接地(grounding)
的非启动栅极线而呈现断路的状态。对于单晶硅(single crystalline silicon)P沟道
金属氧化物半导体晶体管(PMOS TFT)工艺的薄膜晶体管而言，当P沟道金属氧化物半导
体晶体管的栅极电位被拉低时，该晶体管便会启动。此外，所有的源极线均会同时启动，而
每条源极线会提供影像数据至启动行(active row)上的晶体管，其中启动行由启动栅极
线控制。所以根据栅极线与源极线的操作方式，栅极线又称为总线(bus line)，而源极线
也可称为数据线(data line)。电压会将液晶电容充电至一个特定的灰阶(gray scale
level)，并借助滤光片而产生色彩。当晶体管在非启动下，颜色质点的电极便处于电性隔
离(isolated)的状态，因而能够维持电场的强度以控制液晶。然而，寄生漏电(parasitic
leakage)是无法避免的，所以最终电荷将会全部流失。对于行(row)数目不多的小尺寸屏
幕而言，因为各行的电压经常在更新，所以漏电不算是问题。不过对于行数目较多的大尺寸
显示器而言，各行在两次更新的时刻之间必须等待较长的时间。如此一来，某些显示器会为
了颜色质点而配置一个或多个的储存电容。这些储存电容与颜色质点的电容一起充电，并
于非启动行状态下提供所谓的维持(maintenance)电荷。此外，总线与数据线的材质可包
括如铝(Al)或铬(Cr)等非透光导体(opaque conductor)。
[0013] 这些液晶显示器中的电极可具有正极性(positive polarity)或负极性(negative polarity)。在连续接替的图帧(successive frames)中，电极会交替切换极性
以避免影像品质降低。如果在每个图帧，液晶都旋转同一个方向，也就是同一极性，长时间
就会导致液晶劣化，影像品质将会降低。两种控制极性的方式为直流V-com(DC V-com)以
及交流V-com(AC V-com)，其中V-com为晶体管的共同参考电压。在直流V-com中，源极驱
动器的信号除了控制颜色质点的亮度之外，也要直接控制颜色质点的极性，而共同参考电
压V-com为不变动的固定值。在交流V-com中，共同参考电压V-com是经由V-com参考电
路而周期性改变的，而源极线的数据仅用于控制颜色质点的亮度，且额外的电路(未示出)
会用来控制颜色质点的极性。在交流V-com中，当液晶(即为颜色质点)仍被施加相同的
有效电压时，作用在源极线上的电压范围可少于直流V-com驱动系统所需作用在源极线上
的电压范围。
以避免影像品质降低。如果在每个图帧，液晶都旋转同一个方向，也就是同一极性，长时间
就会导致液晶劣化，影像品质将会降低。两种控制极性的方式为直流V-com(DC V-com)以
及交流V-com(AC V-com)，其中V-com为晶体管的共同参考电压。在直流V-com中，源极驱
动器的信号除了控制颜色质点的亮度之外，也要直接控制颜色质点的极性，而共同参考电
压V-com为不变动的固定值。在交流V-com中，共同参考电压V-com是经由V-com参考电
路而周期性改变的，而源极线的数据仅用于控制颜色质点的亮度，且额外的电路(未示出)
会用来控制颜色质点的极性。在交流V-com中，当液晶(即为颜色质点)仍被施加相同的
有效电压时，作用在源极线上的电压范围可少于直流V-com驱动系统所需作用在源极线上
的电压范围。
[0014] 如果所有开关元件都具有相同的极性时，切换极性仍会造成如画面闪烁(flicker)的影像问题，则可进行空间平均(spatial averaging)来减少画面闪烁。具体而
言，这些开关元件通过驱动机制(driving scheme)而排列成具有正负极性。此外，为了降
低串扰(cross talk)现象，正极性以及负极性的开关元件需排列成均匀的型态，而此也使
得电性分布更加均匀。
言，这些开关元件通过驱动机制(driving scheme)而排列成具有正负极性。此外，为了降
低串扰(cross talk)现象，正极性以及负极性的开关元件需排列成均匀的型态，而此也使
得电性分布更加均匀。
[0015] 可应用许多开关元件驱动机制，而三种主要的开关元件驱动机制分别是开关元件点反转(point inversion)驱动机制、开关元件行反转(row inversion)驱动机制以及开
关元件列反转(column inversion)驱动机制。图4(b)～4(d)示出不同的开关元件驱动
机制，在颜色质点的电极中以“+”表示正极性，并以“-”表示负极性。在开关元件点反转驱动机制中，交替极性的开关元件构成西洋棋盘图案。图4(b)以显示器410为例示出开关元
件点反转驱动机制，其中显示器410与显示器400具有相同的基本布局(layout)。具体而
言，当序数X加上序数Y再加上Z(即X+Y+Z)为奇数时，则像素P(X，Y)的颜色质点CD_Z具
有正极性。相反地，当序数X加上序数Y再加上Z(即X+Y+Z)为偶数时，则像素P(X，Y)的
颜色质点CD_Z具有负极性。然而，当换到下一个图帧时，所有的颜色质点均会切换极性而
变成相反的极性。
关元件列反转(column inversion)驱动机制。图4(b)～4(d)示出不同的开关元件驱动
机制，在颜色质点的电极中以“+”表示正极性，并以“-”表示负极性。在开关元件点反转驱动机制中，交替极性的开关元件构成西洋棋盘图案。图4(b)以显示器410为例示出开关元
件点反转驱动机制，其中显示器410与显示器400具有相同的基本布局(layout)。具体而
言，当序数X加上序数Y再加上Z(即X+Y+Z)为奇数时，则像素P(X，Y)的颜色质点CD_Z具
有正极性。相反地，当序数X加上序数Y再加上Z(即X+Y+Z)为偶数时，则像素P(X，Y)的
颜色质点CD_Z具有负极性。然而，当换到下一个图帧时，所有的颜色质点均会切换极性而
变成相反的极性。
[0016] 在开关元件行反转驱动机制中，同一行上的开关元件具有相同的极性，不过任一行上开关元件的极性会与相邻行上开关元件的极性相反。图4(c)以显示器420为例示出
开关元件行反转驱动机制，其中显示器420与显示器400具有相同的基本布局。在图4(c)
中，当序数Y为偶数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反地，当序数Y为
奇数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换到下一个图帧时，所有的
颜色质点均会切换极性而变成相反的极性。
开关元件行反转驱动机制，其中显示器420与显示器400具有相同的基本布局。在图4(c)
中，当序数Y为偶数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反地，当序数Y为
奇数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换到下一个图帧时，所有的
颜色质点均会切换极性而变成相反的极性。
[0017] 在开关元件列反转驱动机制中，同一列上的开关元件具有相同的极性，不过任一列上开关元件的极性会与相邻列上开关元件的极性相反。图4(d)以显示器430为例示出
开关元件行反转驱动机制，其中显示器430与显示器400具有相同的基本布局。在图4(d)
中，当序数X加上序数Z为奇数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反地，
当序数X加上序数Z为偶数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换到
下一个图帧时，所有的颜色质点均会切换极性而变成相反的极性。
开关元件行反转驱动机制，其中显示器430与显示器400具有相同的基本布局。在图4(d)
中，当序数X加上序数Z为奇数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反地，
当序数X加上序数Z为偶数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换到
下一个图帧时，所有的颜色质点均会切换极性而变成相反的极性。
[0018] 尽管显示器410、420、430具有相同的基本布局，不过对应的驱动机制相差非常大，且对应的驱动电路也非常不同。在开关元件行反转驱动机制中，垂直的串扰现象会大幅
减少。相反地，在开关元件列反转驱动机制中，水平的串扰现象会大幅减少。此外，在开关
元件行反转驱动机制以及开关元件列反转驱动机制两者中，影像闪烁的现象均可通过空间
平均而减少。借助同时减少水平与垂直方向的串扰现象，开关元件点反转驱动机制可提供
最佳的影像品质。此外，相对于开关元件行反转驱动机制或开关元件列反转驱动机制而言，
借助开关元件点反转驱动机制具有更佳的空间平均效果，可进一步大幅降低影像闪烁的现
象。
减少。相反地，在开关元件列反转驱动机制中，水平的串扰现象会大幅减少。此外，在开关
元件行反转驱动机制以及开关元件列反转驱动机制两者中，影像闪烁的现象均可通过空间
平均而减少。借助同时减少水平与垂直方向的串扰现象，开关元件点反转驱动机制可提供
最佳的影像品质。此外，相对于开关元件行反转驱动机制或开关元件列反转驱动机制而言，
借助开关元件点反转驱动机制具有更佳的空间平均效果，可进一步大幅降低影像闪烁的现
象。
[0019] 然而，与开关元件行反转驱动机制相比，开关元件点反转驱动机制的能源利用效率较差、制作成本较昂贵，且在实施上更为困难。具体而言，开关元件点反转驱动机制无法
适用于交流V-com中。如此一来，传统的开关元件点反转驱动机制就必须要搭配直流V-com
驱动系统，且需要搭配高电压的源极驱动器以及较高电压的电源。开关元件行反转驱动机
制可适用于交流V-com中，因此与开关元件点反转驱动机制相比，开关元件行反转驱动机
制可用较低的电压操作，并具有较低的电源消耗。此外，能实施开关元件点反转驱动机制的
集成电路需要高电压(12伏特)的制作过程，而实施开关元件行反转驱动机制的集成电路
仅需要低电压(5伏特)的制作过程，其中高电压制作过程所需的成本远大于低电压制作过
程的成本。此外，实施开关元件点反转驱动机制的集成电路的裸片(die)尺寸大于实施开
关元件行反转驱动机制的集成电路的裸片尺寸。如此一来，无论是在制作成本或是能量耗
损上，采用开关元件点反转驱动机制均比采用开关元件行反转驱动机制来得昂贵。不过，影
像品质确实可以因为采用开关元件点反转驱动机制而得到改善。所以，有必要提出一种方
法或系统，其可避免传统开关元件点反转驱动机制的昂贵制作费用以及高能量耗损，并仍
然可以提供开关元件点反转驱动机制所呈现的影像品质。
适用于交流V-com中。如此一来，传统的开关元件点反转驱动机制就必须要搭配直流V-com
驱动系统，且需要搭配高电压的源极驱动器以及较高电压的电源。开关元件行反转驱动机
制可适用于交流V-com中，因此与开关元件点反转驱动机制相比，开关元件行反转驱动机
制可用较低的电压操作，并具有较低的电源消耗。此外，能实施开关元件点反转驱动机制的
集成电路需要高电压(12伏特)的制作过程，而实施开关元件行反转驱动机制的集成电路
仅需要低电压(5伏特)的制作过程，其中高电压制作过程所需的成本远大于低电压制作过
程的成本。此外，实施开关元件点反转驱动机制的集成电路的裸片(die)尺寸大于实施开
关元件行反转驱动机制的集成电路的裸片尺寸。如此一来，无论是在制作成本或是能量耗
损上，采用开关元件点反转驱动机制均比采用开关元件行反转驱动机制来得昂贵。不过，影
像品质确实可以因为采用开关元件点反转驱动机制而得到改善。所以，有必要提出一种方
法或系统，其可避免传统开关元件点反转驱动机制的昂贵制作费用以及高能量耗损，并仍
然可以提供开关元件点反转驱动机制所呈现的影像品质。
发明内容
[0020] 有鉴于此，本发明的目的是提供一种低成本的方法以实施开关元件点反转驱动机制，而此方法所应用的集成电路设计成实施开关元件行反转驱动机制或开关元件列反转驱
动机制。此外，本发明也可用控制线去控制位于这些行向与列向上的颜色质点。此外，本发
明包括新颖的驱动机制以改善色彩排列，其中此新颖的驱动机制是应用延迟的源极线或是
偏移(shifted)的源极线。
动机制。此外，本发明也可用控制线去控制位于这些行向与列向上的颜色质点。此外，本发
明包括新颖的驱动机制以改善色彩排列，其中此新颖的驱动机制是应用延迟的源极线或是
偏移(shifted)的源极线。
[0021] 依据本发明一实施例的液晶显示器包括第一控制线、第一颜色质点以及第二颜色质点，其中第一颜色质点与第二颜色质点分别位于第一控制线的第一侧(first side)与第
二侧(second side)。第一开关元件耦接至第一控制线与第一颜色质点，并控制第一颜色质
点。第二开关元件耦接至第一控制线与第二颜色质点，并控制第二颜色质点。第二控制线
耦接至第一开关元件，而第三控制线耦接至第二开关元件。如此一来，第一控制线耦接至位
于不同行向与列向上的颜色质点。
二侧(second side)。第一开关元件耦接至第一控制线与第一颜色质点，并控制第一颜色质
点。第二开关元件耦接至第一控制线与第二颜色质点，并控制第二颜色质点。第二控制线
耦接至第一开关元件，而第三控制线耦接至第二开关元件。如此一来，第一控制线耦接至位
于不同行向与列向上的颜色质点。
[0022] 上述显示器中，该第一开关元件可为第一薄膜晶体管，该第一薄膜晶体管的栅极耦接至该第一控制线，该第一薄膜晶体管的源极耦接至该第二控制线，且该第一薄膜晶体
管的漏极耦接至该第一颜色质点。
管的漏极耦接至该第一颜色质点。
[0023] 上述显示器中，该第二开关元件可为第二薄膜晶体管，该第二薄膜晶体管的栅极耦接至该第一控制线，该第二薄膜晶体管的源极耦接至该第三控制线，且该第二薄膜晶体
管的漏极耦接至该第二颜色质点。
管的漏极耦接至该第二颜色质点。
[0024] 上述显示器还可包括：第三颜色质点，位于该第一控制线的第一侧；第四控制线；以及第三开关元件，耦接至该第一控制线、该第三颜色质点与该第四控制线，该第三开关元
件控制该第三颜色质点。
件控制该第三颜色质点。
[0025] 上述显示器中，该第一颜色质点可为第一像素的第一颜色分量构件的局部，该第二颜色质点为该第一像素的第二颜色分量构件的局部，且该第三颜色质点为该第一像素的
第三颜色分量构件的局部。
第三颜色分量构件的局部。
[0026] 上述显示器还可包括：第四颜色质点，位于该第一控制线的第一侧；第四开关元件，耦接至该第一控制线与该第四颜色质点；第五颜色质点，位于该第一控制线的第一侧；
以及第五开关元件，耦接至该第一控制线与该第五颜色质点。
以及第五开关元件，耦接至该第一控制线与该第五颜色质点。
[0027] 上述显示器中，该第四颜色质点可为第二像素的红颜色分量构件的局部，且该第一像素的该第一颜色分量构件为红颜色分量构件。
[0028] 上述显示器中，该第一颜色质点可为第一像素的局部，而该第二颜色质点为第二像素的局部。
[0029] 上述显示器还可包括：第二控制线；第三颜色质点，与该第一颜色质点位于第一行上；以及第三开关元件，耦接至该第三颜色质点与该第二控制线。
[0030] 上述显示器还可包括：第三控制线，耦接至该第一开关元件；以及第四控制线，耦接至该第二开关元件与该第三开关元件。
[0031] 上述显示器中，该第一开关元件可为晶体管，该第一开关元件的栅极耦接至该第一控制线，该第一开关元件的源极耦接至该第三控制线，且该第一开关元件的漏极耦接至
该第一颜色质点；该第二开关元件为晶体管，该第二开关元件的栅极耦接至该第一控制线，
该第二开关元件的源极耦接至该第四控制线，且该第二开关元件的漏极耦接至该第二颜色
质点；并且该第三开关元件为晶体管，该第三开关元件的栅极耦接至该第二控制线，该第三
开关元件的源极耦接至该第四控制线，且该第三开关元件的漏极耦接至该第三颜色质点。
该第一颜色质点；该第二开关元件为晶体管，该第二开关元件的栅极耦接至该第一控制线，
该第二开关元件的源极耦接至该第四控制线，且该第二开关元件的漏极耦接至该第二颜色
质点；并且该第三开关元件为晶体管，该第三开关元件的栅极耦接至该第二控制线，该第三
开关元件的源极耦接至该第四控制线，且该第三开关元件的漏极耦接至该第三颜色质点。
[0032] 上述显示器还可包括：第四颜色质点，位于该第一行上；以及第四开关元件，耦接至该第一控制线与该第四颜色质点。
[0033] 上述显示器中，该第一颜色质点、该第二颜色质点以及该第四颜色质点可为第一像素的局部。
[0034] 上述显示器还可包括：第五控制线；第五颜色质点，与该第二颜色质点位于第二行上；以及第五开关元件，耦接至该第五控制线、该第三控制线以及该第五颜色质点。
[0035] 上述显示器还可包括：第六颜色质点，位于该第二行上；第六开关元件，耦接至该第五控制线与该第六颜色质点；以及第六控制线，耦接至该第六开关元件与该第四开关元
件。
件。
[0036] 上述显示器中，该第一颜色质点、该第二颜色质点以及该第四颜色质点可为第一像素的局部，而该第五颜色质点与该第六颜色质点为第二像素的局部。
[0037] 上述显示器中，该第一颜色质点与该第五颜色质点可为第一像素的局部，而该第二颜色质点与该第三颜色质点为第二像素的局部。
[0038] 上述显示器还可包括：数据控制系统，该数据控制系统设定成将源极数据提供至该第三控制线，并将延迟源极数据提供至该第四控制线。
[0039] 上述显示器中，该数据控制系统还可包括：时间控制器，设定成提供列数据与行数据；列驱动器，连接成接收列数据，并设定成将源极数据驱动至该第三控制线；以及时间控
制延迟单元，连接成自该列驱动器接收源极数据，并将延迟源极数据驱动至该第四控制线。
制延迟单元，连接成自该列驱动器接收源极数据，并将延迟源极数据驱动至该第四控制线。
[0040] 上述显示器中，该时间控制延迟单元可与该列驱动器整合为一体。
[0041] 上述显示器中，该数据控制系统还可包括：时间控制器，设定成提供列数据与行数据；时间控制延迟单元，连接成自该时间控制器接收列数据，并产生延迟列数据；以及列驱
动器，连接成自该时间控制器接收列数据，并自该时间控制延迟单元接收延迟列数据，该列
驱动器设定成将源极数据驱动至该第三控制线，并将延迟源极数据驱动至该第四控制线。
动器，连接成自该时间控制器接收列数据，并自该时间控制延迟单元接收延迟列数据，该列
驱动器设定成将源极数据驱动至该第三控制线，并将延迟源极数据驱动至该第四控制线。
[0042] 上述显示器中，该时间控制延迟单元可与该时间控制器整合为一体。
[0043] 上述显示器中，该数据控制系统还可包括：显示数据产生器，设定成产生显示数据；时间控制延迟单元，连接成接收显示数据，并产生延迟显示数据；时间控制器，连接成
接收显示数据与延迟显示数据，并设定成产生列数据与延迟列数据；以及列驱动器，连接成
接收列数据与延迟列数据，并设定成将源极数据驱动至该第三控制线，并将延迟源极数据
驱动至该第四控制线。
接收显示数据与延迟显示数据，并设定成产生列数据与延迟列数据；以及列驱动器，连接成
接收列数据与延迟列数据，并设定成将源极数据驱动至该第三控制线，并将延迟源极数据
驱动至该第四控制线。
[0044] 上述显示器中，该第一控制线可为栅极线。
[0045] 上述显示器中，该第一控制线可为源极线。
[0046] 本发明还提供一种显示器，包括：液晶单元；数据控制系统，设定成将源极数据与延迟源极数据提供至该液晶单元。
[0047] 上述显示器中，该数据控制系统还可包括：时间控制器，设定成提供列数据与行数据；列驱动器，连接成接收列数据，并设定成将源极数据驱动至该液晶单元；以及时间控制
延迟单元，连接成自该列驱动器接收源极数据，并将延迟源极数据驱动至该液晶单元。
延迟单元，连接成自该列驱动器接收源极数据，并将延迟源极数据驱动至该液晶单元。
[0048] 上述显示器中，该时间控制延迟单元可与该列驱动器整合为一体。
[0049] 上述显示器中，该数据控制系统还可包括：时间控制器，设定成提供列数据与行数据；时间控制延迟单元，连接成自该时间控制器接收列数据，并产生延迟列数据；以及列驱
动器，连接成自该时间控制器接收列数据，并自该时间控制延迟单元接收列数据，该列驱动
器设定成将源极数据与延迟源极数据驱动至液晶单元。
动器，连接成自该时间控制器接收列数据，并自该时间控制延迟单元接收列数据，该列驱动
器设定成将源极数据与延迟源极数据驱动至液晶单元。
[0050] 上述显示器中，该时间控制延迟单元可与该时间控制器整合为一体。
[0051] 上述显示器中，该数据控制系统还可包括：显示数据产生器，设定成产生显示数据；时间控制延迟单元，连接成接收显示数据，并产生延迟显示数据；时间控制器，连接成
接收显示数据与延迟显示数据，并设定成产生列数据与延迟列数据；以及列驱动器，连接成
接收列数据与延迟列数据，并设定成将源极数据与延迟源极数据驱动至该液晶显示单元。
接收显示数据与延迟显示数据，并设定成产生列数据与延迟列数据；以及列驱动器，连接成
接收列数据与延迟列数据，并设定成将源极数据与延迟源极数据驱动至该液晶显示单元。
[0052] 本发明还提供一种显示系统，包括：第一控制线；第二控制线；第三控制线；第一序第一颜色质点，包含于第一颜色分量构件；第一序第二颜色质点，包含于第二颜色分量构
件，而该第一序第一颜色质点位于第一行，该第一序第二颜色质点位于第二行，且该第一颜
色分量构件在水平或垂直方向均相对于该第二颜色分量构件偏移；第一开关元件，耦接至
该第一控制线、该第一序第一颜色质点与该第二控制线；以及第二开关元件，耦接至该第一
控制线、该第一序第二颜色质点与该第三控制线。
件，而该第一序第一颜色质点位于第一行，该第一序第二颜色质点位于第二行，且该第一颜
色分量构件在水平或垂直方向均相对于该第二颜色分量构件偏移；第一开关元件，耦接至
该第一控制线、该第一序第一颜色质点与该第二控制线；以及第二开关元件，耦接至该第一
控制线、该第一序第二颜色质点与该第三控制线。
[0053] 上述显示系统还可包括：第一序第三颜色质点，包含于第三颜色分量构件；第四控制线；以及第三开关元件，耦接至该第一控制线、该第一序第三颜色质点与该第四控制
线。
线。
[0054] 上述显示系统中，该第三颜色分量构件可垂直对齐于该第一颜色分量构件。
[0055] 上述显示系统中，该第一颜色分量构件可与该第二颜色分量构件为第一像素的局部。
[0056] 本发明包括新颖驱动机制的某些实施例是具有数据控制系统(data controlsystem)的显示器。在一实施例中，数据控制系统提供源极数据以及延迟源极数据。当延
迟源极数据施加至部分(subset)的源极线上时，源极数据施加至其他的源极线上。在本发
明的另一实施例中，数据控制系统提供偏移(shifted)源极数据以及正规(normal)源极数
据。以偏移源极数据而言，源极数据偏移施加至相邻的源极线上。在本发明的某些实施例
中，此新颖的驱动机制用于将这些颜色质点重新排列。
迟源极数据施加至部分(subset)的源极线上时，源极数据施加至其他的源极线上。在本发
明的另一实施例中，数据控制系统提供偏移(shifted)源极数据以及正规(normal)源极数
据。以偏移源极数据而言，源极数据偏移施加至相邻的源极线上。在本发明的某些实施例
中，此新颖的驱动机制用于将这些颜色质点重新排列。
[0057] 本发明能够达成具有开关元件点反转效果的显示器，而无需昂贵的制作成本以及高电源耗损。
[0058] 为让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举优选实施例并配合附图进行详细说明。
附图说明
[0059] 图1(a)～图1(c)为传统的单一域垂直配向液晶显示器的像素的示意图。
[0060] 图2为传统的多域垂直配向液晶显示器的像素的示意图。
[0061] 图3为一种液晶显示器的局部透视图。
[0062] 图4(a)-图4(d)示出传统显示器中不同的开关元件驱动机制。
[0063] 图5为根据本发明一实施例的显示器的示意图。
[0064] 图6为根据本发明一实施例的显示器的示意图。
[0065] 图7为根据本发明一实施例的显示器的时间图表。
[0066] 图8为根据本发明另一实施例的于单个颜色分量构件中采用多个颜色质点的显示器的示意图。
[0067] 图9(a)为根据本发明一实施例的显示器的简化方块图。
[0068] 图9(b)为根据本发明一实施例的显示器的简化方块图。
[0069] 图9(c)为根据本发明一实施例的显示器的简化方块图。
[0070] 图10为根据本发明另一实施例的显示器的示意图。
[0071] 图11(a)为根据本发明另一实施例的显示器的示意图。
[0072] 图11(b)为根据本发明另一实施例的显示器的简化方块图。
[0073] 图11(c)为根据本发明另一实施例的显示器的简化方块图。
[0074] 图11(d)为根据本发明另一实施例的显示器的简化方块图。
[0075] 图12(a)-图12(d)示出采用水平条纹彩色滤光片配置的显示器中不同的开关元件驱动机制。
[0076] 图13为根据本发明另一实施例的采用水平条纹彩色滤光片配置的显示器的示意图。
[0077] 图14为根据本发明另一实施例的采用水平条纹彩色滤光片配置的显示器的示意图。
[0078] 其中，附图标记说明如下：
[0079] 100、200、300、400、410、420、430：显示器
[0080] 105、205、302：第一偏振片
[0081] 110、210：第一基板
[0082] 120、220：第一电极
[0083] 125、225：第一配向层
[0084] 130、235、237：液晶
[0085] 140、240：第二配向层
[0086] 145、245：第二电极
[0087] 150、250：第二基板
[0088] 155、255：第二偏振片
[0089] 172、174、176、272、274、276：观众
[0090] 260：突起物
[0091] 305：基板
[0092] 500、600、800、900(a)、900(b)、900(c)、1000、1100、1101a、1101b、1101c、1200、1210、1220、1230、1300、1400：显示器
[0093] 905：显示数据产生器
[0094] 910：液晶单元
[0095] 915：时间控制器
[0096] 920：行驱动器
[0097] 930：列驱动器
[0098] 940a、940b、940c：时间控制延迟单元
[0099] 950：共同电压生成电路
[0100] 1140a、1140b、1140c：时间控制偏移单元
[0101] CD_1、CD_2、CD_3、(CD)_1_1、(CD)_1_2、(CD)_1_3、(CD)_2_1、(CD)_2_2、(CD)_2_3、(CD)_3_1、(CD)_3_2、(CD)_3_3、：颜色质点
[0102] C_DATA、DC_DATA、SC_DATA：列数据
[0103] D_DATA、DD_DATA、SD_DATA：显示数据
[0104] G0、G1、G2、G3、G0_1、G0_2、G0_3、G0_4：栅极线
[0105] M02、M03、M11、M12、M13、M21：多工器
[0106] P(0，0)、P(0，1)、P(0，2)、P(0，3)、P(1，0)、P(1，1)、P(1，2)、P(1，3)、P(2，0)、P(3，0)、P(4，0)、P(5，0)、P(3，1)：像素
[0107] R_DATA：行数据
[0108] S_DATA、DS_DATA、SS_DATA：源极数据
[0109] S0_1、S0_2、S0_3、S1_1、S1_2、S1_3：源极线、源极信号
[0110] S0_1_s、S0_2_s、S0_3_s、S1_1_s、S1_2_s、S1_3_s、S2_1_s、S0、S1、S2、S3、S4、S5：源极线
[0111] S0_2_D、S1_1_D、S1_3_D、S1_5_D：源极信号
[0112] SE1、SE2、SE3：开关元件
[0113] T(0，0，1)、T(0，0，2)、T(0，0，3)、T(1，0，1)、T(1，0，2)、T(1，0，3)、T(0，1，1)、T(0，1，2)、T(0，1，3)、T(1，1，1)、T(1，1，2)、T(1，1，3)、T(0，2，1)、T(0，2，2)、T(0，2，3)、T(1，2，1)、T(1，2，2)、T(1，2，3)、T(0，3，1)、T(0，3，2)、T(0，3，3)、T(1，3，1)、T(1，3，2)、T(1，3，3)、T(2，
0，1)、T(2，0，2)、T(2，0，3)、T(3，0，1)、T(3，0，2)、T(3，0，3)、T(4，0，1)、T(4，0，2)、T(4，0，3)、T(5，0，1)、T(5，0，2)、T(5，0，3)、T(2，1，1)、T(3，1，1)、T(4，1，1)、T(5，1，1)：晶体管具体实施方式
0，1)、T(2，0，2)、T(2，0，3)、T(3，0，1)、T(3，0，2)、T(3，0，3)、T(4，0，1)、T(4，0，2)、T(4，0，3)、T(5，0，1)、T(5，0，2)、T(5，0，3)、T(2，1，1)、T(3，1，1)、T(4，1，1)、T(5，1，1)：晶体管具体实施方式
[0114] 如前所述，与采用开关元件行反转驱动机制的液晶显示器相比，采用开关元件点反转驱动机制的传统液晶显示器一般能提供更好的影像品质。然而，与采用开关元件行反
转驱动机制的液晶显示器相比，采用开关元件点反转驱动机制的液晶显示器的制作费用较
为昂贵，且能量耗损较高。应用本发明的原理，与采用开关元件行反转驱动机制的显示器相
比，采用本发明新颖的开关元件点反转驱动机制的显示器具有较低的制作成本与较低的操
作电源。
转驱动机制的液晶显示器相比，采用开关元件点反转驱动机制的液晶显示器的制作费用较
为昂贵，且能量耗损较高。应用本发明的原理，与采用开关元件行反转驱动机制的显示器相
比，采用本发明新颖的开关元件点反转驱动机制的显示器具有较低的制作成本与较低的操
作电源。
[0115] 在开关元件行反转驱动机制中，相同栅极线上的晶体管具有相同的极性(请见图4(c))。在本发明的一实施例中，在同一栅极线上的晶体管可控制位于多个行向上的颜色质
点。图5示出依据本发明一实施例的显示器500的一小部分(六个像素)，具体而言，图5
示出像素P(0，0)、P(0，1)、P(0，2)、P(1，0)、P(1，1)、P(1，2)，且每个像素包括三个颜色质点CD_1、CD_2、CD_3以及三个晶体管。图5还包括源极线S0_1、S0_2、S0_3、S1_1、S1_2、S1_3以及栅极线G0、G1、G2、G3。每一条栅极线从显示器500的左边延伸至右边，并控制显示器
500中同一行上的所有像素。图4(a)-4(d)的显示器400-430的单一条栅极线对应某一行
向上的颜色质点，与其不同的是，图5的显示器500的单一条栅极线所控制的颜色质点可位
于超过一个以上的行向，而这点将在后文详述。每一条源极线从显示器500的顶边延伸至
底边，且显示器500具有多条源极线，其中源极线的数量是任一行上的像素数量的三倍(亦
即一条源极线对应一个像素的一个颜色分量构件)。当显示器进行操作时，每次仅有一条
栅极线会启动，而在启动行上的所有晶体管将会借助启动栅极线的正向栅极脉冲而呈现导
通的状态，至于在其他行上的晶体管则会因为施加于非启动栅极线上的负向电压而呈现断
路的状态。此外，所有的源极线均会同时启动，而每条源极线会将影像数据提供至启动行上
的晶体管，其中启动行由启动栅极线控制。所以根据栅极线与源极线的操作方式，栅极线又
称为总线，而源极线也可称为数据线。电压会将液晶电容充电至一个特定的灰阶，并借助彩
色滤光片而产生色彩。当晶体管在非启动下，颜色质点的电极便处于电性隔离的状态，因而
能够维持电场的强度以控制液晶。然而，寄生漏电是无法避免的，所以最终电荷将会全部
流失。对于行数目不多的小尺寸屏幕而言，因为各行的电压经常在更新，所以漏电不算是问
题。不过对于行数目较多的大尺寸显示器而言，各行在两次更新的时刻之间必须等待较长
的时间。如此一来，某些显示器会为了颜色质点而配置一个或多个的储存电容。这些储存
电容与颜色质点的电容一起充电，并于非启动行状态下提供所谓的维持电荷。
点。图5示出依据本发明一实施例的显示器500的一小部分(六个像素)，具体而言，图5
示出像素P(0，0)、P(0，1)、P(0，2)、P(1，0)、P(1，1)、P(1，2)，且每个像素包括三个颜色质点CD_1、CD_2、CD_3以及三个晶体管。图5还包括源极线S0_1、S0_2、S0_3、S1_1、S1_2、S1_3以及栅极线G0、G1、G2、G3。每一条栅极线从显示器500的左边延伸至右边，并控制显示器
500中同一行上的所有像素。图4(a)-4(d)的显示器400-430的单一条栅极线对应某一行
向上的颜色质点，与其不同的是，图5的显示器500的单一条栅极线所控制的颜色质点可位
于超过一个以上的行向，而这点将在后文详述。每一条源极线从显示器500的顶边延伸至
底边，且显示器500具有多条源极线，其中源极线的数量是任一行上的像素数量的三倍(亦
即一条源极线对应一个像素的一个颜色分量构件)。当显示器进行操作时，每次仅有一条
栅极线会启动，而在启动行上的所有晶体管将会借助启动栅极线的正向栅极脉冲而呈现导
通的状态，至于在其他行上的晶体管则会因为施加于非启动栅极线上的负向电压而呈现断
路的状态。此外，所有的源极线均会同时启动，而每条源极线会将影像数据提供至启动行上
的晶体管，其中启动行由启动栅极线控制。所以根据栅极线与源极线的操作方式，栅极线又
称为总线，而源极线也可称为数据线。电压会将液晶电容充电至一个特定的灰阶，并借助彩
色滤光片而产生色彩。当晶体管在非启动下，颜色质点的电极便处于电性隔离的状态，因而
能够维持电场的强度以控制液晶。然而，寄生漏电是无法避免的，所以最终电荷将会全部
流失。对于行数目不多的小尺寸屏幕而言，因为各行的电压经常在更新，所以漏电不算是问
题。不过对于行数目较多的大尺寸显示器而言，各行在两次更新的时刻之间必须等待较长
的时间。如此一来，某些显示器会为了颜色质点而配置一个或多个的储存电容。这些储存
电容与颜色质点的电容一起充电，并于非启动行状态下提供所谓的维持电荷。
[0116] 在显示器500中，晶体管的源极、栅极以及漏极分别耦接至源极线、栅极线以及颜色质点的电极。为求清楚表示，在此将这些晶体管表示成晶体管T(X，Y，Z)，其中晶体管
T(X，Y，Z)的源极耦接至源极线SX_Z，而晶体管T(X，Y，Z)的栅极耦接至栅极线GY。显示器
500与显示器400-430的主要差异便在于连接方式不同，在显示器500中，耦接至相同栅极
线的这些晶体管可控制位于不同行向上的颜色质点。举例而言，晶体管T(0，1，1)所控制的
颜色质点(可为第一颜色质点)位于栅极线G1上方的行向上，而晶体管T(0，1，2)所控制
的颜色质点(可为第二颜色质点)位于栅极线G1下方的行向上。在显示器500中，当序数
X加上序数Z为偶数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶体管T(X，Y，Z)上方。
当序数X加上序数Z为奇数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶体管T(X，Y，
Z)下方。如此一来，当栅极线G1启动时，这些位于栅极线G1上方的行向上的颜色质点从第
一颜色质点开始每间隔一个颜色质点便会启动，且这些位于栅极线G1下方的行向上的颜
色质点从第二颜色质点开始每间隔一个颜色质点便会启动。如前所述，当应用开关元件行
反转驱动器时，这些被晶体管控制的颜色质点具有相同的极性，其中这些晶体管耦接至同
一条栅极线。如图5所示，在图5中的颜色质点所构成的极性图案便会与采用开关元件点
反转驱动机制的显示器(如图4(b)所示)的极性图案相同。
T(X，Y，Z)的源极耦接至源极线SX_Z，而晶体管T(X，Y，Z)的栅极耦接至栅极线GY。显示器
500与显示器400-430的主要差异便在于连接方式不同，在显示器500中，耦接至相同栅极
线的这些晶体管可控制位于不同行向上的颜色质点。举例而言，晶体管T(0，1，1)所控制的
颜色质点(可为第一颜色质点)位于栅极线G1上方的行向上，而晶体管T(0，1，2)所控制
的颜色质点(可为第二颜色质点)位于栅极线G1下方的行向上。在显示器500中，当序数
X加上序数Z为偶数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶体管T(X，Y，Z)上方。
当序数X加上序数Z为奇数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶体管T(X，Y，
Z)下方。如此一来，当栅极线G1启动时，这些位于栅极线G1上方的行向上的颜色质点从第
一颜色质点开始每间隔一个颜色质点便会启动，且这些位于栅极线G1下方的行向上的颜
色质点从第二颜色质点开始每间隔一个颜色质点便会启动。如前所述，当应用开关元件行
反转驱动器时，这些被晶体管控制的颜色质点具有相同的极性，其中这些晶体管耦接至同
一条栅极线。如图5所示，在图5中的颜色质点所构成的极性图案便会与采用开关元件点
反转驱动机制的显示器(如图4(b)所示)的极性图案相同。
[0117] 由于显示器500的晶体管的连接方式改变，所以显示器500的像素的形状不同于显示器400-430的像素的形状。为求清楚表示，每个显示器500的像素的区域用阴影表示，
而此阴影仅用于解释图5，并无任何功能上的意义。在显示器500中，像素P(0，1)包括三个
颜色质点CD_1、CD_2、CD_3，这三个颜色质点分别耦接至晶体管T(0，1，1)、T(0，1，2)、T(0，
1，3)。然而，像素P(0，1)的颜色质点CD_2与像素P(0，1)的颜色质点CD_1、CD_3位于不
同的行向上。详细而言，晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的栅极耦接至栅极线G1，而晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的源极分别耦接至源极线S0_1、S0_2、S0_3，且晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的漏极分别耦接至像素P(0，1)的颜色质点CD_1、CD_2、CD_3。然而，像素P(0，1)的颜色质点CD_1、CD_3位于同一行向上，且此行向是在栅极线G1
上方，而像素P(0，1)的颜色质点CD_2所在的行向是在栅极线G1下方。在显示器500中，
像素P(1，1)包括三个颜色质点CD_1、CD_2、CD_3，这三个颜色质点分别耦接至晶体管T(1，
1，1)、T(1，1，2)、T(1，1，3)。然而，像素P(1，1)的颜色质点CD_2与像素P(1，1)的颜色质点CD_1、CD_3位于不同的行向上。详细而言，晶体管T(1，1，1)、T(1，1，2)、T(1，1，3)的栅极耦接至栅极线G1，而晶体管T(1，1，1)、T(1，1，2)、T(1，1，3)的源极分别耦接至源极线S1_1、S1_2、S1_3，且晶体管T(1，1，1)、T(1，1，2)、T(1，1，3)的漏极分别耦接至像素P(1，1)的颜色质点CD_1、CD_2、CD_3。然而，像素P(1，1)的颜色质点CD_1、CD_3是位于同一行向上，且此行向是在栅极线G1下方，而像素P(1，1)的颜色质点CD_2所在的行向是在栅极线G1上
方。
而此阴影仅用于解释图5，并无任何功能上的意义。在显示器500中，像素P(0，1)包括三个
颜色质点CD_1、CD_2、CD_3，这三个颜色质点分别耦接至晶体管T(0，1，1)、T(0，1，2)、T(0，
1，3)。然而，像素P(0，1)的颜色质点CD_2与像素P(0，1)的颜色质点CD_1、CD_3位于不
同的行向上。详细而言，晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的栅极耦接至栅极线G1，而晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的源极分别耦接至源极线S0_1、S0_2、S0_3，且晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)的漏极分别耦接至像素P(0，1)的颜色质点CD_1、CD_2、CD_3。然而，像素P(0，1)的颜色质点CD_1、CD_3位于同一行向上，且此行向是在栅极线G1
上方，而像素P(0，1)的颜色质点CD_2所在的行向是在栅极线G1下方。在显示器500中，
像素P(1，1)包括三个颜色质点CD_1、CD_2、CD_3，这三个颜色质点分别耦接至晶体管T(1，
1，1)、T(1，1，2)、T(1，1，3)。然而，像素P(1，1)的颜色质点CD_2与像素P(1，1)的颜色质点CD_1、CD_3位于不同的行向上。详细而言，晶体管T(1，1，1)、T(1，1，2)、T(1，1，3)的栅极耦接至栅极线G1，而晶体管T(1，1，1)、T(1，1，2)、T(1，1，3)的源极分别耦接至源极线S1_1、S1_2、S1_3，且晶体管T(1，1，1)、T(1，1，2)、T(1，1，3)的漏极分别耦接至像素P(1，1)的颜色质点CD_1、CD_2、CD_3。然而，像素P(1，1)的颜色质点CD_1、CD_3是位于同一行向上，且此行向是在栅极线G1下方，而像素P(1，1)的颜色质点CD_2所在的行向是在栅极线G1上
方。
[0118] 在显示器500中，每一条栅极线中的这些晶体管交替控制位于第一行向上与第二行向上的颜色质点。借助交替利用这些晶体管，本发明可采用开关元件行反转的方式来达
成开关元件点反转的效果。然而，在本发明的某些实施例中，位于第一行向上与第二行向上
的这些颜色质点并不是对称(uneven)分布的。举例而言，在本发明的一实施例中的一栅
极线上，每隔三个晶体管便耦接至第二行向上的颜色质点，而其他的晶体管则耦接至第一
行向上的颜色质点。由于每个像素的第一、第三颜色分量构件与第二颜色分量构件在垂直
方向上的偏移，使得显示器500的特征在于偏移的色彩排列。此特征适用于交错型的色彩
配置(delta type color layout)，而与传统条纹图案色彩配置(stripe pattern color
layout)相比，交错型态色彩配置具有较高的影像品质。
成开关元件点反转的效果。然而，在本发明的某些实施例中，位于第一行向上与第二行向上
的这些颜色质点并不是对称(uneven)分布的。举例而言，在本发明的一实施例中的一栅
极线上，每隔三个晶体管便耦接至第二行向上的颜色质点，而其他的晶体管则耦接至第一
行向上的颜色质点。由于每个像素的第一、第三颜色分量构件与第二颜色分量构件在垂直
方向上的偏移，使得显示器500的特征在于偏移的色彩排列。此特征适用于交错型的色彩
配置(delta type color layout)，而与传统条纹图案色彩配置(stripe pattern color
layout)相比，交错型态色彩配置具有较高的影像品质。
[0119] 然而，与交错型态色彩配置相比，条纹图案色彩配置具有更好的文字显示品质。以应用条纹图案色彩配置的显示器而言，本发明的某些实施例包括一种新颖驱动机制以提升
色彩排列。具体而言，在像素500中，此偏移色彩排列的特征之所以产生，是由于栅极线上
的晶体管耦接至超过一个行向以上的颜色质点。此新颖的驱动机制将源极信号延迟，以重
新排列这些颜色分量构件。
色彩排列。具体而言，在像素500中，此偏移色彩排列的特征之所以产生，是由于栅极线上
的晶体管耦接至超过一个行向以上的颜色质点。此新颖的驱动机制将源极信号延迟，以重
新排列这些颜色分量构件。
[0120] 图6示出依据本发明一实施例的采用此新颖驱动机制的显示器600。图6与图5相似，其差别仅在于某些施加于源极线上的信号会被延迟，所以类似的说明便不再重述。具
体而言，延迟源极信号S0_2_D、S1_1_D、S1_3_D分别施加于源极线S0_2、S1_1、S1_3上。在
本发明的一实施例中，延迟源极信号是经由时间控制器(time controller)中的延迟电路
系统(delay circuitry)产生的。在本发明的另一实施例中，一个单独(separate)的时间
控制延迟单元(time control delay unit)搭配施加于源极线S0_2、S1_1、S1_3上的源极
信号S0_2、S1_1、S1_3(如图5的使用方式)，而此延迟期间等于单一行向更新的期间。传
统元件可搭配使用时间控制延迟单元或进行小幅度改动(minor modification)，以此让这
个传统元件产生延迟源极信号，而这点将会在后面再详加解释。
体而言，延迟源极信号S0_2_D、S1_1_D、S1_3_D分别施加于源极线S0_2、S1_1、S1_3上。在
本发明的一实施例中，延迟源极信号是经由时间控制器(time controller)中的延迟电路
系统(delay circuitry)产生的。在本发明的另一实施例中，一个单独(separate)的时间
控制延迟单元(time control delay unit)搭配施加于源极线S0_2、S1_1、S1_3上的源极
信号S0_2、S1_1、S1_3(如图5的使用方式)，而此延迟期间等于单一行向更新的期间。传
统元件可搭配使用时间控制延迟单元或进行小幅度改动(minor modification)，以此让这
个传统元件产生延迟源极信号，而这点将会在后面再详加解释。
[0121] 如图6所示，使用延迟源极信号后，像素的颜色分量构件便会重新排列，特别是显示器600中所示出的六个像素P(0，0)、P(0，1)、P(0，2)、P(1，0)、P(1，1)、P(1，2)。为求清楚表示，每个显示器600的像素的区域用阴影表示，而此阴影仅用于解释图6，并无任何功
能上的意义。
能上的意义。
[0122] 显示器600的像素P(0，1)包括晶体管T(0，1，1)、T(0，2，2)、T(0，1，3)。晶体管T(0，1，1)、T(0，1，3)的栅极耦接至栅极线G1，然而晶体管T(0，2，2)的栅极耦接至栅极线G2。如此一来，显示器600的单一像素由多条栅极线控制。如前所述，每次仅有一条栅极线会启动，所以显示器600的单一像素的颜色质点在不同的时段进行充电。然而，从任一条栅
极线到下一条栅极线之间的微小延迟不会被显示器600的观众察觉到。
极线到下一条栅极线之间的微小延迟不会被显示器600的观众察觉到。
[0123] 图7示出一种以源极信号S0_1、S0_2_D、S0_3、S1_1_D、S1_2、S1_3_D简化的时间图表，其中这些源极信号分别施加于源极线S0_1、S0_2、S0_3、S1_1、S1_2、S1_3上。在图7中，表示成G0、G1、G2、G3的水平线分别表示栅极线G0、G1、G2、G3启动的期间。此外，准备要写入数据的像素被表示在信号图案内部。此外，借助将源极信号S0_2、S1_1、S1_3延迟一
个行向更新时间，便可分别产生源极信号S0_2_D、S1_1_D、S1_3_D。
个行向更新时间，便可分别产生源极信号S0_2_D、S1_1_D、S1_3_D。
[0124] 如图7所示，当栅极线G0启动时，像素P(0，0)借助源极线S0_1、S0_3而获得数据，且像素P(1，0)借助源极线S1_2而获得数据。此外，如图6所示，当栅极线G0启动时，
晶体管T(0，0，1)借助源极线S0_1上的数据而更新像素P(0，0)的颜色质点CD_1，而晶体管
T(0，0，3)借助源极线S0_3上的数据而更新像素P(0，0)的颜色质点CD_3，且晶体管T(1，0，
2)借助源极线S1_2上的数据而更新像素P(1，0)的颜色质点CD_2。然而，在进行前述更新
的同时，像素P(0，0)的颜色质点CD_2以及像素P(1，0)的颜色质点CD_1、CD_3尚未以新数
据进行更新。
晶体管T(0，0，1)借助源极线S0_1上的数据而更新像素P(0，0)的颜色质点CD_1，而晶体管
T(0，0，3)借助源极线S0_3上的数据而更新像素P(0，0)的颜色质点CD_3，且晶体管T(1，0，
2)借助源极线S1_2上的数据而更新像素P(1，0)的颜色质点CD_2。然而，在进行前述更新
的同时，像素P(0，0)的颜色质点CD_2以及像素P(1，0)的颜色质点CD_1、CD_3尚未以新数
据进行更新。
[0125] 当栅极线G1启动时，像素P(0，0)借助源极线S0_2而获得数据，且像素P(0，1)借助源极线S0_1、S0_3而获得数据，又像素P(1，0)借助源极线S1_1、S1_3而获得数据，另像
素P(1，1)借助源极线S1_2而获得数据。此外，如图6所示，当栅极线G1启动时，晶体管
T(0，1，1)借助源极线S0_1上的数据而更新像素P(0，1)的颜色质点CD_1，而晶体管T(0，1，
2)借助源极线S0_2上的数据而更新像素P(0，0)的颜色质点CD_2，且晶体管T(0，1，3)借
助源极线S0_3上的数据而更新像素P(0，1)的颜色质点CD_3。此外，晶体管T(1，1，1)借助
源极线S1_1上的数据而更新像素P(1，0)的颜色质点CD_1，而晶体管T(1，1，2)借助源极线
S1_2上的数据而更新像素P(1，1)的颜色质点CD_2，且晶体管T(1，1，3)借助源极线S1_3
上的数据而更新像素P(1，0)的颜色质点CD_3。如此一来，在此更新的同时，像素P(0，0)、
P(1，0)所有的颜色质点均已被更新。然而，至此仅有像素P(0，1)、P(1，1)部分的颜色质点仍未被更新。
素P(1，1)借助源极线S1_2而获得数据。此外，如图6所示，当栅极线G1启动时，晶体管
T(0，1，1)借助源极线S0_1上的数据而更新像素P(0，1)的颜色质点CD_1，而晶体管T(0，1，
2)借助源极线S0_2上的数据而更新像素P(0，0)的颜色质点CD_2，且晶体管T(0，1，3)借
助源极线S0_3上的数据而更新像素P(0，1)的颜色质点CD_3。此外，晶体管T(1，1，1)借助
源极线S1_1上的数据而更新像素P(1，0)的颜色质点CD_1，而晶体管T(1，1，2)借助源极线
S1_2上的数据而更新像素P(1，1)的颜色质点CD_2，且晶体管T(1，1，3)借助源极线S1_3
上的数据而更新像素P(1，0)的颜色质点CD_3。如此一来，在此更新的同时，像素P(0，0)、
P(1，0)所有的颜色质点均已被更新。然而，至此仅有像素P(0，1)、P(1，1)部分的颜色质点仍未被更新。
[0126] 当栅极线G2启动时，像素P(0，1)借助源极线S0_2而获得数据，且像素P(0，2)借助源极线S0_1、S0_3而获得数据，又像素P(1，1)借助源极线S1_1、S1_3而获得数据，另像
素P(1，2)借助源极线S1_2而获得数据。此外，如图6所示，当栅极线G2启动时，晶体管
T(0，2，1)借助源极线S0_1上的数据而更新像素P(0，2)的颜色质点CD_1，而晶体管T(0，2，
2)借助源极线S0_2上的数据而更新像素P(0，1)的颜色质点CD_2，且晶体管T(0，2，3)借
助源极线S0_3上的数据而更新像素P(0，2)的颜色质点CD_3。此外，晶体管T(1，2，1)借助
源极线S1_1上的数据而更新像素P(1，1)的颜色质点CD_1，而晶体管T(1，2，2)借助源极线
S1_2上的数据而更新像素P(1，2)的颜色质点CD_2，且晶体管T(1，2，3)借助源极线S1_3
上的数据而更新像素P(1，1)的颜色质点CD_3。如此一来，在此更新的同时，像素P(0，0)、
P(1，0)、P(0，1)、P(1，1)所有的颜色质点均已被更新。然而，至此仅有像素P(0，2)、P(1，2)部分的颜色质点仍未被更新。
素P(1，2)借助源极线S1_2而获得数据。此外，如图6所示，当栅极线G2启动时，晶体管
T(0，2，1)借助源极线S0_1上的数据而更新像素P(0，2)的颜色质点CD_1，而晶体管T(0，2，
2)借助源极线S0_2上的数据而更新像素P(0，1)的颜色质点CD_2，且晶体管T(0，2，3)借
助源极线S0_3上的数据而更新像素P(0，2)的颜色质点CD_3。此外，晶体管T(1，2，1)借助
源极线S1_1上的数据而更新像素P(1，1)的颜色质点CD_1，而晶体管T(1，2，2)借助源极线
S1_2上的数据而更新像素P(1，2)的颜色质点CD_2，且晶体管T(1，2，3)借助源极线S1_3
上的数据而更新像素P(1，1)的颜色质点CD_3。如此一来，在此更新的同时，像素P(0，0)、
P(1，0)、P(0，1)、P(1，1)所有的颜色质点均已被更新。然而，至此仅有像素P(0，2)、P(1，2)部分的颜色质点仍未被更新。
[0127] 当栅极线G3启动时，像素P(0，2)借助源极线S0_2而获得数据，且像素P(0，3)借助源极线S0_1、S0_3而获得数据，又像素P(1，2)借助源极线S1_1、S1_3而获得数据，另像
素P(1，3)借助源极线S1_2而获得数据。此外，如图6所示，当栅极线G3启动时，晶体管
T(0，3，1)借助源极线S0_1上的数据而更新像素(图中未示)的颜色质点，而晶体管T(0，
3，2)借助源极线S0_2上的数据而更新像素P(0，2)的颜色质点CD_2，且晶体管T(0，3，3)
借助源极线S0_3上的数据而更新像素(图中未示)的颜色质点。此外，晶体管T(1，3，1)
借助源极线S1_1上的数据而更新像素P(1，2)的颜色质点CD_1，而晶体管T(1，3，2)借助源
极线S1_2上的数据而更新像素(图中未示)的颜色质点，且晶体管T(1，3，3)借助源极线
S1_3上的数据而更新像素P(1，2)的颜色质点CD_3。如此一来，在此更新的同时，像素P(0，
0)、P(1，0)、P(0，1)、P(1，1)、P(0，2)、P(1，2)所有的颜色质点均已被更新，而显示器600的其他像素(未示出)也依照类似的方式而进行更新。如此一来，显示器600仅需采用开关
元件行反转驱动电路，便可达到开关元件点反转驱动机制的效果，且同样适用于条纹图案
色彩配置。
素P(1，3)借助源极线S1_2而获得数据。此外，如图6所示，当栅极线G3启动时，晶体管
T(0，3，1)借助源极线S0_1上的数据而更新像素(图中未示)的颜色质点，而晶体管T(0，
3，2)借助源极线S0_2上的数据而更新像素P(0，2)的颜色质点CD_2，且晶体管T(0，3，3)
借助源极线S0_3上的数据而更新像素(图中未示)的颜色质点。此外，晶体管T(1，3，1)
借助源极线S1_1上的数据而更新像素P(1，2)的颜色质点CD_1，而晶体管T(1，3，2)借助源
极线S1_2上的数据而更新像素(图中未示)的颜色质点，且晶体管T(1，3，3)借助源极线
S1_3上的数据而更新像素P(1，2)的颜色质点CD_3。如此一来，在此更新的同时，像素P(0，
0)、P(1，0)、P(0，1)、P(1，1)、P(0，2)、P(1，2)所有的颜色质点均已被更新，而显示器600的其他像素(未示出)也依照类似的方式而进行更新。如此一来，显示器600仅需采用开关
元件行反转驱动电路，便可达到开关元件点反转驱动机制的效果，且同样适用于条纹图案
色彩配置。
[0128] 本发明也可应用于某些显示器，其中这些显示器的每个颜色分量构件具有多个颜色质点。图8示出依据本发明一实施例的显示器800，而显示器800采用此新颖的驱动机制
与新颖的晶体管排列方式。图8示出显示器800的四个像素P(0，0)、P(0，1)、P(1，0)、P(1，
1)。图8还包括源极线S0_1、S0_2、S0_3、S1_1、S1_2、S1_3以及栅极线G0、G1、G2。每一
条栅极线从显示器800的左边延伸至右边，而每一条源极线从显示器800的顶边延伸至底
边。在显示器800中，每个像素包括三个颜色分量构件，而每个颜色分量构件包括三个颜色
质点。每个颜色分量构件的颜色质点排列成左右左锯齿图案(zigzag pattern)，其中此处
的左右左锯齿图案所指的包括依序的第一颜色质点、第二颜色质点与第三颜色质点，而第
二颜色质点位于第一颜色质点的右下方，且第三颜色质点位于第二颜色质点的左下方。因
为空间有限的关系，这些颜色质点表示成X_Y(而非CD_X_Y)，其中X为颜色分量构件序数，
而Y为颜色质点序数。不过为求清楚起见，叙述中的颜色质点仍使用CD_X_Y的标记。如此
一来，像素P(1，0)中的1_1即为像素质点CD_1_1，而像素质点CD_1_1即为像素P(1，0)的
第一个颜色分量构件的第一个颜色质点。因为空间有限的关系，图8中的晶体管并未特别
表示。然而，用于图6中晶体管的表示系统也同样适用于图8的晶体管。具体而言，图8的
晶体管T(I，J，K)耦接至栅极线GJ与源极线SI_K。举例而言，晶体管T(1，0，3)耦接至栅
极线G0与源极线S1_3。为求清楚表示，图8还示出晶体管T(0，0，1)、T(0，1，1)、T(0，2，1)、T(1，2，3)、T(1，1，3)。类似图6，延迟源极信号S0_2_D、S1_1_D、S1_3_D分别施加于源极线S0_2、S1_1、S1_3上，且图8的晶体管耦接栅极线与源极线的方式均与图6的晶体管耦接栅
极线和源极线的方式相同。如此一来而与前述的理由相同，显示器800也可达成开关元件
点反转驱动机制的效果。
与新颖的晶体管排列方式。图8示出显示器800的四个像素P(0，0)、P(0，1)、P(1，0)、P(1，
1)。图8还包括源极线S0_1、S0_2、S0_3、S1_1、S1_2、S1_3以及栅极线G0、G1、G2。每一
条栅极线从显示器800的左边延伸至右边，而每一条源极线从显示器800的顶边延伸至底
边。在显示器800中，每个像素包括三个颜色分量构件，而每个颜色分量构件包括三个颜色
质点。每个颜色分量构件的颜色质点排列成左右左锯齿图案(zigzag pattern)，其中此处
的左右左锯齿图案所指的包括依序的第一颜色质点、第二颜色质点与第三颜色质点，而第
二颜色质点位于第一颜色质点的右下方，且第三颜色质点位于第二颜色质点的左下方。因
为空间有限的关系，这些颜色质点表示成X_Y(而非CD_X_Y)，其中X为颜色分量构件序数，
而Y为颜色质点序数。不过为求清楚起见，叙述中的颜色质点仍使用CD_X_Y的标记。如此
一来，像素P(1，0)中的1_1即为像素质点CD_1_1，而像素质点CD_1_1即为像素P(1，0)的
第一个颜色分量构件的第一个颜色质点。因为空间有限的关系，图8中的晶体管并未特别
表示。然而，用于图6中晶体管的表示系统也同样适用于图8的晶体管。具体而言，图8的
晶体管T(I，J，K)耦接至栅极线GJ与源极线SI_K。举例而言，晶体管T(1，0，3)耦接至栅
极线G0与源极线S1_3。为求清楚表示，图8还示出晶体管T(0，0，1)、T(0，1，1)、T(0，2，1)、T(1，2，3)、T(1，1，3)。类似图6，延迟源极信号S0_2_D、S1_1_D、S1_3_D分别施加于源极线S0_2、S1_1、S1_3上，且图8的晶体管耦接栅极线与源极线的方式均与图6的晶体管耦接栅
极线和源极线的方式相同。如此一来而与前述的理由相同，显示器800也可达成开关元件
点反转驱动机制的效果。
[0129] 为求清楚表示，图8中每个像素的区域用阴影表示，而此阴影仅用于解释图8，并无任何功能上的意义。像素P(0，1)包括晶体管T(0，1，1)、T(0，2，2)、T(0，1，3)，而相关联的颜色质点围绕这些晶体管，并耦接至这些晶体管(在阴影背景区域中)。具体而言，在像素
P(0，1)中，第一颜色分量构件(即颜色质点CD_1_1、CD_1_2、CD_1_3)耦接至晶体管T(0，1，
1)，而第二颜色分量构件(即颜色质点CD_2_1、CD_2_2、CD_2_3)耦接至晶体管T(0，2，2)，
且第三颜色分量构件(即颜色质点CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(0，1，3)。像
素P(1，1)包括晶体管T(1，2，1)、T(1，1，2)、T(1，2，3)，而相关联的颜色质点围绕这些晶体管，并耦接至这些晶体管(在阴影背景区域中)。具体而言，在像素P(1，1)中，第一颜色分
量构件(即颜色质点CD_1_1、CD_1_2、CD_1_3)耦接至晶体管T(1，2，1)，而第二颜色分量构
件(即颜色质点CD 21、CD_2_2、CD_2_3)耦接至晶体管T(1，1，2)，且第三颜色分量构件(即
颜色质点CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(1，2，3)。
P(0，1)中，第一颜色分量构件(即颜色质点CD_1_1、CD_1_2、CD_1_3)耦接至晶体管T(0，1，
1)，而第二颜色分量构件(即颜色质点CD_2_1、CD_2_2、CD_2_3)耦接至晶体管T(0，2，2)，
且第三颜色分量构件(即颜色质点CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(0，1，3)。像
素P(1，1)包括晶体管T(1，2，1)、T(1，1，2)、T(1，2，3)，而相关联的颜色质点围绕这些晶体管，并耦接至这些晶体管(在阴影背景区域中)。具体而言，在像素P(1，1)中，第一颜色分
量构件(即颜色质点CD_1_1、CD_1_2、CD_1_3)耦接至晶体管T(1，2，1)，而第二颜色分量构
件(即颜色质点CD 21、CD_2_2、CD_2_3)耦接至晶体管T(1，1，2)，且第三颜色分量构件(即
颜色质点CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(1，2，3)。
[0130] 像素P(0，0)包括晶体管T(0，0，1)、T(0，1，2)、T(0，0，3)，而相关联的颜色质点围绕这些晶体管，并耦接至这些晶体管(在阴影背景区域中)。具体而言，在像素P(0，0)中，第一颜色分量构件(即颜色质点CD_1_1、CD_1_2、CD_1_3)耦接至晶体管T(0，0，1)，而第二
颜色分量构件(即颜色质点CD_2_1、CD_2_2、CD_2_3)耦接至晶体管T(0，1，2)，且第三颜色
分量构件(即颜色质点CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(0，0，3)。像素P(1，0)包
括晶体管T(1，1，1)、T(1，0，2)、T(1，1，3)，而相关联的颜色质点围绕这些晶体管，并耦接至这些晶体管(在阴影背景区域中)。具体而言，在像素P(1，0)中，第一颜色分量构件(即
颜色质点CD_1_1、CD_1_2、CD_1_3)耦接至晶体管T(1，1，1)，而第二颜色分量构件(即颜色
质点CD_2_1、CD_2_2、CD_2_3)耦接至晶体管T(1，0，2)，且第三颜色分量构件(即颜色质点
CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(1，1，3)。
颜色分量构件(即颜色质点CD_2_1、CD_2_2、CD_2_3)耦接至晶体管T(0，1，2)，且第三颜色
分量构件(即颜色质点CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(0，0，3)。像素P(1，0)包
括晶体管T(1，1，1)、T(1，0，2)、T(1，1，3)，而相关联的颜色质点围绕这些晶体管，并耦接至这些晶体管(在阴影背景区域中)。具体而言，在像素P(1，0)中，第一颜色分量构件(即
颜色质点CD_1_1、CD_1_2、CD_1_3)耦接至晶体管T(1，1，1)，而第二颜色分量构件(即颜色
质点CD_2_1、CD_2_2、CD_2_3)耦接至晶体管T(1，0，2)，且第三颜色分量构件(即颜色质点
CD_3_1、CD_3_2、CD_3_3)耦接至晶体管T(1，1，3)。
[0131] 图9(a)为显示器900a的简化方块图，其中显示器900a包括液晶单元910以及显示控制系统(display control system)，而显示控制系统包括显示数据产生器(display
data generator)905、时间控制器(time controller)915、行驱动器920、列驱动器930、
时间控制延迟单元(timing control delay unit)940a以及共同电压生成电路(V_COM
generation circuit)950。此外，共同电压生成电路950替液晶单元910产生共同参考电
压V_COM。液晶单元910包括如图5、图6所示的液晶、颜色质点、晶体管、栅极线以及源极
线。显示数据产生器905替时间控制器915产生显示数据D_DATA，而时间控制器915分别
替行驱动器920与列驱动器930产生行数据R_DATA与列数据C_DATA。行驱动器920将栅
极数据G_DATA驱动至液晶单元910中的栅极线，而列驱动器930将源极数据S_DATA驱动
至液晶单元910中的源极线。然而，如同前述解释，从列驱动器930输出的部分源极数据会
被时间控制延迟单元940a进行延迟而产生延迟源极数据DS_DATA。此外，液晶单元910采
用如图5、图6示出的新颖的晶体管排列方式。根据此新颖的晶体管排列方式，显示数据产
生器905、时间控制器915、列驱动器930以及行驱动器920均可应用于传统的开关元件行
反转设计。然而，如前述解释，借助此新颖的晶体管排列方式以及时间控制延迟单元940a，
显示器900可达成开关元件点反转的效果。
data generator)905、时间控制器(time controller)915、行驱动器920、列驱动器930、
时间控制延迟单元(timing control delay unit)940a以及共同电压生成电路(V_COM
generation circuit)950。此外，共同电压生成电路950替液晶单元910产生共同参考电
压V_COM。液晶单元910包括如图5、图6所示的液晶、颜色质点、晶体管、栅极线以及源极
线。显示数据产生器905替时间控制器915产生显示数据D_DATA，而时间控制器915分别
替行驱动器920与列驱动器930产生行数据R_DATA与列数据C_DATA。行驱动器920将栅
极数据G_DATA驱动至液晶单元910中的栅极线，而列驱动器930将源极数据S_DATA驱动
至液晶单元910中的源极线。然而，如同前述解释，从列驱动器930输出的部分源极数据会
被时间控制延迟单元940a进行延迟而产生延迟源极数据DS_DATA。此外，液晶单元910采
用如图5、图6示出的新颖的晶体管排列方式。根据此新颖的晶体管排列方式，显示数据产
生器905、时间控制器915、列驱动器930以及行驱动器920均可应用于传统的开关元件行
反转设计。然而，如前述解释，借助此新颖的晶体管排列方式以及时间控制延迟单元940a，
显示器900可达成开关元件点反转的效果。
[0132] 图9(b)为依据本发明另一实施例的显示器900b的简化方块图。显示器900b与显示器900a相似而采用相同的构件，其差别仅在于显示器900b将时间控制延迟单元940a
替换成时间控制延迟单元940b。为求叙述精简，显示器900b与显示器900a相同的构件便
不再赘述。在显示器900b中，借助除去时间控制延迟单元940a而使得列驱动器930直接
驱动液晶单元910的所有源极线。然而，在时间控制器915与列驱动器930之间配置时间
控制延迟单元940b。具体而言，时间控制延迟单元940b会将从时间控制器915发出的部分
列数据C_DATA进行延迟，以产生传送至列驱动器930的延迟列数据DC_DATA。如此一来，
列驱动器930仍会将源极数据S_DATA与延迟源极数据DS_DATA提供至液晶单元910的源
极线。举例而言，如果液晶单元910采用如图5示出的新颖晶体管排列方式，则从时间控制
器915到列驱动器930中的列数据信号(从第二数据线开始每间隔一个)将有一半会被延
迟。
替换成时间控制延迟单元940b。为求叙述精简，显示器900b与显示器900a相同的构件便
不再赘述。在显示器900b中，借助除去时间控制延迟单元940a而使得列驱动器930直接
驱动液晶单元910的所有源极线。然而，在时间控制器915与列驱动器930之间配置时间
控制延迟单元940b。具体而言，时间控制延迟单元940b会将从时间控制器915发出的部分
列数据C_DATA进行延迟，以产生传送至列驱动器930的延迟列数据DC_DATA。如此一来，
列驱动器930仍会将源极数据S_DATA与延迟源极数据DS_DATA提供至液晶单元910的源
极线。举例而言，如果液晶单元910采用如图5示出的新颖晶体管排列方式，则从时间控制
器915到列驱动器930中的列数据信号(从第二数据线开始每间隔一个)将有一半会被延
迟。
[0133] 图9(c)为依据本发明再一实施例的显示器900c的简化方块图。显示器900c与显示器900a相似而采用相同的构件，其差别仅在于显示器900c将时间控制延迟单元940a
替换成时间控制延迟单元940c。为求叙述精简，显示器900c与显示器900a相同的构件便
不再赘述。在显示器900c中，借助除去时间控制延迟单元940a而使得列驱动器930直接
驱动液晶单元910的所有源极线。然而，在时间控制器915与显示数据产生器905之间配
置时间控制延迟单元940c。部分的显示数据D_DATA会被时间控制延迟单元940c延迟以
产生延迟显示数据DD_DATA。其他的显示数据D_DATA以及延迟显示数据DD_DATA会被提
供至时间控制器915，而时间控制器915替列驱动器930产生列数据C_DATA与延迟列数据
DC_DATA，并替行驱动器920产生列数据R_DATA。具体而言，对应部分行向的显示数据会被
延迟。由于这些延迟显示数据，所以列驱动器930仍将延迟源极数据DS_DATA提供至液晶
单元910中的部分源极线。
替换成时间控制延迟单元940c。为求叙述精简，显示器900c与显示器900a相同的构件便
不再赘述。在显示器900c中，借助除去时间控制延迟单元940a而使得列驱动器930直接
驱动液晶单元910的所有源极线。然而，在时间控制器915与显示数据产生器905之间配
置时间控制延迟单元940c。部分的显示数据D_DATA会被时间控制延迟单元940c延迟以
产生延迟显示数据DD_DATA。其他的显示数据D_DATA以及延迟显示数据DD_DATA会被提
供至时间控制器915，而时间控制器915替列驱动器930产生列数据C_DATA与延迟列数据
DC_DATA，并替行驱动器920产生列数据R_DATA。具体而言，对应部分行向的显示数据会被
延迟。由于这些延迟显示数据，所以列驱动器930仍将延迟源极数据DS_DATA提供至液晶
单元910中的部分源极线。
[0134] 如前所述，本发明的一个优点在于借助时间控制延迟单元940a、940b、940c以及应用于开关元件行反转显示器的传统构件，便可创造出开关元件点反转显示器。然而，
为降低构件成本，时间控制延迟单元可与图9(a)-9(c)示出的一个或多个构件进行整合
(integrated)。举例而言，时间控制延迟单元940a可与列驱动器930整合为一体，而时间
控制延迟单元940b可与时间控制器915或列驱动器930整合为一体，且时间控制延迟单元
940c可与时间控制器915或显示数据产生器905整合为一体。一般而言，将时间控制延迟
单元整合于时间控制器915或显示数据产生器905中的成本将会小将时间控制延迟单元整
合于行驱动器930中的成本。
为降低构件成本，时间控制延迟单元可与图9(a)-9(c)示出的一个或多个构件进行整合
(integrated)。举例而言，时间控制延迟单元940a可与列驱动器930整合为一体，而时间
控制延迟单元940b可与时间控制器915或列驱动器930整合为一体，且时间控制延迟单元
940c可与时间控制器915或显示数据产生器905整合为一体。一般而言，将时间控制延迟
单元整合于时间控制器915或显示数据产生器905中的成本将会小将时间控制延迟单元整
合于行驱动器930中的成本。
[0135] 应用公开于图5-图8、图9(a)-图9(c)的结构与方法，具有开关元件点反转驱动机制的显示器可借助特定的集成电路而实施，其中此集成电路设计成用来实施开关元件行
反转驱动机制。更进一步而言，应用公开于图5-图8、图9(a)-图9(c)的结构与方法，具有
开关元件点反转驱动机制的显示器也可借助特定的集成电路而实施，其中此集成电路设计
成用来实施开关元件行反转驱动机制。
反转驱动机制。更进一步而言，应用公开于图5-图8、图9(a)-图9(c)的结构与方法，具有
开关元件点反转驱动机制的显示器也可借助特定的集成电路而实施，其中此集成电路设计
成用来实施开关元件行反转驱动机制。
[0136] 此外，应用本发明所公开的结构与方法，具有开关元件点反转驱动机制的显示器可借助特定的集成电路而实施，其中此集成电路设计成用来实施开关元件列反转驱动机
制。具体而言，在显示器的每隔一个行向上，晶体管以及对应的颜色质点配置在源极线的另
外一侧。图10示出依据本发明一实施例的显示器1000的局部。在显示器1000中，晶体管
的源极、栅极与漏极分别耦接至源极线、栅极线与颜色质点的电极。为求清楚表示，在此将
这些晶体管表示成晶体管T(X，Y，Z)，其中晶体管T(X，Y，Z)的源极耦接至源极线SX_Z，而
晶体管T(X，Y，Z)的栅极耦接至栅极线GY。显示器1000与显示器400-430的主要差异处
便在于连接方式不同，而在显示器1000中，耦接至相同源极线的这些晶体管可控制位于不
同列向上的颜色质点。举例而言，晶体管T(0，1，2)所控制的颜色质点(可为第一颜色质
点)位于源极线S0_2右方的列向上，而晶体管T(0，2，2)所控制的颜色质点(可为第二颜
色质点)位于源极线S0_2左方的列向上。在显示器1000中，当序数Y为奇数时，则晶体管
T(X，Y，Z)所控制的颜色质点位于源极线SX_Z右方。当序数Y为偶数时，则晶体管T(X，Y，
Z)所控制的颜色质点位于源极线SX_Z左方。如此一来，每一行向上的像素与相邻行向上的
像素水平间隔一个颜色质点宽度加上一个水平质点间距(horizontal dot spacing)(即为
颜色质点水平之间的间距)。举例而言，在像素1000中，像素P(0，1)的三个颜色质点CD_1、
CD_2、CD_3分别耦接至晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)，而像素P(0，0)的三个颜色质点CD_1、CD_2、CD_3分别耦接至晶体管T(0，0，1)、T(0，0，2)、T(0，0，3)。此外，像素P(0，1)与像素P(0，0)并没有水平对齐，亦即像素P(0，1)的颜色质点CD_1与像素P(0，0)的颜色质
点CD_1位于不同列向。详细而言，晶体管T(0，1，1)与T(0，0，1)两者的源极均耦接至源极
线S0_1。然而，晶体管T(0，1，1)以及像素P(0，1)的颜色质点CD_1位于源极线S0_1的右
侧，而晶体管T(0，0，1)以及像素P(0，0)的颜色质点CD_1位于源极线S0_1的左侧。类似
地，晶体管T(0，1，2)以及像素P(0，1)的颜色质点CD_2位于源极线S0_2的右侧，而晶体管
T(0，0，2)以及像素P(0，0)的颜色质点CD_2位于源极线S0_2的左侧。此外，晶体管T(0，
1，3)以及像素P(0，1)的颜色质点CD_3位于源极线S0_3的右侧，而晶体管T(0，0，3)以及
像素P(0，0)的颜色质点CD_3位于源极线S0_3的左侧。如前所述，当应用开关元件列反转
驱动器时，这些被晶体管所控制的颜色质点具有相同的极性，其中这些晶体管耦接至同一
条源极线。如图10所示，图10中颜色质点所构成的极性图案便会与采用开关元件点反转
驱动机制的显示器(如图4(b)所示)的极性图案相同。然而，在节省能量以及降低成本的
考量下，采用开关元件列反转驱动器以实施开关元件点反转的方式的效果仍差于采用开关
元件行反转驱动器以实施开关元件点反转的方式。
制。具体而言，在显示器的每隔一个行向上，晶体管以及对应的颜色质点配置在源极线的另
外一侧。图10示出依据本发明一实施例的显示器1000的局部。在显示器1000中，晶体管
的源极、栅极与漏极分别耦接至源极线、栅极线与颜色质点的电极。为求清楚表示，在此将
这些晶体管表示成晶体管T(X，Y，Z)，其中晶体管T(X，Y，Z)的源极耦接至源极线SX_Z，而
晶体管T(X，Y，Z)的栅极耦接至栅极线GY。显示器1000与显示器400-430的主要差异处
便在于连接方式不同，而在显示器1000中，耦接至相同源极线的这些晶体管可控制位于不
同列向上的颜色质点。举例而言，晶体管T(0，1，2)所控制的颜色质点(可为第一颜色质
点)位于源极线S0_2右方的列向上，而晶体管T(0，2，2)所控制的颜色质点(可为第二颜
色质点)位于源极线S0_2左方的列向上。在显示器1000中，当序数Y为奇数时，则晶体管
T(X，Y，Z)所控制的颜色质点位于源极线SX_Z右方。当序数Y为偶数时，则晶体管T(X，Y，
Z)所控制的颜色质点位于源极线SX_Z左方。如此一来，每一行向上的像素与相邻行向上的
像素水平间隔一个颜色质点宽度加上一个水平质点间距(horizontal dot spacing)(即为
颜色质点水平之间的间距)。举例而言，在像素1000中，像素P(0，1)的三个颜色质点CD_1、
CD_2、CD_3分别耦接至晶体管T(0，1，1)、T(0，1，2)、T(0，1，3)，而像素P(0，0)的三个颜色质点CD_1、CD_2、CD_3分别耦接至晶体管T(0，0，1)、T(0，0，2)、T(0，0，3)。此外，像素P(0，1)与像素P(0，0)并没有水平对齐，亦即像素P(0，1)的颜色质点CD_1与像素P(0，0)的颜色质
点CD_1位于不同列向。详细而言，晶体管T(0，1，1)与T(0，0，1)两者的源极均耦接至源极
线S0_1。然而，晶体管T(0，1，1)以及像素P(0，1)的颜色质点CD_1位于源极线S0_1的右
侧，而晶体管T(0，0，1)以及像素P(0，0)的颜色质点CD_1位于源极线S0_1的左侧。类似
地，晶体管T(0，1，2)以及像素P(0，1)的颜色质点CD_2位于源极线S0_2的右侧，而晶体管
T(0，0，2)以及像素P(0，0)的颜色质点CD_2位于源极线S0_2的左侧。此外，晶体管T(0，
1，3)以及像素P(0，1)的颜色质点CD_3位于源极线S0_3的右侧，而晶体管T(0，0，3)以及
像素P(0，0)的颜色质点CD_3位于源极线S0_3的左侧。如前所述，当应用开关元件列反转
驱动器时，这些被晶体管所控制的颜色质点具有相同的极性，其中这些晶体管耦接至同一
条源极线。如图10所示，图10中颜色质点所构成的极性图案便会与采用开关元件点反转
驱动机制的显示器(如图4(b)所示)的极性图案相同。然而，在节省能量以及降低成本的
考量下，采用开关元件列反转驱动器以实施开关元件点反转的方式的效果仍差于采用开关
元件行反转驱动器以实施开关元件点反转的方式。
[0137] 在图10的实施例中，相邻两行中的颜色分量构件并未对齐。如此一来，图10采用三角型的色彩配置。然而，本发明的某些实施例包括一种新颖的驱动机制，用于重新排列这
些颜色分量构件以达成三角型的色彩配置。
些颜色分量构件以达成三角型的色彩配置。
[0138] 具体而言，图11(a)示出依据本发明一实施例的显示器1100，其中显示器1100采用此新颖驱动机制。图11(a)与图10相似，其差别在于当特定的栅极线启动时，源极数据
会产生偏移。具体而言，时间控制偏移单元(time control shift unit)1140a配置在源极
线之前，而当每隔一条的栅极线启动时，源极数据会偏移而输入至邻接的源极线中。详细而
言，当序数为偶数的栅极线(如栅极线G0、G2)启动时，源极数据会偏移而输入至原先应输
入的源极线右边的源极线中。举例而言，源极数据S0_1偏移而输入至源极线S0_2。此外，
源极数据S0_2、S0_3、S1_1、S1_2、S1_3偏移而分别输入至源极线S0_3、S1_1、S1_2、S1_3、S2_1。当序数为奇数的栅极线启动时，源极数据便不会偏移。然而，显示器1100最左端的
源极线S0_1仅能永远接收到源极数据S0_1。为求清楚表示，经过偏移过程后的源极线将会
额外表示“s”，如源极线S0_2s所示。
会产生偏移。具体而言，时间控制偏移单元(time control shift unit)1140a配置在源极
线之前，而当每隔一条的栅极线启动时，源极数据会偏移而输入至邻接的源极线中。详细而
言，当序数为偶数的栅极线(如栅极线G0、G2)启动时，源极数据会偏移而输入至原先应输
入的源极线右边的源极线中。举例而言，源极数据S0_1偏移而输入至源极线S0_2。此外，
源极数据S0_2、S0_3、S1_1、S1_2、S1_3偏移而分别输入至源极线S0_3、S1_1、S1_2、S1_3、S2_1。当序数为奇数的栅极线启动时，源极数据便不会偏移。然而，显示器1100最左端的
源极线S0_1仅能永远接收到源极数据S0_1。为求清楚表示，经过偏移过程后的源极线将会
额外表示“s”，如源极线S0_2s所示。
[0139] 说明此偏移成因的最佳方式便是同时解释图10与图11(a)。举例而言，当图10中的栅极线G0启动时，要传送至像素P(0，0)的颜色质点CD_1的数据位于源极线S0_1上，
且此数据会由晶体管T(0，0，1)接收。当栅极线G1启动时，要传送至像素P(0，1)的颜色质
点CD_1的数据位于源极线S0_1上，且此数据会由晶体管T(0，1，1)接收。由图10(以及图
11(a))可清楚得知晶体管T(0，0，1)并未水平对齐于晶体管T(0，1，1)。然而，在图11(a)
中，当栅极线G0启动时，要传送至像素P(0，0)的颜色质点CD_1的数据偏移至源极线S0_2s
上，且此数据会由晶体管T(0，0，2)接收。当栅极线G1启动时，要传送至像素P(0，1)的颜
色质点CD_1的数据位于源极线S0_1上，且此数据会由晶体管T(0，1，1)接收。如图11(a)
(以及图10)所示，晶体管T(0，0，2)水平对齐于晶体管T(0，1，1)。如类似的理由所示，像
素P(0，0)所有的颜色质点将会水平对齐于像素P(0，1)、P(0，2)中对应的颜色质点。如此
一来，采用前述(之后还会再详加叙述)的偏移方式可使得显示器1100中每一列向中的像
素水平对齐。
且此数据会由晶体管T(0，0，1)接收。当栅极线G1启动时，要传送至像素P(0，1)的颜色质
点CD_1的数据位于源极线S0_1上，且此数据会由晶体管T(0，1，1)接收。由图10(以及图
11(a))可清楚得知晶体管T(0，0，1)并未水平对齐于晶体管T(0，1，1)。然而，在图11(a)
中，当栅极线G0启动时，要传送至像素P(0，0)的颜色质点CD_1的数据偏移至源极线S0_2s
上，且此数据会由晶体管T(0，0，2)接收。当栅极线G1启动时，要传送至像素P(0，1)的颜
色质点CD_1的数据位于源极线S0_1上，且此数据会由晶体管T(0，1，1)接收。如图11(a)
(以及图10)所示，晶体管T(0，0，2)水平对齐于晶体管T(0，1，1)。如类似的理由所示，像
素P(0，0)所有的颜色质点将会水平对齐于像素P(0，1)、P(0，2)中对应的颜色质点。如此
一来，采用前述(之后还会再详加叙述)的偏移方式可使得显示器1100中每一列向中的像
素水平对齐。
[0140] 一般而言，源极数据SX_Y是偏移而输入至源极线SJ_Ks的，其中J等于Y除以3以后的整数部分再加上X，而K等于Y同余3后再加1。公式(1)与公式(2)分别提供J与
K的算式：
K的算式：
[0141] J＝X+1NT(Y/3) 公式(1)
[0142] K＝(Y MOD 3)+1 公式(2)
[0143] 换句话说，源极线SX_Y接收到源极数据SM_N，其中M等于X减去Y除以3后的整数部分，而N等于Y先加1后同余3，而后再加1。公式(3)与公式(4)分别提供M与N的
算式：
算式：
[0144] M＝X-INT(Y/3) 公式(3)
[0145] N＝((Y+1)MOD 3)+1 公式(4)
[0146] 如图11(a)所示，当采用延迟源极信号后，像素的颜色质点便会重新排列，特别是将会以显示器1100中的六个像素P(0，0)、P(0，1)、P(0，2)、P(1，0)、P(1，1)、P(1，2)进行说明。为求清楚表示，每个像素的区域用阴影表示，而此阴影仅用于解释图11(a)，并无任何功能上的意义。
[0147] 图11(a)还示出时间控制偏移单元1140a的基本实施方式。具体而言，用多工器(Multiplexer)MXY来替源极线SX_Y选择源极数据，而选择的方式前文已有详述。当序数为
偶数的栅极线启动时，每个多工器的控制端(未示出)便会接收到启动信号，而当序数为奇
数的栅极线启动时，多工器的控制端便会处于非启动(inactive)的状态。
偶数的栅极线启动时，每个多工器的控制端(未示出)便会接收到启动信号，而当序数为奇
数的栅极线启动时，多工器的控制端便会处于非启动(inactive)的状态。
[0148] 图11(b)为显示器1101a的简化方块图，其中显示器1101a包括液晶单元910以及显示控制系统，而显示控制系统包括显示数据产生器905、时间控制器915、行驱动器920、
列驱动器930、时间控制偏移单元1140a以及共同电压生成电路950。此外，共同电压生成
电路950替液晶单元910产生共同参考电压V_COM。液晶单元910包括如示出于图10、11
的液晶、颜色质点、晶体管、栅极线以及源极线。显示器1101a与显示器900a相似而采用相
同的构件，其差别仅在于显示器1101a将时间控制延迟单元940a替换成时间控制偏移单元
1140a。为求叙述精简，显示器1101a与显示器900a相同的构件便不再赘述。列驱动器930
将源极数据S_DATA驱动至时间控制偏移单元1140a而得偏移源极数据SS_DATA。稍需注
意的是，偏移源极数据SS_DATA只有在序数为偶数的栅极线启动时才会偏移。此外，液晶单
元910采用如图10、11示出的新颖晶体管排列方式。根据此新颖的晶体管排列方式，显示
数据产生器905、时间控制器915、列驱动器930以及行驱动器920均可应用于传统的开关
元件列反转设计。然而，如前述解释，借助此新颖的晶体管排列方式以及时间控制偏移单元
1140a，显示器1100可达成开关元件点反转的效果。
列驱动器930、时间控制偏移单元1140a以及共同电压生成电路950。此外，共同电压生成
电路950替液晶单元910产生共同参考电压V_COM。液晶单元910包括如示出于图10、11
的液晶、颜色质点、晶体管、栅极线以及源极线。显示器1101a与显示器900a相似而采用相
同的构件，其差别仅在于显示器1101a将时间控制延迟单元940a替换成时间控制偏移单元
1140a。为求叙述精简，显示器1101a与显示器900a相同的构件便不再赘述。列驱动器930
将源极数据S_DATA驱动至时间控制偏移单元1140a而得偏移源极数据SS_DATA。稍需注
意的是，偏移源极数据SS_DATA只有在序数为偶数的栅极线启动时才会偏移。此外，液晶单
元910采用如图10、11示出的新颖晶体管排列方式。根据此新颖的晶体管排列方式，显示
数据产生器905、时间控制器915、列驱动器930以及行驱动器920均可应用于传统的开关
元件列反转设计。然而，如前述解释，借助此新颖的晶体管排列方式以及时间控制偏移单元
1140a，显示器1100可达成开关元件点反转的效果。
[0149] 图11(c)为依据本发明另一实施例的显示器1101b的简化方块图。显示器1101b与显示器1101a相似而采用相同的构件，其差别仅在于显示器1101b将时间控制偏移单元
1140a替换成时间控制偏移单元1140b。为求叙述精简，显示器1101b与显示器1101a相同
的构件便不再赘述。在显示器1101b中，借助除去时间控制偏移单元1140a而使得列驱动
器930直接驱动液晶单元910的所有源极线。然而，在时间控制器915与列驱动器930之间
配置时间控制偏移单元1140b。具体而言，时间控制偏移单元1140b会将从时间控制器915
发出的列数据C_DATA进行偏移，以产生传送至列驱动器930的偏移列数据SC_DATA。如此
一来，列驱动器930仍会将偏移源极数据SS_DATA提供至液晶单元910的源极线。
1140a替换成时间控制偏移单元1140b。为求叙述精简，显示器1101b与显示器1101a相同
的构件便不再赘述。在显示器1101b中，借助除去时间控制偏移单元1140a而使得列驱动
器930直接驱动液晶单元910的所有源极线。然而，在时间控制器915与列驱动器930之间
配置时间控制偏移单元1140b。具体而言，时间控制偏移单元1140b会将从时间控制器915
发出的列数据C_DATA进行偏移，以产生传送至列驱动器930的偏移列数据SC_DATA。如此
一来，列驱动器930仍会将偏移源极数据SS_DATA提供至液晶单元910的源极线。
[0150] 图11(d)为依据本发明再一实施例的显示器1101c的简化方块图。显示器1101c与显示器1101a相似而采用相同的构件，其差别仅在于显示器1101c将时间控制偏移单元
1140a替换成时间控制偏移单元1140c。为求叙述精简，显示器1101c与显示器1101a相同
的构件便不再赘述。在显示器1101c中，借助除去时间控制偏移单元1140a而使得列驱动器
930直接驱动液晶单元910的所有源极线。然而，在时间控制器915与显示数据产生器905
之间配置时间控制偏移单元1140c。部分的显示数据D_DATA会被时间控制偏移单元1140c
偏移以产生偏移显示数据SD_DATA。其他的显示数据D_DATA以及延迟显示数据DD_DATA会
被提供至时间控制器915，而时间控制器915替列驱动器930产生偏移列数据SC_DATA，并
替行驱动器920产生列数据R_DATA。具体而言，对应部分行向的显示数据会被偏移。由于
这些偏移显示数据，所以列驱动器930仍将偏移源极数据信号DS_DATA提供至液晶单元910
中的源极线。
1140a替换成时间控制偏移单元1140c。为求叙述精简，显示器1101c与显示器1101a相同
的构件便不再赘述。在显示器1101c中，借助除去时间控制偏移单元1140a而使得列驱动器
930直接驱动液晶单元910的所有源极线。然而，在时间控制器915与显示数据产生器905
之间配置时间控制偏移单元1140c。部分的显示数据D_DATA会被时间控制偏移单元1140c
偏移以产生偏移显示数据SD_DATA。其他的显示数据D_DATA以及延迟显示数据DD_DATA会
被提供至时间控制器915，而时间控制器915替列驱动器930产生偏移列数据SC_DATA，并
替行驱动器920产生列数据R_DATA。具体而言，对应部分行向的显示数据会被偏移。由于
这些偏移显示数据，所以列驱动器930仍将偏移源极数据信号DS_DATA提供至液晶单元910
中的源极线。
[0151] 如前所述，本发明的一个优点在于借助时间控制偏移单元1140a、1140b、1140c以及应用于开关元件列反转显示器的传统构件，便可创造出开关元件点反转显示器。然而，为
降低构件成本，时间控制偏移单元可与图11(b)-11(d)所述的一个或多个构件进行整合。
举例而言，时间控制偏移单元1140a可与列驱动器930整合为一体，而时间控制偏移单元
1140b可与时间控制器915或列驱动器930整合为一体，且时间控制偏移单元1140c可与时
间控制器915或显示数据产生器905整合为一体。一般而言，将时间控制偏移单元整合于
时间控制器915或显示数据产生器905中的成本将会小于将时间控制偏移单元整合于列驱
动器930中的成本。
降低构件成本，时间控制偏移单元可与图11(b)-11(d)所述的一个或多个构件进行整合。
举例而言，时间控制偏移单元1140a可与列驱动器930整合为一体，而时间控制偏移单元
1140b可与时间控制器915或列驱动器930整合为一体，且时间控制偏移单元1140c可与时
间控制器915或显示数据产生器905整合为一体。一般而言，将时间控制偏移单元整合于
时间控制器915或显示数据产生器905中的成本将会小于将时间控制偏移单元整合于列驱
动器930中的成本。
[0152] 应用公开于图10、图11(a)-图11(d)的结构与方法，具有开关元件点反转驱动机制的显示器可借助特定的集成电路而实施，其中此集成电路设计成用来实施开关元件列反
转驱动机制。更进一步而言，应用公开于图10、图11(a)-图11(d)的结构与方法，具有开关
元件列反转驱动机制的显示器也可借助特定的集成电路而实施，其中此集成电路设计成用
来实施开关元件点反转驱动机制。
转驱动机制。更进一步而言，应用公开于图10、图11(a)-图11(d)的结构与方法，具有开关
元件列反转驱动机制的显示器也可借助特定的集成电路而实施，其中此集成电路设计成用
来实施开关元件点反转驱动机制。
[0153] 如图10、图11(a)所示，仅管显示器1100采用开关元件列反转驱动机制，而在图11(a)中的颜色质点所构成的极性图案会与采用开关元件点反转驱动机制的显示器(如图
4(b)所示)的极性图案相同。然而，在节省能量以及降低成本的考量下，采用开关元件列反
转驱动器以实施开关元件点反转的方式的效果仍差于采用开关元件行反转驱动器以实施
开关元件点反转的方式。
4(b)所示)的极性图案相同。然而，在节省能量以及降低成本的考量下，采用开关元件列反
转驱动器以实施开关元件点反转的方式的效果仍差于采用开关元件行反转驱动器以实施
开关元件点反转的方式。
[0154] 应用图10、图11(a)-(b)所公开的结构与方法，具有开关元件列反转驱动机制的显示器可借助特定的集成电路而实施，其中此集成电路设计成用来实施开关元件点反转驱
动机制。附带一提，应用图10、图11(a)-(b)所公开的布局(layout)与方法，本发明可利用
开关元件列反转驱动器而实施，取得开关元件点反转驱动机制的效果。
动机制。附带一提，应用图10、图11(a)-(b)所公开的布局(layout)与方法，本发明可利用
开关元件列反转驱动器而实施，取得开关元件点反转驱动机制的效果。
[0155] 本发明前述所举的实施例搭配垂直条纹彩色滤光片(vertical stripe colorfilter)和/或交错型的彩色滤光片(delta color filter)。然而，本领域技术人员应可
轻易应用本发明的原理，而推广至其他种类的滤光片，例如方形(quad)、三角形(triad)以
及水平条纹等等种类的滤光片。
轻易应用本发明的原理，而推广至其他种类的滤光片，例如方形(quad)、三角形(triad)以
及水平条纹等等种类的滤光片。
[0156] 举例而言，图12(a)示出显示器1200的一小部分(六个像素)，其中显示器1200采用水平条纹彩色滤光片排列。具体而言，图12(a)包括像素P(0，0)、P(1，0)、P(2，0)、P(3，
0)、P(4，0)、P(5，0)，而每个像素包括三个颜色质点CD_1、CD_2、CD_3以及三个晶体管。像素
1200中的这些颜色质点是垂直排列的，不同于图4(a)的显示器400采用水平排列。此外，
不同像素间的颜色分量构件水平排列，亦即显示器1200采用水平条纹彩色滤光片排列。图
12(a)还包括源极线S0、S1、S2、S3、S4、S5以及栅极线G0_1、G0_2、G0_3、G0_4。一般而言，源极线SX与栅极线GY_Z对应作用在像素P(X，Y)的颜色质点CD_Z上，而像素P(X，Y)即是
在第Y行上的第X个像素。晶体管的源极、栅极与漏极分别耦接至源极线、栅极线与颜色质
点的电极。为求清楚表示，在此将这些晶体管表示成晶体管T(X，Y，Z)，其中晶体管T(X，Y，Z)的源极耦接至源极线SX，而晶体管T(X，Y，Z)的栅极耦接至栅极线GY_Z。在显示器1200
中，晶体管T(X，Y，Z)的漏极耦接至像素P(X，Y)的颜色质点CD_Z。举例而言，像素P(1，0)
的三个颜色质点CD_1、CD_2、CD_3分别耦接至晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)。晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)的源极耦接至源极线S1，而晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)的栅极分别耦接至栅极线G0_1、G0_2、G0_3，且晶体管T(1，0，1)、T(1，0，2)、T(1，
0，3)的漏极分别耦接至像素P(1，0)的颜色质点CD_1、CD_2、CD_3。为求清楚表示，每个像
素的区域用阴影表示，而此阴影仅用于解释图12(a)，并无任何功能上的意义。
0)、P(4，0)、P(5，0)，而每个像素包括三个颜色质点CD_1、CD_2、CD_3以及三个晶体管。像素
1200中的这些颜色质点是垂直排列的，不同于图4(a)的显示器400采用水平排列。此外，
不同像素间的颜色分量构件水平排列，亦即显示器1200采用水平条纹彩色滤光片排列。图
12(a)还包括源极线S0、S1、S2、S3、S4、S5以及栅极线G0_1、G0_2、G0_3、G0_4。一般而言，源极线SX与栅极线GY_Z对应作用在像素P(X，Y)的颜色质点CD_Z上，而像素P(X，Y)即是
在第Y行上的第X个像素。晶体管的源极、栅极与漏极分别耦接至源极线、栅极线与颜色质
点的电极。为求清楚表示，在此将这些晶体管表示成晶体管T(X，Y，Z)，其中晶体管T(X，Y，Z)的源极耦接至源极线SX，而晶体管T(X，Y，Z)的栅极耦接至栅极线GY_Z。在显示器1200
中，晶体管T(X，Y，Z)的漏极耦接至像素P(X，Y)的颜色质点CD_Z。举例而言，像素P(1，0)
的三个颜色质点CD_1、CD_2、CD_3分别耦接至晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)。晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)的源极耦接至源极线S1，而晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)的栅极分别耦接至栅极线G0_1、G0_2、G0_3，且晶体管T(1，0，1)、T(1，0，2)、T(1，
0，3)的漏极分别耦接至像素P(1，0)的颜色质点CD_1、CD_2、CD_3。为求清楚表示，每个像
素的区域用阴影表示，而此阴影仅用于解释图12(a)，并无任何功能上的意义。
[0157] 每一条源极线从显示器1200的顶边延伸至底边，并控制显示器1200中同一列上的所有像素，且对于任一列上的像素而言，显示器1200会具有对应的源极线。此外，每一条
栅极线从显示器1200的左边延伸至右边，且显示器1200具有多条栅极线，其中栅极线的数
量是在任一列上像素数量的三倍(亦即一条栅极线对应一个像素的一个颜色分量构件)。
当显示器进行操作时，每次仅有一条栅极线会启动。此外，所有的源极线均会同时启动，而
每条源极线会将影像数据提供至启动行上的晶体管，其中启动行由启动栅极线控制。
栅极线从显示器1200的左边延伸至右边，且显示器1200具有多条栅极线，其中栅极线的数
量是在任一列上像素数量的三倍(亦即一条栅极线对应一个像素的一个颜色分量构件)。
当显示器进行操作时，每次仅有一条栅极线会启动。此外，所有的源极线均会同时启动，而
每条源极线会将影像数据提供至启动行上的晶体管，其中启动行由启动栅极线控制。
[0158] 类似使用垂直条纹彩色滤光片的显示器，使用水平条纹彩色滤光片的显示器也可采用不同的开关元件驱动机制。三种主要的开关元件驱动机制分别是开关元件点反转驱动
机制、开关元件行反转驱动机制以及开关元件列反转驱动机制。图12(b)示出显示器1210，
其中显示器1210具有与显示器1200相同的基本布局，且显示器1210采用开关元件点反转
驱动机制。在图12(b)中，当序数X加上序数Y再加上序数Z(即X+Y+Z)为奇数时，则像素
P(X，Y)的颜色质点CD_Z具有正极性(表示成“+”)。相反地，当序数X加上序数Y再加上
序数Z(即X+Y+Z)为偶数时，则像素P(X，Y)的颜色质点CD_Z具有负极性(表示成“-”)。
然而，当换到下一个图帧时，所有的颜色质点均会切换极性而变成相反的极性。
机制、开关元件行反转驱动机制以及开关元件列反转驱动机制。图12(b)示出显示器1210，
其中显示器1210具有与显示器1200相同的基本布局，且显示器1210采用开关元件点反转
驱动机制。在图12(b)中，当序数X加上序数Y再加上序数Z(即X+Y+Z)为奇数时，则像素
P(X，Y)的颜色质点CD_Z具有正极性(表示成“+”)。相反地，当序数X加上序数Y再加上
序数Z(即X+Y+Z)为偶数时，则像素P(X，Y)的颜色质点CD_Z具有负极性(表示成“-”)。
然而，当换到下一个图帧时，所有的颜色质点均会切换极性而变成相反的极性。
[0159] 在开关元件行反转驱动机制中，同一行上的开关元件具有相同的极性，不过任一行上开关元件的极性会与相邻行上开关元件的极性相反。图12(c)以显示器1220为例示
出开关元件行反转驱动机制，其中显示器1220与显示器1200具有相同的基本布局。在图
12(c)中，当序数Y加序数Z为偶数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反
地，当序数Y加序数Z为奇数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换
到下一个图帧时，所有的颜色质点均会切换极性而变成相反的极性。
出开关元件行反转驱动机制，其中显示器1220与显示器1200具有相同的基本布局。在图
12(c)中，当序数Y加序数Z为偶数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反
地，当序数Y加序数Z为奇数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换
到下一个图帧时，所有的颜色质点均会切换极性而变成相反的极性。
[0160] 在开关元件列反转驱动机制中，同一列上的开关元件具有相同的极性，不过任一列上开关元件的极性会与相邻列上开关元件的极性相反。图12(d)以显示器1230为例示
出开关元件列反转驱动机制，其中显示器1230与显示器1200具有相同的基本布局。在图
12(d)中，当序数X为偶数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反地，当序
数X为奇数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换到下一个图帧时，
所有的颜色质点均会切换极性而变成相反的极性。
出开关元件列反转驱动机制，其中显示器1230与显示器1200具有相同的基本布局。在图
12(d)中，当序数X为偶数时，则像素P(X，Y)的颜色质点CD_Z具有正极性。相反地，当序
数X为奇数时，则像素P(X，Y)的颜色质点CD_Z具有负极性。然而，当换到下一个图帧时，
所有的颜色质点均会切换极性而变成相反的极性。
[0161] 如前所述，与开关元件行反转驱动机制与开关元件列反转驱动机制相比，开关元件点反转驱动机制提供更好的影像品质，但是要实施出开关元件点反转的驱动器与各种构
件的成本却昂贵许多。如此一来，本发明可采用较低成本的驱动器与构件以实施出开关元
件点反转驱动机制，其中这些较低成本的驱动器与构件本应用于开关元件行反转驱动机
制。
件的成本却昂贵许多。如此一来，本发明可采用较低成本的驱动器与构件以实施出开关元
件点反转驱动机制，其中这些较低成本的驱动器与构件本应用于开关元件行反转驱动机
制。
[0162] 图13示出依据本发明一实施例的显示器1300的一小部分(六个像素)。具体而言，图13示出像素P(0，0)、P(1，0)、P(2，0)、P(3，0)、P(4，0)、P(5，0)以及像素P(1，1)、P(3，
1)的局部，而每个像素包括三个颜色质点CD_1、CD_2、CD_3与三个晶体管。图13还包括
源极线S0、S1、S2、S3、S4、S5以及栅极线G0_1、G0_2、G0_3、G0_4。每一条栅极线从显示器
1300的左边延伸至右边。与显示器1200-1230的栅极线仅能控制同一行向上的颜色质点相
比，显示器1300的栅极线所控制的颜色质点可位于超过一个以上的行向上，而这点前文均
已详述。此外，每一条源极线从显示器1300的顶边延伸至底边。显示器1300具有多条栅
极线，其中栅极线的数量是在任一列上的像素数量的三倍(亦即一条栅极线对应一个像素
的一个颜色分量构件)。当显示器进行操作时，每次仅有一条栅极线会启动。在启动行上的
所有晶体管将会借助启动栅极线的正向栅极脉冲而呈现导通的状态，至于在其他行上的晶
体管则会因为施加于非启动栅极线上的负向电压而呈现断路的状态。此外，所有的源极线
均会同时启动，而每条源极线会提供影像数据至启动行上的晶体管，其中启动行由启动栅
极线控制。电压会将液晶电容充电至一个特定的灰阶，并借助彩色滤光片而产生色彩。
1)的局部，而每个像素包括三个颜色质点CD_1、CD_2、CD_3与三个晶体管。图13还包括
源极线S0、S1、S2、S3、S4、S5以及栅极线G0_1、G0_2、G0_3、G0_4。每一条栅极线从显示器
1300的左边延伸至右边。与显示器1200-1230的栅极线仅能控制同一行向上的颜色质点相
比，显示器1300的栅极线所控制的颜色质点可位于超过一个以上的行向上，而这点前文均
已详述。此外，每一条源极线从显示器1300的顶边延伸至底边。显示器1300具有多条栅
极线，其中栅极线的数量是在任一列上的像素数量的三倍(亦即一条栅极线对应一个像素
的一个颜色分量构件)。当显示器进行操作时，每次仅有一条栅极线会启动。在启动行上的
所有晶体管将会借助启动栅极线的正向栅极脉冲而呈现导通的状态，至于在其他行上的晶
体管则会因为施加于非启动栅极线上的负向电压而呈现断路的状态。此外，所有的源极线
均会同时启动，而每条源极线会提供影像数据至启动行上的晶体管，其中启动行由启动栅
极线控制。电压会将液晶电容充电至一个特定的灰阶，并借助彩色滤光片而产生色彩。
[0163] 在显示器1300中，晶体管的源极、栅极与漏极分别耦接至源极线、栅极线与颜色质点的电极。为求清楚表示，在此将这些晶体管表示成晶体管T(X，Y，Z)，其中晶体管T(X，Y，Z)的源极耦接至源极线SX，而晶体管T(X，Y，Z)的栅极耦接至栅极线GY_Z。显示器1300
与显示器1200-1230的主要差异之处便在于连接方式不同，而在显示器1300中，耦接至相
同栅极线的这些晶体管可控制位于不同行向上的颜色质点。举例而言，晶体管T(0，0，2)所
控制的颜色质点(可为第一颜色质点)位于栅极线G0_2上方的行向上，而晶体管T(1，0，2)
所控制的颜色质点(可为第二颜色质点)位于栅极线G0_2下方的行向上。在显示器1300
中，当序数X加上序数Z为偶数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶体管T(X，
Y，Z)上方。当序数X加上序数Z为奇数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶
体管T(X，Y，Z)下方。如此一来，当栅极线G0_2启动时，这些位于栅极线G0_2上方的行向
上的颜色质点从左方数来第一颜色质点开始每间隔一个颜色质点便会启动，且这些位于栅
极线G0_2下方的行向上的颜色质点从左方数来第二颜色质点开始每间隔一个颜色质点便
会启动。如前所述，当应用开关元件行反转驱动器时，这些被晶体管所控制的颜色质点具有
相同的极性，其中这些晶体管耦接至同一条栅极线。如图13所示，在图13中的颜色质点所
构成的极性图案便会与采用开关元件点反转驱动机制的显示器(如图12(b)所示)的极性
图案相同。
与显示器1200-1230的主要差异之处便在于连接方式不同，而在显示器1300中，耦接至相
同栅极线的这些晶体管可控制位于不同行向上的颜色质点。举例而言，晶体管T(0，0，2)所
控制的颜色质点(可为第一颜色质点)位于栅极线G0_2上方的行向上，而晶体管T(1，0，2)
所控制的颜色质点(可为第二颜色质点)位于栅极线G0_2下方的行向上。在显示器1300
中，当序数X加上序数Z为偶数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶体管T(X，
Y，Z)上方。当序数X加上序数Z为奇数时，则晶体管T(X，Y，Z)所控制的颜色质点位于晶
体管T(X，Y，Z)下方。如此一来，当栅极线G0_2启动时，这些位于栅极线G0_2上方的行向
上的颜色质点从左方数来第一颜色质点开始每间隔一个颜色质点便会启动，且这些位于栅
极线G0_2下方的行向上的颜色质点从左方数来第二颜色质点开始每间隔一个颜色质点便
会启动。如前所述，当应用开关元件行反转驱动器时，这些被晶体管所控制的颜色质点具有
相同的极性，其中这些晶体管耦接至同一条栅极线。如图13所示，在图13中的颜色质点所
构成的极性图案便会与采用开关元件点反转驱动机制的显示器(如图12(b)所示)的极性
图案相同。
[0164] 由于显示器1300的晶体管的连接方式改变，所以显示器1300中相邻两列向的像素并未对齐。为求清楚表示，每个显示器1300的像素的区域用阴影表示，而此阴影仅用于
解释显示器1300，并无任何功能上的意义。在显示器1300中，像素P(0，0)包括三个颜色质
点CD_1、CD_2、CD_3，而这三个颜色质点分别耦接至晶体管T(0，0，1)、T(0，0，2)、T(0，0，3)。
此外，像素P(1，0)还包括三个颜色质点CD_1、CD_2、CD_3，而这三个颜色质点分别耦接至晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)。然而，像素P(0，0)与像素P(1，0)并未垂直对齐。具体而言，像素P(1，0)比像素P(0，0)低一个颜色质点高度。在显示器1300中，序数为偶数
的列向会偏移序数为奇数的列向超过一个颜色质点高度，而此相邻列向间的垂直偏移会避
免相邻像素的颜色分量构件水平排列。如此一来，显示器1300采用交错型的彩色滤光片配
置，而非水平条纹彩色滤光片配置。
解释显示器1300，并无任何功能上的意义。在显示器1300中，像素P(0，0)包括三个颜色质
点CD_1、CD_2、CD_3，而这三个颜色质点分别耦接至晶体管T(0，0，1)、T(0，0，2)、T(0，0，3)。
此外，像素P(1，0)还包括三个颜色质点CD_1、CD_2、CD_3，而这三个颜色质点分别耦接至晶体管T(1，0，1)、T(1，0，2)、T(1，0，3)。然而，像素P(0，0)与像素P(1，0)并未垂直对齐。具体而言，像素P(1，0)比像素P(0，0)低一个颜色质点高度。在显示器1300中，序数为偶数
的列向会偏移序数为奇数的列向超过一个颜色质点高度，而此相邻列向间的垂直偏移会避
免相邻像素的颜色分量构件水平排列。如此一来，显示器1300采用交错型的彩色滤光片配
置，而非水平条纹彩色滤光片配置。
[0165] 如图6、图7、图8、图9(a)-图9(c)所示的前述新颖的驱动机制可用于重新排列这些像素，以达成水平条纹彩色滤光片配置。图14示出依据本发明一实施例的应用此新颖驱
动机制的显示器1400。图14与图13相似，其差别仅在于某些施加于序数为奇数的源极线
上的信号会被延迟，所以类似的说明便不再重述。具体而言，延迟源极信号S1_D、S3_D、S5_D分别施加于源极线S1、S3、S5上。在本发明的一实施例中，延迟源极信号是经由时间控制
器中的延迟电路系统产生的。在本发明的另一实施例中，一个单独的时间控制延迟单元搭
配使用在源极线S1、S3、S5上(如图13的使用方式)，而此延迟期间等于单一行向更新的
期间。如前详细的说明，传统元件可搭配使用时间控制延迟单元或进行小幅度改动，从而让
这个传统元件产生延迟源极信号。
动机制的显示器1400。图14与图13相似，其差别仅在于某些施加于序数为奇数的源极线
上的信号会被延迟，所以类似的说明便不再重述。具体而言，延迟源极信号S1_D、S3_D、S5_D分别施加于源极线S1、S3、S5上。在本发明的一实施例中，延迟源极信号是经由时间控制
器中的延迟电路系统产生的。在本发明的另一实施例中，一个单独的时间控制延迟单元搭
配使用在源极线S1、S3、S5上(如图13的使用方式)，而此延迟期间等于单一行向更新的
期间。如前详细的说明，传统元件可搭配使用时间控制延迟单元或进行小幅度改动，从而让
这个传统元件产生延迟源极信号。
[0166] 如图14所示，当使用延迟源极信号后，像素的颜色分量构件便会重新排列，特别是显示器1400中所示出的六个像素P(0，0)、P(1，0)、P(2，0)、P(3，0)、P(4，0)、P(5，0)。为求清楚表示，每个像素的区域用阴影表示，而此阴影仅用于解释图14，并无任何功能上的意
义。如此一来，显示器1400的相邻两列向中的像素便会垂直对齐。此外，同一行向上像素
的颜色分量构件也会对齐。所以显示器1400采用水平条纹彩色滤光片配置。
义。如此一来，显示器1400的相邻两列向中的像素便会垂直对齐。此外，同一行向上像素
的颜色分量构件也会对齐。所以显示器1400采用水平条纹彩色滤光片配置。
[0167] 图14的显示器说明借助特定的集成电路而实施出开关元件点反转驱动机制，其中此集成电路设计成用来实施开关元件行反转驱动机制。如前述图5的显示器500，图14
中的颜色质点所构成的极性图案便会与采用开关元件点反转驱动机制的显示器的极性图
案相同。
中的颜色质点所构成的极性图案便会与采用开关元件点反转驱动机制的显示器的极性图
案相同。
[0168] 以特定的集成电路来实施开关元件点反转驱动机制，若其中此集成电路设计成用来实施开关元件行反转驱动机制，则图13的布局(layout)便由条纹色彩配置转换成交错
型的色彩配置。以应用条纹图案色彩配置的显示器而言，本发明的某些实施例包括一种新
颖驱动机制以提升色彩排列，而此新颖的驱动机制将源极信号延迟以重新排列颜色分量构
件。
型的色彩配置。以应用条纹图案色彩配置的显示器而言，本发明的某些实施例包括一种新
颖驱动机制以提升色彩排列，而此新颖的驱动机制将源极信号延迟以重新排列颜色分量构
件。
[0169] 应用公开于图13、图14的结构与方法，具有开关元件点反转驱动机制的显示器可借助特定的集成电路而实施，其中此集成电路设计成用来实施开关元件行反转驱动机制。
更进一步而言，此显示器可采用水平条纹此色滤光片配置。此外，应用公开于图13、图14
的结构与方法，具有开关元件行反转驱动机制的显示器也可借助特定的集成电路而实施，
以达到水平条纹彩色滤光片配置，其中此集成电路设计成用来实施开关元件点反转驱动机
制。
更进一步而言，此显示器可采用水平条纹此色滤光片配置。此外，应用公开于图13、图14
的结构与方法，具有开关元件行反转驱动机制的显示器也可借助特定的集成电路而实施，
以达到水平条纹彩色滤光片配置，其中此集成电路设计成用来实施开关元件点反转驱动机
制。
[0170] 应用本发明所公开的结构与方法，具有开关元件点反转驱动机制的显示器可借助特定的集成电路而实施，其中此集成电路设计成用来实施开关元件行反转驱动机制。此外，
应用本发明所公开的结构与方法，具有开关元件点反转驱动机制的显示器可借助特定的集
成电路而实施，其中此集成电路设计成用来实施开关元件列反转驱动机制。
应用本发明所公开的结构与方法，具有开关元件点反转驱动机制的显示器可借助特定的集
成电路而实施，其中此集成电路设计成用来实施开关元件列反转驱动机制。
[0171] 此外，本发明的原理适用于所有种类的液晶显示器，而这些液晶显示器的种类包括传统扭曲向列型液晶显示器、垂直排列液晶显示器、多域垂直排列液晶显示器、平面转
换(In-Plane Switching，IPS)液晶显示器、超扭曲(supertwisted)向列型液晶显示器、
电控双折射(electrically controlled birefringence，ECB)液晶显示器、光学补偿弯
曲(optically compensated bend，OCB)液晶显示器以及胆甾型(cholesteric)、层列型
(smectic)与双稳态(bistable)液晶显示器。此外，本发明还适用于仅有一个颜色分量构
件的单色显示器，也适用于两个颜色分量构件、四个颜色分量构件(通常为红、绿、蓝与白)
以及多个颜色分量构件的显示器。
换(In-Plane Switching，IPS)液晶显示器、超扭曲(supertwisted)向列型液晶显示器、
电控双折射(electrically controlled birefringence，ECB)液晶显示器、光学补偿弯
曲(optically compensated bend，OCB)液晶显示器以及胆甾型(cholesteric)、层列型
(smectic)与双稳态(bistable)液晶显示器。此外，本发明还适用于仅有一个颜色分量构
件的单色显示器，也适用于两个颜色分量构件、四个颜色分量构件(通常为红、绿、蓝与白)
以及多个颜色分量构件的显示器。
[0172] 在本发明不同的实施例中，已经详述此新颖的结构与方式，以构建出可以达成开关元件点反转效果的显示器，其中此显示器与传统开关元件点反转的显示器相比，无需昂
贵的制作成本以及高电源耗损。在本发明不同的实施例中，公开出本发明新颖的结构与方
式。虽然本发明已通过优选实施例公开如上，然而优选实施例并非用以限定本发明，任何本
领域技术人员，在不脱离本发明的精神和范围内，当可作一定的更动与修改，特别是如其他
形式的行驱动器、列驱动器、时间控制器、时间控制延迟单元、影像数据产生器、共同电压生成电路、像素定义、极性、电极、基板以及薄膜等等。此外，任何本领域技术人员也可根据本发明的精神和原则，采用不同的特性以推出类似的方法或系统。因此本发明的保护范围应
以所附权利要求为准。
贵的制作成本以及高电源耗损。在本发明不同的实施例中，公开出本发明新颖的结构与方
式。虽然本发明已通过优选实施例公开如上，然而优选实施例并非用以限定本发明，任何本
领域技术人员，在不脱离本发明的精神和范围内，当可作一定的更动与修改，特别是如其他
形式的行驱动器、列驱动器、时间控制器、时间控制延迟单元、影像数据产生器、共同电压生成电路、像素定义、极性、电极、基板以及薄膜等等。此外，任何本领域技术人员也可根据本发明的精神和原则，采用不同的特性以推出类似的方法或系统。因此本发明的保护范围应
以所附权利要求为准。