一种多输入-多时钟维持阻塞型JK触发器

摘要

本发明公开一种多输入-多时钟维持阻塞型JK触发器，该JK触发器包括一个多输入基本RS锁存器，两个及以上的输入单元和JK转换电路；所述多输入基本锁存器的两输出端分别为q和nq；所述输入单元和JK转换电路的数量相同；任一所述输入单元的两输出端分别连接到所述多输入基本锁存器的输入端，以组成维持阻塞型D触发器；所述输入单元包括数据输入端和时钟触发端；所述输入单元的数据输入端与所述JK转换电路的输出端相连；所述JK转换电路包括两数据输入端。本发明可作为公共存储器，应用于时序电路的设计，特别是由事件驱动的分布式系统和异步电路的设计，与已有的触发器相比，在多路数据输入的情况下，直接由事件驱动，数据选择电路简单，存储速度快。

权利要求

1.一种多输入-多时钟维持阻塞型JK触发器，包括一个多输入基本RS锁存器，两个及以上的输入单元和JK转换电路；所述多输入基本RS锁存器的两输出端分别为q和nq；所述输入单元和JK转换电路的数量相同；任一所述输入单元的两输出端分别连接到所述多输入基本RS锁存器的输入端，以组成维持阻塞型D触发器；所述输入单元包括数据输入端和时钟触发端；所述输入单元的数据输入端与所述JK转换电路的输出端相连；所述JK转换电路包括两数据输入端。

2.根据权利要求1所述的一种多输入-多时钟维持阻塞型JK触发器，其特征在于：所述输入单元由两个基本RS锁存器组成；所述两基本RS锁存器都有一个输出端与所述时钟触发端连接。

3.根据权利要求1或2所述的一种多输入-多时钟维持阻塞型JK触发器，其特征在于：所述JK转换电路由一个或门、两个与门和一个非门组成，所述JK转换电路的第一数据输入端与第一与门输入端连接，第二数据输入端经非门后与第二与门连接；所述第一与门的另一输入端连接所述输出端nq，所述第二与门的另一输入端连接所述输出端q；所述两个与门的输出端跟或门的输入端连接；所述或门的输出端为所述JK转换电路的输出端。

4.根据权利要求2所述的一种多输入-多时钟维持阻塞型JK触发器，其特征在于：所述多输入-多时钟维持阻塞型JK触发器包括优先级电路，所述优先级电路输出端接入到所述输入单元的时钟触发端。

5.根据权利要求4所述的一种多输入-多时钟维持阻塞型JK触发器，其特征在于：

所述优先级电路包括一个及以上与门电路，所述与门电路的个数比所述输入单元个数少一个；除优先级最高的所述输入单元外，任一所述与门电路的输入端连接所有高优先级输入单元的时钟信号和所连接的输入单元的时钟信号。

6.根据权利要求5所述的一种多输入-多时钟维持阻塞型JK触发器，其特征在于：所述输入单元为3个。

说明书

一种多输入-多时钟维持阻塞型JK触发器

技术领域

[0001] 本发明属于电子技术领域，具体涉及一种触发器电路，特别涉及一种具有多个数据输入通道和多个时钟端的维持阻塞型JK触发器及其具有触发优先的电路。

背景技术

[0002] 触发器是一种具有存储功能的器件，在数字电子技术中用于构成各种时序逻辑电路。触发器有多种类型：按触发方式分为电平触发、主从触发、边沿触发；按逻辑功能分RS触发器、D触发器、JK触发器、T触发器等。触发器的特性用触发方式和逻辑功能进行描述，触发方式用于决定状态变化特点，即接收输入信号改变状态的方式；逻辑功能决定状态变化的方向，即次态值。已有的触发器都是单个数据输入通道和单个时钟端。

[0003] 由于已有的触发器只有一个时钟端，因此在同步电路的设计中，所有触发器的时钟端都连接在一起。随着集成电路集成度的不断提高，这种方式引起的时钟偏移、时钟负载电流、功耗、电磁辐射干扰等矛盾突出，以事件为驱动的分布式系统和异步电路很好地克服了同步电路的上述缺点，但现有的触发器不便用于以事件为驱动的分布式系统和异步电路的设计。

发明内容

[0004] 本发明的目的在于提供一种具有多个数据输入通道和多个时钟端的JK触发器及其触发优先电路，该JK触发器每个数据输入端分别对应一个时钟触发端，每个时钟触发端用来接受一个外部触发事件。

[0005] 本发明的技术方案是：一种多输入-多时钟维持阻塞型JK触发器，包括一个多输入基本RS锁存器，两个及以上的输入单元和JK转换电路；所述多输入基本RS锁存器的两输出端分别为q和nq；所述输入单元和JK转换电路的数量相同；任一所述输入单元的两输出端分别连接到所述多输入基本RS锁存器的输入端，以组成维持阻塞型D触发器；所述输入单元包括数据输入端和时钟触发端；所述输入单元的数据输入端与所述JK转换电路的输出端相连；所述JK转换电路包括两数据输入端。

[0006] 进一步，所述输入单元由两个基本RS锁存器组成；所述两基本RS锁存器都有一个输入端为所述的时钟触发端。

[0007] 进一步，所述JK转换电路由一个或门、两个与门和一个非门组成，所述两数据输入端的第一数据输入端与第一与门输入端连接，第二数据输入端经非门后与第二与门连接；所述第一与门的另一输入端连接所述输出端nq，所述第二与门的另一输入端连接所述输出端q；所述两个与门的输出端跟或门的输入端连接；所述或门的输出端为所述JK转换电路的输出端。

[0008] 进一步，所述多输入-多时钟维持阻塞型JK触发器包括优先级电路，所述优先级电路输出端接入到所述输入单元的时钟触发端。

[0009] 进一步，所述优先级电路包括一个及以上与门电路，所述与门电路的个数比所述输入单元个数少一个；除优先级最高的所述输入单元外，任一所述与门电路的输入端连接所有高优先级输入单元的时钟信号和所连接的输入单元的时钟信号。

[0010] 进一步，所述输入单元为3个。

[0011] 本发明的有益效果为：多输入-多时钟维持阻塞型JK触发器的各数据输入通道都对应一个时钟端，触发器的时钟端用来接受一个外部触发事件。当外部事件发生时，相应的数据输入通道中的数据被锁存。当多个事件同时到达时，为了避免引起数据冲突，采用了优先级电路，对所述的多输入-多时钟维持阻塞型JK触发器电路进行改进，可以让优先级最高的时钟触发。本发明可作为公共存储器，应用于时序电路的设计，特别适合于由事件驱动的分布式系统和异步电路的设计，与已有的触发器相比，在多路数据输入的情况下，直接由事件驱动，数据选择电路简单，存储速度快。

附图说明

[0012] 图1为3输入-3时钟维持阻塞型JK触发器的电路原理图图2为3输入-3时钟维持阻塞型JK功能仿真图
图3为带优先级的3输入-3时钟维持阻塞型JK触发器的电路原理图
图4为带优先级的3输入-3时钟维持阻塞型JK触发器功能仿真图

具体实施方式

图1是本发明的一个实施例，3输入-3时钟维持阻塞型JK触发器的电路原理图，触发器有三组数据输入（j1,k1）、（j2,k2）、（j3,k3），对应的三个时钟分别是cp1、cp2、cp3，输出端为q和nq，nq与q是逻辑互补关系。

[0013] 3输入-3时钟维持阻塞型JK触发器包括1个多输入基本RS锁存器、3个输入单元和3个JK转换电路组成。其中与非门I20、I21、I22、I25组成第一输入单元，与非门I17、I18、I19、I24组成第二输入单元，与非门I14、I15、I16、I23组成第三输入单元；或门I30、与门I35、I36和与非门I38组成第一JK转换电路，或门I29、与门I33、I34和与非门I37组成第二JK转换电路，或门I28、与门I31、I32和与非门I39组成第三JK转换电路。 [0014] 第一输入单元的输出端与多输入基本RS锁存器相连，构成第一组维持阻塞型D触发器；第一JK转换电路的输出端与第一输入单元的数据输入端连接。第一JK转换电路包括两数据输入端j1和k1，输入端j1和与门I36输入端连接，输入端k1经与非门I38取反后和与门I35连接；与门I36的另一输入端连接输出端nq，与门I35的另一输入端连接输出端q；与门I35和I36的输出端跟或门I30的输入端连接；或门I30的输出端为所述JK转换电路的输出端。

[0015] 第二输入单元的输出端与多输入基本RS锁存器相连，构成第二组阻塞型D触发器；第二JK转换电路的输出端与第二输入单元的数据输入端连接。第二JK转换电路包括两数据输入端j2和k2，输入端j2和与门I34输入端连接，输入端k2经与非门I37取反后和与门I33连接；与门I34的另一输入端连接输出端nq，与门I33的另一输入端连接输出端q；与门I33和I34的输出端跟或门I29的输入端连接；或门I9的输出端为所述JK转换电路的输出端。

[0016] 第三输入单元的输出端与多输入基本RS锁存器相连，构成第三组维持阻塞型D触发器；第三JK转换电路的输出端与第三输入单元的数据输入端连接。第三JK转换电路包括两数据输入端j3和k3，输入端j3和与门I32输入端连接，输入端k2经与非门I39取反后和与门I31连接；与门I32的另一输入端连接输出端nq，与门I31的另一输入端连接输出端q；与门I31和I32的输出端跟或门I28的输入端连接；或门I28的输出端为所述JK转换电路的输出端。

[0017] 以第一组JK转换电路为例，输入信号k1通过与非门I38取反后再通过与门I35和输出端q的信号进行与逻辑运算，输入信号j1通过与门I36和多输入-多输出维持阻塞型JK触发器输出端nq的信号进行与逻辑运算，与门I35和I36的输出通过或门I30进行或逻辑运算，其输出作为第一组维持阻塞型D触发器的输入信号。这样，第一组维持阻塞型D触发器与第一JK转换电路共同构成第一组维持阻塞型JK触发器；其余两组JK触发器工作原理和第一组JK触发器一样。其他的多输入-多时钟JK触发器，根据数据输入通道数的不同，可根据图1所示电路结构扩展而得。

[0018] 在第一组维持阻塞型D触发器电路中，I20、I21和I25、I22构成的两个基本RS锁存器响应外部输入数据d1（I30的输出）和时钟cp1，它们的输出作为由I12、I13构成的第三个基本RS锁存器的直接复位（R）和直接置位信号（S），决定触发器的状态。 [0019] （1）当cp1=0时，与非门I21和I25被封锁，其输出为1，使输出锁存器处于保持状态，触发器的输出q和nq不改变状态，同时I21和I25的反馈信号分别将I20和I22两个门打开，使I22输出为 ，I20输出为d1。d1信号进入触发器，为触发器状态刷新做好准备。

[0020] （2）当cp1由0变1后瞬间，I21和I25打开，它们的输出状态由I20和I22的输出状态决定，二者永远是互补逻辑关系，保证了RS锁存器约束条件RS=0，由基本RS锁存器的逻辑功能可知，这时 ,触发器按此前d1的逻辑值刷新。

[0021] （3）在cp1=1期间，由I20、I21和I25、I22分别构成的两个基本RS锁存器可以保证I21、I25的输出状态不变，使触发器状态不受输入信号d1变化的影响。在q=1时，I21输出状态为0，则将I20和I25封锁。I21至I20的反馈线使I20输出为1，起维持I21输出为0的作用，从而维持了触发器的1状态，称为置1维持线；I21的输出至I25的反馈线使I25输出为1，虽然d1信号在此期间的变化可能使I22输出相应改变，但不会改变I25的输出状态，从而阻塞了d1端输入的置0信号，称为置0阻塞线。在q=0时，I25输出为0，则将I22封锁，使I22输出为1，即阻塞了d1=1信号进入触发器的途径，I22的输出又与cp1=1，I21输出为1共同作用，将I25输出维持为0，而将触发器维持在0状态，故将I25输出至I22的反馈线称为置1阻塞、置0维持线。其余两组维持阻塞型D触发器的工作原理与此相同。 [0022] D触发器特性方程为 ,JK触发器特性方程为 ,令
，通过JK转换电路，就可将维持阻塞型D触发器转换为维持阻塞型JK触发
器。

[0023] 在第一组JK转换电路中，将k1输入信号通过I38取反后通过I35和多输入-多输出维持阻塞型JK触发器的输出信号q进行与逻辑运算得到信号 ,j1输入信号通过I36和多输入-多输出维持阻塞型JK触发器输出信号nq进行与逻辑运算得到信号 。通过I30和 进行或逻辑运算得到信号 + 作为第一组维持阻塞型D触发
器的信号输入，即d1= + 。其余两组JK转换电路工作原理与此相同。

[0024] 以上得到了第一组维持阻塞型JK触发器的工作原理，其他两组维持阻塞型JK触发器的工作原理与此相同。

[0025] 为了验证它的正确性，对图1所示的多输入-多时钟维持阻塞型JK触发器进行了功能仿真，仿真波形如图2所示（图2中的J1，J2，J3，K1，K2，K3，CP1，CP2，CP3，Q，NQ分别对应于图1中的j1，j2，j3，k1，k2，k3，cp1，cp2，cp3，q，nq）。在图2所示的波形图中，当只有CP1时钟出现时，输出状态满足 的关系；当只有CP2时钟出现时，输出状态满足 的关系；当只有CP3时钟出现时，输出状态满足
的关系。结果显示了它的功能的正确性。

[0026] 图3设计的带优先级的3输入-3时钟维持阻塞型JK触发器是由图1所示的3输入-3时钟维持阻塞型JK触发器转换而来。各个时钟信号接到优先级电路的输入，优先级电路由两个与门电路I26、I27构成，优先级电路的输出再接到3输入-3时钟维持阻塞型JK触发器的各时钟触发端。当cp1上升沿到达时，I26和I27被封锁，cp2和cp3失去作用；当cp1为低电平且cp2上升沿到达时，I27被封锁，cp3失去作用。该电路的优先级顺序是cp1>cp2>cp3。

[0027] 为了验证它的正确性，对图3所示的带优先级的3输入-3时钟维持阻塞型JK触发器进行了功能仿真，仿真波形如图4所示（图4中的J1，J2，J3，K1，K2，K3，CP1，CP2，CP3，Q，NQ分别对应于图3中的j1，j2，j3，k1，k2，k3，cp1，cp2，cp3，q，nq）。当CP1和CP3的第一个脉冲同时出现时，由于J1=0，K1=1，故输出Q=0，说明CP1起作用，CP3不起用；当CP1的第六个脉冲与CP2的第一个脉冲同时出现时，由于J1=0，K1=1，Q=0，说明CP1起作用，CP2不起用；当CP2的第五个脉冲与CP3的第二个脉冲同时出现时，由于J2=0，K2=0，故输出保持原来的状态，即Q=1，说明CP2起作用，CP3不起用。结果显示了它的功能的正确性。 [0028] 本发明并不只局限于上述具体实施方式，本领域一般技术人员根据本发明公开的技术内容，可采用其他多种具体实施方式实施本发明，因此，凡是采用本发明的多输入-多时钟、时钟优先级电路的设计结构和思路，应用于其他结构形式、或经转换的触发器以及由这些触发器组成的应用电路，都落入本发明保护的范围。

[0029] 本发明特别适合应用于那些以事件为驱动的分布式系统和异步电路中，以及用于握手协议、FPGA电路等。