一种GaN基增强型MOSHFET器件的制备方法

摘要

本发明涉及GaN增强型MOSHFET器件及其制备方法。该器件包括衬底及生长在衬底上的外延层，其中，外延层由下往上依次包括应力缓冲层及GaN层，GaN层上在栅极区域选择生长一层p-GaN层，在接入区选择生长一层异质结构势垒层。p-GaN层及异质结构势垒层表面形成一层绝缘介质层，且在p-GaN层表面形成的绝缘介质层上为栅极区域，栅极区域蒸镀栅极金属，源漏极区域蒸镀欧姆接触金属。本发明采用选择区域生长技术，有效降低接入区电阻，提高器件电流特性；在栅极区域生长p-GaN层，增大阈值电压。同时选择区域生长技术可以避免刻蚀对晶格造成损伤而影响器件性能。

权利要求

1.一种GaN增强型MOSHFET器件的制备方法，其特征在于，具体包括以下步骤：A、利用金属有机化学气相沉积或者分子束外延，在衬底上依次生长应力缓冲层（2）和GaN层（3）；

B、在GaN层（3）上，通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀，均匀生长一层介质层作为选择生长掩膜层（4）；

C、采用光刻技术，选择性刻蚀掩膜层（4），保留接入区掩膜层（5）；

D、利用金属有机化学气相沉积或者分子束外延，选择生长p-GaN层（6）；

E、干法刻蚀完成器件隔离后，利用湿法腐蚀去除接入区掩膜层（5），作为异质结构势垒层（10）的接触界面（7）；

F、通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀，在接触界面（7）上沉积一层介质层（8），作为选择生长异质结构势垒层的掩膜层；

G、采用光刻技术，选择性刻蚀掩膜层（8），保留栅极区域掩膜层（9）；

H、利用金属有机化学气相沉积或者分子束外延，选择生长异质结构势垒层（10）；

I、利用湿法腐蚀去除栅极区域掩膜层（9），作为绝缘介质层（12）的接触界面（11）；

J、利用等离子体增强化学气相沉积或原子层沉积或物理气相沉积，在接触界面（11）沉积上绝缘层物质，作为栅极绝缘层；

K、采用光刻技术，湿法腐蚀或者干法刻蚀去除源极、漏极欧姆接触区域的绝缘层物质，再蒸镀上欧姆接触金属（13）；

L、采用蒸镀工艺，在栅极绝缘层上蒸镀上栅极金属（14）。

说明书

一种GaN基增强型MOSHFET器件的制备方法

技术领域

[0001] 本发明涉及一种GaN增强型MOSHFET器件及其制备方法，尤其涉及一种在高温大功率开关器件的GaN增强型MOSHFET器件的制备方法。

背景技术

[0002] 半导体功率开关器件是电能传输和控制过程中所必需的功能元器件。而以GaN为代表的第三代半导体制成的功率开关器件，以其宽禁带、高击穿电场强度、高热导率、高饱和电子漂移速度、异质结界面二维电子气浓度高等优异的材料性能，与传统Si基功率器件相比具有开关速度快、损耗低、耐热温度高等优点，是下一代节能功率器件的理想替代品。

[0003] 对于GaN电力电子器件的商业化、实用化，为保证系统失效安全性，要求器件类型为增强（常关）型。本发明涉及的高阈值电压增强（常关）型HFET不仅满足保证失效安全的要求，同时可有效避免噪声信号对系统的干扰。

[0004] 目前实现GaN基增强型器件主要有以下两种种技术方案：传统的金属氧化物半导体场效应晶体管（MOSFET）及基于AlGaN/GaN异质结的肖特基栅、场效应晶体管（HFET）。

[0005] 传统的MOSFET这种技术方案在p型GaN层的源极及漏极区域，通过离子注入或者合金的方法，形成n+的接入区，同时在栅极加一定的正电压，使MOS结构工作在反型状态，在半导体p型GaN中靠近氧化层的界面处形成n型导电沟道，实现器件导通。传统的MOSFET对于提高阈值电压，减小漏电流方面具有很大的优势。但是由于p型GaN较难实现，迁移率低以及存在离子注入损伤，传统MOSFET也存在着导通电阻较大，电流密度较低等缺点。

[0006] 基于AlGaN/GaN异质结肖特基栅场效应晶体管（HFET）实现增强型主要有两种方法，即凹栅技术和F离子注入技术。凹栅技术和F离子注入技术在减小导通电阻，增大电流密度方面具有很大的优势，但是缺点也较为明显。一：凹栅技术和F离子注入技术用到的等离子体处理会造成晶格损伤，工艺重复性差，影响器件的稳定性和可靠性；二：栅极漏电流很大，在栅压达到阈值电压后继续增大栅压时，漏电流迅速增大而使栅极失去对沟道的控制作用，不利于实现器件的大功率特性；三：由于AlGaN/GaN异质结具有很强的极化效应，在栅极不加任何电压时，都可以在异质结界面处形成高达1013cm-3的二维电子气（2DEG），难以耗尽，所以通常阈值电压都很低，在0~1V左右，无法有效避免关态时外界噪声对系统的干扰，离实际应用需要的阈值电压3~5V还有一定差距。

[0007] 为了有效避免外界噪声对系统的干扰，解决阈值电压低的问题，科研人员提出了结合MOSFET和AlGaN/GaN HFET二者优势的混合型MOSHFET结构，在栅极区域利用凹栅和MOS结构二者结合，实现了高的阈值电压以及低的漏电流，同时在接入区利用AlGaN/GaN异质结界面处产生的高浓度、高迁移率2DEG，低的导通电阻及高的电流密度。混合型MOSHFET有效的结合了MOSFET和AlGaN/GaN HFET二者的优势，是比较理想的技术路线。但是，通常MOSHFET的MOS结构中，半导体层都是非掺杂的u-GaN层（实际表现为弱n型），这样的器件工作在积累区，阈值电压离实际应用要求的3~5V还有一定的距离；而且在实现增强型MOSHFET的过程中用到的凹栅技术采用等离子体刻蚀的工艺，对晶格结构造成损伤，增大沟道漏电流密度和导通电阻的同时降低了开态电流密度。

发明内容

[0008] 本发明的目的在于对现有技术进行改进，克服现有技术中的不足，提供一种GaN基增强型MOSHFET器件及其制备方法。

[0009] 本发明结合MOSHFET高阈值电压，低栅极漏电流的特性，并结合选择区域二次生长技术，避免了刻蚀工艺对导电沟道的损伤，工艺简单，可重复性好，提高了器件的稳定性和可靠性。

[0010] 为实现上述目的，本发明的技术方案为：设计一种GaN增强型MOSFET器件，该器件包括衬底及生长在衬底之上的外延层，其中，外延层由下往上依次包括应力缓冲层及GaN层。GaN层上设有一层p-GaN层和p-GaN层外侧的异质结构势垒层，GaN层上在栅极区域选择生长一层p-GaN层，在接入区选择生长一层异质结构势垒层。p-GaN层及异质结势垒层表面形成一层绝缘介质层，且在p-GaN层表面形成的绝缘介质层为栅极区域，绝缘介质层部分覆盖异质结构势垒层并在异质结构势垒层未被覆盖的表面形成源极区域和漏极区域，栅极区域蒸镀栅极金属，源漏极区域蒸镀欧姆接触金属。

[0011] 异质结构势垒层为AlGaN、AlInN、AlInGaN、AlN材料中的一种或任意几种组合，该异质结构势垒层为非掺杂层或n型掺杂层；GaN层为高阻GaN层。

[0012] 绝缘介质层为SiO2、SiNx、Al2O3、AlN、HfO2、MgO、Sc2O3、Ga2O3、AlHFOx、HFSiON中的一种或任意几种组合。

[0013] 绝缘介质层厚度可以控制在1nm~100nm。

[0014] 欧姆接触金属为Ti/Al/Ni/Au合金或Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；栅极金属为实现器件高阈值电压的各种合金或金属。

[0015] 栅极金属为Ni/Au合金或Pt/Au合金或Pd/Au合金

[0016] 同时，本发明提供一种GaN增强型MOSHFET器件的制备方法，包括以下步骤：

[0017] A、利用金属有机化学气相沉积或者分子束外延，在衬底上依次生长应力缓冲层和GaN层；

[0018] B、在GaN层上，通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀，均匀生长一层介质层作为选择生长掩膜层；

[0019] C、采用光刻技术，选择性刻蚀掩膜层，保留接入区掩膜层；

[0020] D、利用金属有机化学气相沉积或者分子束外延，选择生长p-GaN层；

[0021] E、干法刻蚀完成器件隔离后，利用湿法腐蚀去除接入区掩膜层，作为异质结构势垒层的接触界面；

[0022] F、通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀，在异质结构势垒层接触界面上沉积一层介质层，作为选择生长异质结构势垒层的掩膜层；

[0023] G、采用光刻技术，选择性刻蚀掩膜层，保留栅极区域掩膜层；

[0024] H、利用金属有机化学气相沉积或者分子束外延，选择生长异质结构势垒层；

[0025] I、利用湿法腐蚀去除栅极区域掩膜层，作为绝缘介质层的接触界面；

[0026] J、利用等离子体增强化学气相沉积或原子层沉积或物理气相沉积，在接触界面沉积上绝缘层物质，作为栅极绝缘层；

[0027] K、采用光刻技术、湿法腐蚀或者干法刻蚀去除源极、漏极欧姆接触区域的绝缘层物质，再蒸镀上欧姆接触金属；

[0028] L、采用蒸镀工艺，在栅极绝缘层上蒸镀上栅极金属。

[0029] 步骤B中，在GaN层表面可生长有AlN插入层。AlN插入层的厚度为0.5nm~10nm。

[0030] 本方案首先使用了两次掩膜技术，第一次通过掩膜，在栅极区域二次生长p-GaN层，可以更进一步增大MOSHFET的阈值电压；然后通过第二次掩膜，在接入区二次生长异质结构势垒层，可以增大MOSHFET接入区域的二维电子气浓度，降低器件的导通电阻；其次在栅极区域，去除异质结构势垒层二次生长掩膜后，通过等离子体增强化学气相沉积，原子层沉积，物理气相沉积等技术沉积上绝缘氧化物或其他绝缘物质作为MOSHFET栅极绝缘层，实现栅极绝缘隔离。结合两种技术最终实现器件的常关特性。

[0031] 针对现有技术存在的问题，本发明提出了一种新型MOSHFET结构，在栅极采用p-GaN层作为MOS结构的半导体层，使器件工作在MOS结构的反型状态，进一步增大器件的阈值电压；同时本发明采用选择区域二次生长技术，在接入区选择生长异质结构，形成高浓度、高迁移率的2DEG，降低MOSHFET导通电阻，增大电流密度；同时选择生长技术也简化了器件工艺，避免了刻蚀工艺对晶格造成损伤，提高了器件性能。

[0032] 与现有技术的增强型GaN基HFET器件相比，本发明采用了p-MOS栅极技术和选择区域二次生长技术。采用p-MOS栅极技术，在栅极区域沉积绝缘层，实现了器件沟道常关，降低了栅极漏电流；并且p-GaN层的加入使MOS工作在反型区域，进一步提高了器件的阈值电压。选择源漏区生长异质结构势垒层，在接入区形成高浓度、高迁移率的2DEG，降低了接入区电阻，增大了器件电流密度；同时二次生长技术也简化了器件工艺，避免了刻蚀工艺对晶格造成的损伤，提高了器件性能。

附图说明

[0033] 图1为本发明GaN增强型MOSHFET及其制备方法的第一种结构示意图。

[0034] 图2为本发明GaN增强型MOSHFET及其制备方法的第二种结构示意图。

[0035] 图3为本发明GaN增强型MOSHFET及其制备方法的第三种结构示意图。

[0036] 图4为本发明GaN增强型MOSHFET及其制备方法的第三种结构示意图。

[0037] 图5A-L为本发明GaN增强型MOSHFET及其制备方法的工艺示意图。

具体实施方式

[0038] 以下结合附图距离对本发明器件的详细结构和方法过程做进一步的描述。

[0039] 实施例1

[0040] 本实施例如图1给出了一种GaN增强型MOSHFET器件，其包括：衬底1及在衬底1上通过MOCVD或者MBE生长的应力缓冲层2及GaN层3，在GaN层3上，栅极区域选择生长一层p-GaN层6，接入区选择生长一层异质结构势垒层10。第一次选择生长栅极区域p-GaN层6时，接入区被掩膜层5阻挡，第二次选择生长接入区异质结构势垒层10时，栅极区域被掩膜层9阻挡，栅极区域通过沉积形成有绝缘介质层12，在源漏极接入区蒸镀欧姆接触金属13，栅极区域绝缘介质层上蒸镀栅极金属14。

[0041] 选择生长异质结构势垒层10的厚度需要控制到既能在GaN层界面形成足够的2DEG浓度，又能降低源漏极欧姆接触电阻和器件导通电阻。

[0042] 栅极绝缘介质层12的厚度的控制，既要满足栅极金属14能很好的控制沟道的导电特性，也要保持良好的栅极绝缘性。

[0043] 实施例2

[0044] 如图2所示，本实施例给出了一种GaN增强型MOSHFET器件的第二种结构，它与实施例1的器件结构大致相同，不同之处在于，选择生长异质结构势垒层15通过调制n型掺杂，进一步降低源、漏区域欧姆接触电阻，提高器件电流密度。

[0045] 实施例3

[0046] 如图3所示，本实施例给出了一种GaN增强型MOSHFET器件的第三种结构，它与实施例1的器件结构大致相同，不同之处在于，GaN层3表面生长一层AlN插入层16。AlN插入层能有效提高沟道2DEG浓度及迁移率，提高器件导通电流密度。

[0047] 实施例4

[0048] 如图4所示，本实施例给出了一种GaN增强型MOSHFET器件的第四种结构，它与实施例1的器件结构大致相同，不同之处在于，实施例4选择生长异质结构势垒层17，异质结构势垒层17部分覆盖住p-GaN层6，利于进一步提高阈值电压。

[0049] 实施例5

[0050] 图5为生产实施例1所描述的GaN增强型MOSHFET器件制备方法的工艺流程示意图，其工艺流程如下：

[0051] A、利用金属有机化学气相沉（MOCVD）积或者分子束外延（MBE），在Si衬底或者SiC衬底或者蓝宝石衬底1上依次生长应力缓冲层2和高阻GaN层3；

[0052] B、在高阻GaN层3上，通过等离子体增强化学气相沉积（PECVD）或原子层沉积（ALD）或物理气相沉积（PVD）或者磁控溅镀，均匀生长一层介质层作为选择生长掩膜层4；

[0053] C、采用光刻技术，选择性刻蚀掩膜层4，保留接入区掩膜层5；

[0054] D、利用金属有机化学气相沉积（MOCVD）或者分子束外延（MBE），再生长p-GaN层6；

[0055] E、干法刻蚀完成器件隔离后，利用湿法腐蚀法刻蚀接入区掩膜层5，显出异质结构势垒层10的接触界面7；

[0056] F、通过等离子体增强化学气相沉积（PECVD）或原子层沉积（ALD）或物理气相沉积（PVD）或者磁控溅镀，在接触界面7上沉积一层介质层8，作为选择生长异质结构势垒层10的掩膜层；

[0057] G、采用光刻技术，选择性刻蚀掩膜层8，保留栅极区域掩膜层9；

[0058] H、利用金属有机化学气相沉积（MOCVD）或者分子束外延（MBE），再生长异质结构势垒层10；

[0059] I、利用湿法腐蚀法刻蚀栅极区域掩膜层9，显出绝缘介质层12的接触界面11；

[0060] J、利用等离子体增强化学气相沉积（PECVD）或原子层沉积（ALD）或物理气相沉积（PVD），在接触界面11沉积上绝缘层物质，作为栅极绝缘介质层12；

[0061] K、采用光刻技术，湿法腐蚀或者干法刻蚀刻出源极、漏极欧姆接触区域的绝缘层物质，再蒸镀上欧姆接触金属13；

[0062] L、采用蒸镀工艺，在栅极绝缘层上蒸镀上栅极金属14。