本发明提供了一种蜂鸣器驱动电路，包括输出单元，所述输出单元包括第一键音引脚和第二键音引脚，用于向所述蜂鸣器输出驱动信号，所述第一键音引脚和所述第二键音引脚在所述蜂鸣器工作时输出互为反相的方波；所述第一键音引脚和所述第二键音引脚在所述蜂鸣器空闲时输出相同的电平。本发明还提供了一种计算器电路，其采用了本发明提供的蜂鸣器驱动电路。本发明提供的蜂鸣器的驱动电路以及带该驱动电路的计算器电路对于直流阻抗很小的蜂鸣器，也不会产生蜂鸣器空闲时的漏电现象。
1.一种蜂鸣器驱动电路，包括输出单元，所述输出单元包括第一键音引脚和第二键音引脚，用于向所述蜂鸣器输出驱动信号，其特征在于，所述第一键音引脚和所述第二键音引脚在所述蜂鸣器工作时输出互为反相的方波；所述第一键音引脚和所述第二键音引脚在所述蜂鸣器空闲时输出相同的电平；所述输出单元的输入信号包括键音时钟Sound_Clk和键音使能信号Sound_Enable；当所述键音使能信号Sound_Enable有效时，所述第一键音引脚输出所述键音时钟Sound_Clk的同相信号、所述第二键音引脚输出所述键音时钟Sound_Clk的反相信号；当所述键音使能信号Sound_Enable无效时，所述第一键音引脚和所述第二键音引脚均输出高电平或低电平；所述输出单元包括第一与非门、第二与非门、第三与非门、第一输出缓冲器和第二输出缓冲器，所述键音时钟Sound_Clk和所述键音使能信号Sound_Enable经所述第一与非门后的输出信号与所述键音使能信号Sound_Enable经所述第二与非门后的输出信号经所述第一输出缓冲器输出至所述第一键音引脚；所述第二与非门的输出信号与所述键音使能信号Sound_Enable经所述第三与非门后的输出信号经所述第二输出缓冲器输出至所述第二键音引脚。
2.根据权利要求1所述的蜂鸣器驱动电路，其特征在于，所述输出单元包括与非门、第一或非门、第二或非门、第一输出缓冲器、第二输出缓冲器和倒相器，所述键音时钟Sound_Clk和所述键音使能信号Sound_Enable经所述与非门后的输出信号与所述键音使能信号Sound_Enable的倒相信号经所述第一或非门后的输出信号经所述第一输出缓冲器输出至所述第一键音引脚；所述第一或非门的输出信号与所述 键音使能信号Sound_Enable的倒相信号经所述第二或非门后的输出信号经所述第二输出缓冲器输出至所述第二键音引脚。
3.根据权利要求2所述的蜂鸣器驱动电路，其特征在于，所述第一或非门、所述第二或非门的键音使能信号Sound_Enable的倒相信号由两个倒相器分别提供或由一个倒相器提供。
4.根据权利要求1-3中任一项所述的蜂鸣器驱动电路，其特征在于，所述蜂鸣器驱动电路还包括定时器单元,控制单元，所述定时器单元对输入的键音时钟进行计数并输出定时信号；所述控制单元根据系统CPU的键音开/关信号以及所述定时信号控制所述输出单元的输出。
5.根据权利要求4所述的蜂鸣器驱动电路，其特征在于，所述键音时钟Sound_Clk的频率范围为3KHz-5KHz。
6.根据权利要求5所述的蜂鸣器驱动电路，其特征在于，所述键音时钟Sound_Clk的频率为4KHz。
7.根据权利要求4所述的蜂鸣器驱动电路，其特征在于，所述定时器的计数值为260个键音时钟。
上电复位单元（310），用于产生上电复位信号，使系统执行上电复位初始化过程；
系统时钟模块（330），根据所述振荡器（320）输入的振荡时钟，产生系统所需要的各个时钟信号；
程序ROM（340），用于存放所述计算器工作所需的程序；
CPU（350），用于访问所述程序ROM（340）并执行其中设定的功能；
数据存储器（360），保存所述CPU（350）在运算过程中产生的各个数据，并将需要显示的数据输出到显示驱动模块（370）；
显示驱动模块（370），在所述CPU（350）控制指令的控制下，接收所述需要显示的数据并驱动外部显示器件；
按键扫描输出模块（380），在所述CPU（350）的控制下，向外部键盘矩阵发出按键扫描波形；
按键输入模块（390），将所述外部键盘矩阵的按键信息输入给所述CPU（350）进行判断和识别；
蜂鸣器驱动模块（3100），在所述CPU（350）和所述系统时钟模块（330）的控制下驱动外部蜂鸣器工作；
其特征在于，所述蜂鸣器驱动模块（3100），包括输出单元，所述输出单元包括第一键音引脚和第二键音引脚，用于向所述蜂鸣器输出驱动信号，其特征在于，所述第一键音引脚和所述第二键音引脚在所述蜂鸣器工作时输出互为反相的方波；所述第一键音引脚和所述第二键音引脚在所述蜂鸣器空闲时输出相同的电平；所述输出单元的输入信号包括键音时钟Sound_Clk和键音使能信号Sound_Enable；当所述键音使能信号Sound_Enable有效时，所述第一键音引脚输出所述键音时钟Sound_Clk的同相信号、所述第二键音引脚输出所述键音时钟Sound_Clk的反相信号；当所述键音使能信号Sound_Enable无效时，所述第一键音引脚和所述第二键音引脚均输出高电平或低电平；所述输出单元包括第一与非门、第二与非门、第三与非门、第一输出缓冲器和第二输出缓冲器，所述键音时钟Sound_Clk和所述键音使能信号Sound_Enable经所述第一与非门后的输出信号与所述键音使能信号Sound_Enable经所述第二与非门后的 输出信号经所述第一输出缓冲器输出至所述第一键音引脚；所述第二与非门的输出信号与所述键音使能信号Sound_Enable经所述第三与非门后的输出信号经所述第二输出缓冲器输出至所述第二键音引脚。
9.根据权利要求8所述的计算器电路，其特征在于，所述输出单元包括与非门、第一或非门、第二或非门、第一输出缓冲器、第二输出缓冲器和倒相器，所述键音时钟Sound_Clk和所述键音使能信号Sound_Enable经所述与非门后的输出信号与所述键音使能信号Sound_Enable的倒相信号经所述第一或非门后的输出信号经所述第一输出缓冲器输出至所述第一键音引脚；所述第一或非门的输出信号与所述键音使能信号Sound_Enable的倒相信号经所述第二或非门后的输出信号经所述第二输出缓冲器输出至所述第二键音引脚。
10.根据权利要求9所述的计算器电路，其特征在于，所述第一或非门、所述第二或非门的键音使能信号Sound_Enable的倒相信号由两个倒相器分别提供或由一个倒相器提供。
11.根据权利要求8-10中任一项所述的计算器电路，其特征在于，所述蜂鸣器驱动模块（3100）还包括定时器单元,控制单元，所述定时器单元对所述系统时钟模块（330）输入的键音时钟进行计数并输出定时信号；所述控制单元根据所述CPU（350）的键音开/关信号以及所述定时信号控制所述输出单元的输出。
12.根据权利要求11所述的计算器电路，其特征在于，所述键音时钟Sound_Clk的频率范围为3KHz-5KHz。
13.根据权利要求12所述的计算器电路，其特征在于，所述键音时钟Sound_Clk的频率为4KHz。
14.根据权利要求11所述的计算器电路，其特征在于，所述定时器的计数值为260个键音时钟。
15.根据权利要求8所述的计算器电路，其特征在于，所述CPU（350）所执行的设定功能包括：控制所述振荡器（320）工作，控制所述按键扫描输出模块（380）的输出，处理所述按键输入模块（390）的中断，执行运算并把结果保存在所述数据存储器（360），控制所述蜂鸣器驱动模块（3100）的输出，控制所述显示驱动模块（370）进行数据显示。
16.根据权利要求8所述的计算器电路，其特征在于，所述计算器电路还包括与所述第一键音引脚和所述第二键音引脚相连的蜂鸣器、与所述显示驱动模块（370）相连的显示器件、与所述按键扫描输出模块（380）和按键输入模块（390）相连的键盘矩阵。
一种蜂鸣器驱动电路及其计算器电路
技术领域
[0001] 本发明涉及蜂鸣器驱动电路技术领域，具体涉及一种压电式蜂鸣器的驱动电路以及带该驱动电路的计算器电路。
背景技术
[0002] 在便携式产品中，计算器是最常见的一种。从有无发音角度分，可分为不带响计算器、键音计算器、语言计算器等。其中键音计算器一般通过驱动压电式蜂鸣器发声。压电式蜂鸣器是通过压电效应的陶瓷片使金属片振动而发声。压电式蜂鸣器一般将高压极压化后的压电陶瓷片黏贴于振动金属片上。当施加交流电压后，压电陶瓷片因压电效应而生成机械变形伸展及收缩，利用此特性使金属片振动而发出声响。压电式蜂鸣器属于容性负载器件，直流阻抗无限大。
[0003] 由于压电式蜂鸣器性能指标中要求直流阻抗无限大，因此早期设计的双引脚直接驱动蜂鸣器的键音计算器对这两个引脚处于不发声(即空闲)时的状态欠缺考虑。比如矽科公司的CS6035、CS6036系列计算器电路，其在不发声时，两个键音输出引脚分别输出一个高电平和一个低电平。
[0004] 图1为现有技术的压电式蜂鸣器双引脚驱动电路示意图。该驱动电路可用于键音计算器。如图1所示，现有技术的压电式蜂鸣器双引脚驱动电路包括定时器单元110、控制单元120和输出单元130。其中定时器单元110的作用是对输入的键音时钟Sound_Clk进行计数，产生定时信号T3，控制键音输出的时间长度。一般为从开键音使能开始计数，计数值为260个键音时钟。控制单元120，接受键音计算器的CPU(图中未画出)发出的打开键音指令Open_Sound_Ins、关闭键音指令nClose_Sound_Ins，以及定时器110产生的定时信号T3，输出键音使能信号Sound_Enable，开启或者禁止键音输出。此时，控制单元120还输出开键音控制信号Open_Sound_Ctrl，以清除定时器单元110。输出单元130包括两个输出端键音引脚1和键音引脚2。输出单元130根据控制单元120输出的键音使能信号Sound_Enable，控制键音时钟通过输出缓冲分别从键音的两个引脚输出以驱动与键音引脚1和键音引脚2相连的蜂鸣器(图中未画出)。其中，nRST为系统复位信号。Sound_Clk为键音时钟，频率范围定义为3KHz-5KHz，典型为4KHz。nT1为键音时钟的8分频信号的反相信号。
[0005] 图2为图1中的输出单元130的结构示意图。从图2中可以看出，键音时钟Sound_Clk和控制单元120输出的键音使能信号Sound_Enable经过与非门210后被倒相器220反相后分两路输出。一路直接经过输出缓冲器230输出到键音引脚1；另一路先经过倒相器240反相后再经过输出缓冲器250输出到键音引脚2。当Sound_Enable为高电平有效(即蜂鸣器工作)时，nodeA为Sound_Clk的同相信号，经过输出缓冲从键音引脚1进行输出，nodeB为Sound_Clk的反相信号，经过输出缓中从键音引脚2进行输出；当Sound_Enable为低电平无效(即蜂鸣器空闲)时，nodeA为Sound_Clk的反相信号，经过输出缓冲从键音引脚1进行输出，nodeB为Sound_Clk的同相信号，经过输出缓冲从键音引脚2进行输出；由此可知，现有技术的蜂鸣器驱动电路在蜂鸣器空闲时两个引脚存在电压差。
[0006] 在实际应用中，压电式蜂鸣器的直流阻抗不可能做到无限大，特别是一些计算器生产厂家为了节约成本，使用了价格低廉的蜂鸣器，其蜂鸣器的直流阻抗远远不能满足要求。当蜂鸣器处于空闲状态时，蜂鸣器两个电极间的压差导致漏电现象。此时，现有技术是在驱动电路外增加一个耦合电容隔离直流来消除这个漏电现象。但是，对于每一个驱动电路在使用时都必须增加一个额外的耦合电容，增加了制造步骤和生产成本。因此，设计一种驱动具有不同直流阻抗的蜂鸣器都不会出现漏电现象的驱动电路是非常重要的。
发明内容
[0007] 本发明要解决的技术问题是现有技术的用于键音计算器的压电式蜂鸣器双引脚驱动电路在蜂鸣器处于空闲状态时产生漏电现象。
[0008] 为解决上述技术问题，本发明提供了一种蜂鸣器驱动电路，包括输出单元，所述输出单元包括第一键音引脚和第二键音引脚，用于向所述蜂鸣器输出驱动信号，所述第一键音引脚和所述第二键音引脚在所述蜂鸣器工作时输出互为反相的方波；所述第一键音引脚和所述第二键音引脚在所述蜂鸣器空闲时输出相同的电平。
[0009] 具体的，所述输出单元的输入信号包括键音时钟Sound_Clk和键音使能信号Sound_Enable；当所述键音使能信号Sound_Enable有效时，所述第一键音引脚输出所述键音时钟Sound_Clk的同相信号、所述第二键音引脚输出所述键音时钟Sound_Clk的反向信号；当所述键音使能信号Sound_Enable无效时，所述第一键音引脚和所述第二键音引脚均输出高电平或低电平。
[0010] 可选的，所述输出单元包括第一与非门、第二与非门、第三与非门、第一输出缓冲器和第二输出缓冲器，所述键音时钟Sound_Clk和所述键音使能信号Sound_Enable经所述第一与非门后的输出信号与所述键音使能信号Sound_Enable经所述第二与非门后的输出信号经所述第一输出缓冲器输出至所述第一键音引脚；所述第二与非门的输出信号与所述键音使能信号Sound_Enable经所述第三与非门后的输出信号经所述第二输出缓冲器输出至所述第二键音引脚。
[0011] 可选的，所述输出单元包括与非门、第一或非门、第二或非门、第一输出缓冲器、第二输出缓冲器和倒相器，所述键音时钟Sound_Clk和所述键音使能信号Sound_Enable经所述与非门后的输出信号与所述键音使能信号Sound_Enable的倒相信号经所述第一或非门后的输出信号经所述第一输出缓冲器输出至所述第一键音引脚；所述第一或非门的输出信号与所述键音使能信号Sound_Enable的倒相信号经所述第二或非门后的输出信号经所述第二输出缓冲器输出至所述第二键音引脚。其中，所述第一或非门、所述第二或非门的键音使能信号Sound_Enable的倒相信号可以由两个倒相器分别提供、也可以由一个倒相器提供。
[0012] 上述的蜂鸣器驱动电路还包括定时器单元，控制单元，所述定时器单元对输入的键音时钟进行计数并输出定时信号；所述控制单元根据系统CPU的键音开/关信号以及所述定时信号控制所述输出单元的输出。
[0013] 可选的，所述键音时钟Sound_Clk的频率范围为3KHz-5KHz，优选为4KHz。所述定时器的计数值为260个键音时钟。
[0014] 本发明还提供了一种计算器电路，包括：上电复位单元(310)，用于产生上电复位信号，使系统执行上电复位初始化过程；振荡器(320)，用于产生振荡时钟；系统时钟模块(330)，根据所述振荡器(320)输入的振荡时钟，产生系统所需要的各个时钟信号；程序ROM(340)，用于存放所述计算器工作所需的程序；CPU(350)，用于访问所述程序ROM(340)并执行其中设定的功能；数据存储器(360)，保存所述CPU(350)在运算过程中产生的各个数据，并将需要显示的数据输出到显示驱动模块(370)；显示驱动模块(370)，在所述CPU(350)控制指令的控制下，接收所述需要显示的数据并驱动外部显示器件；按键扫描输出模块(380)，在所述CPU(350)的控制下，向外部键盘矩阵发出按键扫描波形；按键输入模块(390)，将所述外部键盘矩阵的按键信息输入给所述CPU(350)进行判断和识别；蜂鸣器驱动模块(3100)，在所述CPU(350)和所述系统时钟模块(330)的控制下驱动外部蜂鸣器工作；所述蜂鸣器驱动模块(3100)采用了上述本发明提供的蜂鸣器驱动电路。
[0015] 其中，所述CPU(350)所执行的设定功能包括：控制所述振荡器(320)工作，控制所述按键扫描输出模块(380)的输出，处理所述按键输入模块(390)的中断，执行运算并把结果保存在所述数据存储器(360)，控制所述蜂鸣器驱动模块(3100)的输出，控制所述显示驱动模块(370)进行数据显示。
[0016] 可选的，所述计算器电路还包括与所述第一键音引脚和所述第二键音引脚相连的蜂鸣器、与所述显示驱动模块(370)相连的显示器件、与所述按键扫描输出模块(380)和按键输入模块(390)相连的键盘矩阵。
[0017] 与现有的技术相比，本发明提供的蜂鸣器的驱动电路以及带该驱动电路的计算器电路，运用双引脚直接驱动蜂鸣器，并且双引脚在蜂鸣器空闲时输出相同的电平。这样就降低了对蜂鸣器直流阻抗的要求。即使蜂鸣器的直流阻抗很小，也不会产生蜂鸣器空闲时的漏电现象，节约了成本、降低了能耗。
附图说明
[0018] 图1是现有技术的压电式蜂鸣器双引脚驱动电路示意图；
[0019] 图2是图1中的输出单元的结构示意图；
[0020] 图3是本发明提供的键音计算器电路的结构框图；
[0021] 图4是图3中蜂鸣器驱动模块的结构框图；
[0022] 图5是图4中定时器单元的电路示意图；
[0023] 图6是图4中控制单元的电路示意图；
[0024] 图7是图4中输出单元一个实施例的电路示意图；
[0025] 图8是图4中输出单元另一个实施例的电路示意图；
[0026] 图9是图7的输出单元的工作时序图；
[0027] 图10是图8的输出单元的工作时序图。
具体实施方式
[0028] 为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
[0029] 图3为本发明提供的键音计算器电路一种实施例的结构框图。从图3中可以看出，本发明提供的键音计算器电路300包括如下几个部分：
[0030] 1、上电复位单元310：用于产生上电复位信号，使得系统执行上电复位初始化过程。图中VDD为电源电压、GND为接地。
[0031] 2、振荡器320：采用内置RC振荡器，用于产生振荡时钟，供系统时钟模块330产生系统所需要的各个时钟信号。
[0032] 3、系统时钟模块330：根据振荡器320输入的振荡时钟，产生系统所需要的各个时钟信号，包括输出到CPU350的主时钟和输出到蜂鸣器驱动模块3100的键音时钟Sound_Clk。
[0033] 4、程序ROM340：用于存放键音计算器工作所需的程序。
[0034] 5、CPU350：又称中央处理单元，访问程序ROM340并执行其中设定的功能。该设定的功能包括：控制振荡器320工作，控制按键扫描输出模块380的输出，处理按键输入模块390的中断，执行运算并把结果保存在数据存储器360，控制键音驱动模块3100的输出，控制显示驱动模块370进行数据显示。
[0035] 6、数据存储器360：保存CPU350在运算过程中产生的各个数据，并将需要显示的数据输出到显示驱动模块370。
[0036] 7、显示驱动模块370：在CPU350控制指令的控制下，接收需要显示的数据并驱动外部显示器件，即将输入的显示数据转化成可直接驱动外部显示器件显示的公共端波形和段码波形。本发明的外部显示器件优选采用LCD3120。
[0037] 8、按键扫描输出模块380：在CPU350的控制下，发出按键扫描波形，连接于外部键盘矩阵3130。
[0038] 9、按键输入模块390：将外部键盘矩阵3130的按键信息输入给CPU350进行判断和识别。
[0039] 10、蜂鸣器驱动模块3100：在CPU350和系统时钟模块330的控制下通过键音引脚1和键音引脚2驱动蜂鸣器3110。本发明提供的蜂鸣器驱动模块3100在蜂鸣器3110工作(即发声时)向两个引脚输出一组互为反相的方波；在蜂鸣器3110空闲(即不发声时)向两个引脚输出相同(同高或同低)的电平，以使蜂鸣器3110在空闲时不会产生漏电现象。
蜂鸣器3110可采用压电式蜂鸣器。
[0040] 本发明提供的蜂鸣器驱动模块3100的一种实施例结构框图如图4所示。本发明提供的蜂鸣器驱动模块3100包括定时器单元410、控制单元420和输出单元430。其中定时器单元410、控制单元420分别如图5、图6所示。下面结合图4、图5、图6详细阐述本发明提供的蜂鸣器驱动模块3100的工作。其中涉及到的信号描述如下：
[0041] nRST：系统复位信号，低电平有效；RST：nRST的反相信号，高电平有效；Open_Sound_Ins：打开键音指令，高电平有效；nClose_Sound_Ins：关闭键音指令，低电平有效；Sound_Clk：键音时钟并且为方波信号，频率范围定义可为3KHz-5KHz，优选为4KHz；T1：键音时钟方波的8分频信号；nT1：T1的反相信号。T3：定时器单元410的定时信号，从开键音使能开始计数，计数值可以为260个键音时钟。Open_Sound_Ctrl：开键音控制信号，高电平有效，清除定时器单元410并打开键音使能。Sound_Enble：键音使能信号，高电平有效，低电平禁止键音输出。
[0042] 定时器单元410对输入的键音时钟Sound_Clk进行计数，产生定时信号T 3，控制键音输出的时间长度。一般为从开键音使能开始计数，计数值为260个键音时钟。控制单元420，接受键音计算器的CPU350发出的打开键音指令Open_Sound_Ins、关闭键音指令nClose_Sound_Ins，以及定时器410产生的定时信号T3；输出键音使能信号Sound_Enable，开启或者禁止键音输出。此时，控制单元420还输出开键音控制信号Open_Sound_Ctrl，以清除定时器单元410。输出单元430包括两个输出端键音引脚1和键音引脚2。输出单元430根据控制单元420输出的键音使能信号Sound_Enable，控制键音时钟Sound_Clk通过输出缓冲分别从键音的两个引脚输出以驱动与键音引脚1和键音引脚2相连的蜂鸣器3110。
[0043] 定时器单元410电路图如图5所示。定时器单元410对输入的键音时钟Sound_Clk进行计数，用以设定蜂鸣器发音的时间长度。当nRST或开键音控制信号Open_Sound_Ctrl有效时，T2被清0即定时器归0，之后定时器对输入的键音时钟Sound_Clk进行计数，本发明的键音时钟Sound_Clk频率范围定义为3KHz-5KHz，典型为4KHz。计数值为260个键音时钟，因此当键音时钟Sound_Clk为4KHz时，其定时时间为65ms。图中TFFS为带置位功能的T型触发器。当处于置位状态时，T型触发器Q端被置“1”，而QN端则被清“0”；当处于非置位状态时，其CLK端每输入一个时钟，其Q端和QN端的状态翻转一次。
[0044] 控制单元420电路图如图6所示。控制单元420根据CPU350的键音开/关指令以及定时器单元输出的定时信号，控制输出单元430的输出。当CPU350发出开键音指令Open_Sound_Ins时，将“1”写入锁存器LATR中，Q1变为高电平；一个nT1时钟过后，Q1值被写入触发器DFFR_1中，Q2变为高电平；由于DFFR_2之前被清0或者被写入的是“0”，因此nQ3为高电平。Q2和nQ3相与后产生有效的开键音控制信号Open_Sound_Ctrl(高电平)，打开键音使能Sound_Enable。再过一个nT1时钟后，Q2值被写入DFFR_2，nQ3翻转为低电平。等待nT1时钟变为低电平后，对锁存器LATR进行清0动作，准备接受下一个开键音指令；再过2个nT1时钟后，DFFR_2被写入“0”，Open_Sound_Ctrl变为无效的低电平。
[0045] 在Open_Sound_Ctrl信号有效时(高电平)，定时器410被清0，T3保持高电平直至定时器410计满溢出。而此时未执行关闭键音指令，nClose_Sound_Ins为高电平，且处于非复位状态，RST为低电平，因此Open_Sound_Ctrl有效时，将键音使能RS触发器610写为“0”，Sound_Enable变为高电平，键音使能有效。之后Open_Sound_Ctrl变为无效的低电平，等待定时器溢出即T3变为有效的低电平信号或者是接受有效的关闭键音指令(nClose_Sound_Ins为低电平)，将键音使能RS触发器610写为“1”，Sound_Enable变为低电平，键音输出禁止。
[0046] 本发明提供了两个用于图4中的输出单元430的实施例。第一个实施例的电路结构示意图如图7所示。从图7可以看出，该输出单元的输入信号键音时钟Sound_Clk和键音使能信号Sound_Enable经过与非门710进行与非操作，其输出信号再与键音使能信号Sound_Enable经过与非门720进行与非操作，其输出信号分为两路。一路直接经过输出缓冲器740输出至键音引脚1；另一路先与键音使能信号Sound_Enable经过与非门730进行与非操作，其输出信号再经过输出缓冲器750输出至键音引脚2。
[0047] 其工作时序图如图9所示，当Sound_Enable为高电平有效(蜂鸣器3110工作)时，nodeA为键音时钟Sound_Clk的同相信号，nodeB为键音时钟Sound_Clk的反相信号；当Sound_Enable为低电平无效(蜂鸣器3110空闲)时，nodeA和nodeB均为高电平，因此从键音引脚1和键音引脚2输出的电平也为高电平。键音引脚1和键音引脚2的输出电平相等，二者直接无电压差。
[0048] 第二个实施例的电路结构示意图如图8所示。从图8可以看出，该输出单元的输入信号键音时钟Sound_Clk和键音使能信号Sound_Enable经过与非门810进行与非操作，其输出信号与键音使能信号Sound_Enable的倒相信号经过或非门830进行或非操作，其输出信号分为两路。一路直接经过输出缓冲器850输出至键音引脚1；另一路先与键音使能信号Sound_Enable的倒相信号经过或非门840进行或非操作，其输出信号再经过输出缓冲器860输出至键音引脚2。作为一种优选方式，或非门830和或非门840的Sound_Enable的倒相信号可以由两个倒相器分别单独提供，也可以由一个倒相器(图中为倒相器820)的提供。
[0049] 其工作时序图如图10所示，当Sound_Enable为高电平有效(蜂鸣器3110工作)时，nodeA为时钟信号Sound_Clk的同相信号，nodeB为时钟信号Sound_Clk的反相信号；当Sound_Enable为低电平无效(蜂鸣器3110空闲)时，nodeA和nodeB均为低电平，因此键音引脚1和键音引脚2输出的电平也为低电平。键音引脚1和键音引脚2的输出电平相等，二者直接无电压差。
[0050] 在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
