应用在存储器中的锁存放大电路及读取方法

摘要

本发明公开了一种应用在存储器中的锁存放大电路及读取方法，其中，该电路包括多个局部位线锁存模块及一个全局位线放大模块，其中，局部位线锁存模块，用于根据施加的预充电脉冲信号，通过局部位线为局部位线上的存储单元充电，等待局部位线上的存储单元通过局部位线反馈电平信号时，再根据所施加的控制信号，接收该电平信号后发送给全局位线放大模块，所述反馈的电平信号指示存储单元所存储的数据；全局位线放大模块，用于通过全局位线接收到局部位线锁存模块发送的存储单元的电平信号，放大锁存后，输出给外部设备。本发明在读取存储单元存储的数据时减少耗费的电能。

权利要求

1.一种应用在存储器中的锁存放大电路，其特征在于，包括多个局部位线锁存模块及一个全局位线放大模块，其中，局部位线锁存模块，用于根据施加的预充电脉冲信号，通过局部位线为局部位线上的存储单元充电，等待局部位线上的存储单元通过局部位线反馈电平信号时，再根据所施加的控制信号，接收该电平信号后发送给全局位线放大模块，所述反馈的电平信号指示存储单元所存储的数据；

全局位线放大模块，用于通过全局位线接收到局部位线锁存模块发送的存储单元的电平信号，放大锁存后，输出给外部设备；

所述局部位线锁存模块由锁存单元及控制单元组成，其中，

该锁存单元由第一P型金属氧化物半导体PMOS、第二PMOS、第一N型金属氧化物半导体NMOS和第二NMOS组成，第一PMOS的源极和第二PMOS的漏极相连接，第一PMOS的漏极和第一NMOS的漏极相连接，第一NMOS的源极与第二NMOS的漏极相连接，第二NMOS的源极和第二PMOS的源极相连接，第二PMOS的栅极和第二NMOS的栅极相连接后，接入第一PMOS和第一NMOS的第一连接线，该第一连接线和局部位线连接，第一NMOS和第一PMOS的栅极连接后，接入第二PMOS和第二NMOS的第二连接线，该第二连接线连接全局总线；

控制单元由第三PMOS、第四PMOS及第三NMOS组成，第三PMOS的栅极接入预充电脉冲信号，源极接高电平，漏极接入第二PMOS和第二NMOS的连接线；第四PMOS的栅极接第一控制信号，源极接高电平，漏极分别接入第一PMOS和第二PMOS；

第三NMOS的栅极接第二控制信号，源极接低电平，漏极分别接入第一NMOS和第二NMOS；

施加的预充电脉冲信号使得第三PMOS导通，将预充电脉冲信号通过局部位线给该局部位线上的存储单元充电；当该局部位线上的存储单元反馈电平信号时，施加第一控制信号给第四PMOS使其导通及施加第二控制信号给第三NMOS使其导通，使得第一PMOS和第二PMOS处于工作状态，使得第一NMOS和第二NMOS处于工作状态；

该局部位线上的存储单元反馈电平信号使得第二PMOS或第二NMOS导通，通过第二PMOS的源极或第二NMOS的源极将该电平信号输出给第一PMOS和第一NMOS，使得第一PMOS或第一NMOS导通，通过第一PMOS的源极或第一NMOS的源极将该电平信号输出给第二PMOS或第二NMOS，将该电平信号锁存住后，输出给全局位线。

2.如权利要求1所述的锁存放大电路，其特征在于，局部位线锁存模块包括控制单元和锁存单元，其中，控制单元，用于根据施加的预充电脉冲信号开启锁存单元，等待局部位线上的存储单元通过局部位线反馈电平信号时，根据施加的控制信号再次开启锁存单元；

锁存单元，用于在开启时通过局部位线为局部位线上的存储单元充电，接收局部位线上的存储单元通过局部位线反馈的电平信号，锁存后输出给全局位线放大模块。

3.如权利要求1或2所述的锁存放大电路，其特征在于，所述的局部位线锁存模块一对一连接在局部位线上；

或者同一局部位线上连接有多个局部位线锁存模块，分别为所述局部位线上的部分存储单元充电。

4.一种利用权利要求1所述的电路对存储器的存储单元区域存储数据的读取方法，其特征在于，该方法包括：锁存放大电路中的局部位线锁存模块被施加预充电脉冲信号时开启，通过局部位线为局部位线上的存储单元充电；

锁存放大电路中的局部位线锁存模块等待局部位线上的存储单元通过局部位线反馈电平信号，被附加控制信号时再次开启，得到该电平信号，发送给锁存放大电路中的全局位线放大模块，所述反馈的电平信号指示存储单元所存储的数据；

锁存放大电路中的全局位线放大模块接收到局部位线锁存模块发送的存储单元的电平信号，进行放大锁存后，输出给外部设备。

5.如权利要求4所述的方法，其特征在于，所述的局部位线锁存模块一对一连接在局部位线上；

或者同一局部位线上连接有多个局部位线锁存模块，分别为所述局部位线上的部分存储单元充电。

说明书

应用在存储器中的锁存放大电路及读取方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种应用在存储器中的锁存放大电路及读取方法。

背景技术

[0002] 对于半导体器件中的存储器，包括外围电路区域和存储单元区域，其中，存储单元区域中具有多个存储单元，多个存储单元在Y轴方向及X轴方向平行排列，在Y轴方向通过局部位线连接到外围电路区域，在X轴方向通过字线连接到外围电路区域，字线用于选定存储单元，局部位线用于读取所选定的存储单元所存储的数据。

[0003] 具体地，存储单元区域，通过局部位线附加电流后，存储单元反馈电平信号表示所存储的数据，比如高电平信号表示存储的数据为“1”，低电平信号表示存储的数据为“0”。为了读取存储单元区域中各个存储单元存储的数据，在外围电路区域中包括锁存放大电路，通过局部位线给要读取存储数据的存储单元充电后，要读取存储数据的存储单元通过局部位线反馈电平信号，锁存放大电路将该电平信号放大并锁存后，由外部设备读出。

[0004] 图1为现有技术提供的锁存放大电路示意图，如图所示，包括局部位线锁存模块及全局位线放大模块，其中，

[0005] 局部位线锁存模块有多个，与局部位线一一对应，并分别与各个局部位线相连接，用于通过局部位线为该局部位线的存储单元充电后，等待接收所反馈的电平信号，锁存后发送给全局位线放大模块；

[0006] 全局位线放大模块，通过全局位线连接多个局部位线锁存模块，用于通过全局位线接收到局部位线锁存模块发送的存储单元的电平信号，放大锁存后，输出给外部设备。

[0007] 局部位线锁存模块的锁存功能由锁存单元完成，锁存单元可以采用多种方式实现，比如采用两个反向器反向相接完成，或者采用四个金属氧化物半导体管(CMOS)实现，目的是将接收的存储单元的电平信号锁存住后输出，提高读取速度。图2为现有技术的局部位线锁存模块的一个具体实现电路示意图，如图所示，该锁存单元采用2个P型的MOS和2个N型的MOS组成，分别为PMOS1、PMOS2、NMOS1和NMOS2。其中，

[0008] PMOS1的源极和PMOS2的漏极相连接，PMOS1的漏极和NMOS1的漏极相连接，NMOS1的源极与NMOS2的漏极相连接，NMOS2的源极和PMOS2的源极相连接，PMOS2的栅极和NMOS2的栅极相连接后，接入PMOS1和NMOS1的第一连接线，该第一连接线和局部位线连接，NMOS1和PMOS1的栅极连接后，接入PMOS2和NMOS2的第二连接线，该第二连接线作为输出。PMOS1的源极接高电平(Vdd)，NMOS1的源极还接低电平(Vss)，图中未示出。

[0009] 当该局部位线锁存模块工作时，局部位线上的驱动电路(图中未示出)给局部位线附加电流(局部位线锁存模块也处于开启状态)，使得局部位线上的存储单元充电后，通过局部位线反馈电平信号。电平信号使得PMOS2或NMOS2导通(根据电平信号是高电平还是低电平确定，高电平信号使得NMOS2导通，低电平信号使得PMOS2导通)，通过PMOS2的源极或NMOS2的源极将电平信号输出给PMOS1和NMOS1，使得PMOS1或NMOS1导通(根据电平信号是高电平还是低电平确定，高电平信号使得NMOS1导通，低电平信号使得PMOS1导通)，通过PMOS1的源极或NMOS1的源极将电平信号输出给PMOS2或NMOS2，从而将电平信号锁存住。这时，即使局部位线的电平信号发生变化，也不会影响输出到全局位线的电平信号，保证了稳定输出存储单元的电平信号，并且可以将存储单元反馈的模拟电平信号转变为数字电平信号。

[0010] 全局位线放大模块由反向放大单元、锁存单元及反向器串联组成，其中，锁存单元也可以采用多种方式实现，比如上述的方式，反向放大单元也可以采用多种方法实现，图3为现有技术的全局位线放大模块中的反向放大单元的一个具体实现电路示意图，包括：
PMOS3、NMOS3、PMOS4及NMOS4。其中，

[0011] PMOS3的栅极和NMOS3的栅极连接，接入全局总线；PMOS3的漏极和NMOS3的漏极连接；PMOS3的源极与PMOS4的漏极连接，PMOS4的源极接高电平，栅极与锁存信号连接；NMOS3的源极与NMOS3的漏极连接，PMOS4的源极接低电平，栅极与OEN信号连接。

[0012] 在工作时，开启锁存信号及OEN信号，分别导通PMOS4和NMOS4，使得PMOS3的源极接高电平，NMO3的源极接低电平。全局总线上的存储单元的电平信号使得PMOS3或NMOS3导通(根据电平信号是高电平还是低电平确定，高电平信号使得NMOS3导通，低电平信号使得PMOS3导通)，经过PMOS3或NMOS3的反向放大后输入到锁存单元中(放大倍数由PMOS3或NMOS3的性质确定)，经锁存，通过反向器反向后输出给外部设备。

[0013] 虽然上述的放大锁存电路能够读取存储单元区域各个存储单元所存储的数据，但是却会耗费大量的电能。这是因为，在读取各个存储单元所存储数据整个过程中，都需要给放大锁存电路施加电流工作，特别是给局部位线锁存模块施加电流工作，这就会耗费大量的电能。另外，由于放大锁存电路与存储单元区域的局部位线相连接，而存储单元区域中的存储单元一般都是阻容结构，这是放大锁存电路的负载，当一个局部位线上的存储单元数目很多时，负载也就会变大，尤其随着半导体技术的发展，半导体器件越来越集成，特征尺寸越来越小，一个局部位线上的存储单元数目也会越来越多。这都会在读取各个存储单元所存储的数据时，耗费大量的电能。

发明内容

[0014] 有鉴于此，本发明提供一种应用在存储器中的锁存放大电路，该电路能够在读取存储单元存储的数据时减少耗费的电能。

[0015] 本发明还提供一种存储器的存储单元区域存储数据的读取方法，该方法能够在读取存储单元存储的数据时减少耗费的电能。

[0016] 为达到上述目的，本发明实施的技术方案具体是这样实现的：

[0017] 一种应用在存储器中的锁存放大电路，包括多个局部位线锁存模块及一个全局位线放大模块，其中，

[0018] 局部位线锁存模块，用于根据施加的预充电脉冲信号，通过局部位线为局部位线上的存储单元充电，等待局部位线上的存储单元通过局部位线反馈电平信号时，再根据所施加的控制信号，接收该电平信号后发送给全局位线放大模块，所述反馈的电平信号指示存储单元所存储的数据；

[0019] 全局位线放大模块，用于通过全局位线接收到局部位线锁存模块发送的存储单元的电平信号，放大锁存后，输出给外部设备。

[0020] 局部位线锁存模块包括控制单元和锁存单元，其中，

[0021] 控制单元，用于根据施加的预充电脉冲信号开启锁存单元，等待局部位线上的存储单元通过局部位线反馈电平信号时，根据施加的控制信号再次开启锁存单元；

[0022] 锁存单元，用于在开启时通过局部位线为局部位线上的存储单元充电，接收局部位线上的存储单元通过局部位线反馈的电平信号，锁存后输出给全局位线放大模块。

[0023] 所述的局部位线锁存模块一对一连接在局部位线上；

[0024] 或者同一局部位线上连接有多个局部位线锁存模块，分别为所述局部位线上的部分存储单元充电。

[0025] 所述局部位线锁存模块由锁存单元及控制单元组成，其中，

[0026] 该锁存单元由第一P型金属氧化物半导体PMOS、第二PMOS、第一N型金属氧化物半导体NMOS和第二NMOS组成，

[0027] 第一PMOS的源极和第二PMOS的漏极相连接，第一PMOS的漏极和第一NMOS的漏极相连接，第一NMOS的源极与第二NMOS的漏极相连接，第二NMOS的源极和第二PMOS的源极相连接，第二PMOS的栅极和第二NMOS的栅极相连接后，接入第一PMOS和第一NMOS的第一连接线，该第一连接线和局部位线连接，第一NMOS和第一PMOS的栅极连接后，接入第二PMOS和第二NMOS的第二连接线，该第二连接线连接全局总线；

[0028] 控制单元由第三PMOS、第四PMOS及第三NMOS组成，第三PMOS的栅极接入预充电脉冲信号，源极接高电平，漏极接入第二PMOS和第二NMOS的连接线；第四PMOS的栅极接第一控制信号，源极接高电平，漏极分别接入第一PMOS和第二PMOS；

[0029] 第三NMOS的栅极接第二控制信号，源极接低电平，漏极分别接入第一NMOS1和第二NMOS2；

[0030] 施加的预充电脉冲信号使得第三PMOS导通，将预充电脉冲信号通过局部位线给该局部位线上的存储单元充电；当该局部位线上的存储单元反馈电平信号时，施加第一控制信号给第四PMOS使其导通及施加第二控制信号给第三NMOS使其导通，使得第一PMOS和第二PMOS处于工作状态，使得第一NMOS和第二NMOS处于工作状态；

[0031] 该局部位线上的存储单元反馈电平信号使得第二PMOS或第二NMOS导通，通过第二PMOS的源极或第二NMOS的源极将该电平信号输出给第一PMOS或第一NMOS1，使得第一PMOS或第一NMOS导通，通过第一PMOS的源极或第一NMOS的源极将该电平信号输出给第二PMOS和第二NMOS，将该电平信号锁存住后，输出给全局位线。

[0032] 一种对存储器的存储单元区域存储数据的读取方法，其特征在于，该方法包括：

[0033] 锁存放大电路中的局部位线锁存模块被施加预充电脉冲信号时开启，通过局部位线为局部位线上的存储单元充电；

[0034] 锁存放大电路中的局部位线锁存模块等待局部位线上的存储单元通过局部位线反馈电平信号，被附加控制信号时再次开启，得到该电平信号，发送给锁存放大电路中的全局位线放大模块，所述反馈的电平信号指示存储单元所存储的数据；

[0035] 锁存放大电路中的全局位线放大模块接收到局部位线锁存模块发送的存储单元的电平信号，进行放大锁存后，输出给外部设备。

[0036] 所述的局部位线锁存模块一对一连接在局部位线上；

[0037] 或者同一局部位线上连接有多个局部位线锁存模块，分别为所述局部位线上的部分存储单元充电。

[0038] 由上述技术方案可见，本发明在局部位线锁存模块增加控制单元，用于采用预充电脉冲信号开启锁存单元后关闭，锁存单元通过局部位线为局部位线上的存储单元充电，等待到读取时间点时再通过控制信号开启锁存单元，接收通过局部位线反馈的存储单元的电平信号。锁存单元，用于对接收的该电平信号进行锁存后输出给全局位线放大模块。由于本发明提供的方案并不是在整个读取过程中都为局部位线锁存模块提供电能，所以相比于现有技术来说，减少了所耗费的电能。另外，本发明当同一局部位线上的存储单元数量较多时，使得一局部位线具有多个局部位线锁存模块，分别读取一个局部位线上的部分存储单元所存储的数据，这样，有针对性的对要读取存储单元供电，而不是对所有该局部位线上的存储单元都提供电能，进一步节省了电能。

[0039] 综上，本发明提供的应用在存储器中的锁存放大电路及读取方法，在读取存储单元存储的数据时减少耗费的电能。

附图说明

[0040] 图1为现有技术锁存放大电路示意图；

[0041] 图2为现有技术的局部位线锁存模块的一个具体实现电路示意图；

[0042] 图3为现有技术的全局位线放大模块中的放大单元的一个具体实现电路示意图；

[0043] 图4为本发明提供的锁存放大电路实施例一示意图；

[0044] 图5为本发明提供的局部位线锁存模块的一个具体实现电路示意图；

[0045] 图6为本发明提供的存储器的存储单元区域存储数据的读取方法流程图；

[0046] 图7为本发明提供的锁存放大电路实施例二示意图。

具体实施方式

[0047] 为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

[0048] 从现有技术可以看出，在读取存储单元区域位于同一局部位线的各个存储单元所存储的数据时，在整个读取过程中，锁存放大电路都需要施加电流，所以这会耗费大量的电能。但是，在整个读取过程中，锁存放大电路首先要对局部位线施加电流，用于为局部位线上的各个存储单元充电，经过一段时间后，局部位线上的各个存储单元才会通过局部位线反馈电平信号给锁存放大电路，这时锁存放大电路才开始工作，将处理后的经过放大锁存的电平信号提供给外部设备。因此，在局部位线上的各个存储单元充电到反馈电平信号的过程中，锁存放大电路不需要工作，但是由于施加有电流，所以还会耗费电能。

[0049] 为了解决这个问题，本发明重新设置了锁存放大电路中的局部位线锁存模块，在局部位线锁存模块增加控制单元，用于采用预充电脉冲信号开启锁存单元后关闭，等待到读取时间点时再通过控制信号开启锁存单元，接收通过局部位线反馈的存储单元的电平信号。锁存单元，用于对接收的该电平信号进行锁存后输出给全局位线放大模块。由于本发明提供的方案并不是在整个读取过程中都为局部位线锁存模块提供电能，在局部位线上的各个存储单元充电到反馈电平信号的过程中，并不为局部位线锁存模块附加电流，也不需要耗费电能，所以相比于现有技术来说，减少了所耗费的电能。

[0050] 更进一步地，现有技术耗费电能多，也是因为局部位线上的存储单元过多导致的，特别是随着半导体器件的特征尺寸越来越小，同一局部位线上的存储单元会更多。由于局部位线上的存储单元都是阻容结构，在局部位线上施加电流时，无论是否通过局部位线反馈所存储的数据(由字线确定)，都会耗费电能。所以，即使只读取局部位线上一个存储单元所存储的数据，也都需要通过锁存放大电路同时为该局部位线上所有存储单元充电，耗费了大量的电能。因此，本发明使一局部位线具有多个局部位线锁存模块，分别读取一个局部位线上的部分存储单元所存储的数据，这样，有针对性的对要读取存储单元供电，而不是对所有该局部位线上的存储单元都供电，进一步节省了电能。

[0051] 以下对本发明提供的电路及读取方法进行详细说明。

[0052] 图4为本发明提供的锁存放大电路示意图，如图所示，包括局部位线锁存模块及全局位线放大模块，其中，

[0053] 局部位线锁存模块有多个，分别连接局部位线，用于根据施加的预充电脉冲信号，通过局部位线为局部位线上的存储单元充电，等待局部位线上的存储单元通过局部位线反馈电平信号时，再根据所施加的控制信号，接收该电平信号后发送给全局位线放大模块，所述反馈的电平信号指示存储单元所存储的数据；

[0054] 全局位线放大模块，用于通过全局位线接收到局部位线锁存模块发送的存储单元的电平信号，放大锁存后，输出给外部设备。

[0055] 在本发明中，局部位线锁存模块包括控制单元和锁存单元，其中，[0056] 控制单元，用于根据施加的预充电脉冲信号开启锁存单元，等待局部位线上的存储单元通过局部位线反馈电平信号时，根据施加的控制信号开启锁存单元；

[0057] 锁存单元，用于在开启时通过局部位线为局部位线上的存储单元充电，接收局部位线上的存储单元通过局部位线反馈电平信号，锁存后输出给全局位线放大模块。

[0058] 在本发明中，预充电脉冲信号及控制信号都由外部设备提供，外部设备根据存储器的特性，可以预先知道存储器中存储单元从通过局部位线充电到反馈得到电平信号的时间段长度，从而根据该时间段长度在相应的时间点发送预充电脉冲信号及控制信号。

[0059] 在本发明中，预充电脉冲信号的宽度也根据局部位线上的存储单元性质确定。

[0060] 本发明提供的局部位线锁存模块中的锁存单元可以采用多种方法实现，比如两个反相器反向连接实现，或者采用图2所述的结构，本发明的控制单元也可以采用多种方法实现。

[0061] 图5为本发明提供的局部位线锁存模块的一个具体实现电路示意图，其中，该锁存单元采用2个P型的MOS和2个N型的MOS组成，分别为PMOS1、PMOS2、NMOS1和NMOS2。其中，

[0062] PMOS1的源极和PMOS2的漏极相连接，PMOS1的漏极和NMOS1的漏极相连接，NMOS1的源极与NMOS2的漏极相连接，NMOS2的源极和PMOS2的源极相连接，PMOS2的栅极和NMOS2的栅极相连接后，接入PMOS1和NMOS1的第一连接线，该第一连接线和局部位线连接，NMOS1和PMOS1的栅极连接后，接入PMOS2和NMOS2的第二连接线，该第二连接线作为输出。

[0063] 控制单元由PMOS5、PMOS6及NMOS5实现。其中，

[0064] PMOS5的栅极用于接入预充电脉冲信号，源极接高电平(Vdd)，漏极接入PMOS2和NMOS2的连接线；

[0065] PMOS6的栅极接控制信号1，源极接高电平，漏极分别接入PMOS1和PMOS2；

[0066] NMOS5的栅极接控制信号2，源极接低电平，漏极分别接入NMOS1和NMOS2。

[0067] 当局部位线锁存模块要通过局部位线读取局部位线上的存储单元所存储的数据时，首先由外部设备发送预充电脉冲信号，PMOS5导通后，将预充电脉冲信号通过局部位线给该局部位线上的存储单元充电；当该局部位线上的存储单元反馈电平信号时，外部设备发送控制信号1(低电平信号)给PMOS6及发送控制信号2(高电平信号)给NMOS5，使得PMOS6和NMOS5导通，分别由PMOS6的漏极输入低电平给PMOS1和PMOS2，使得PMOS1和PMOS2处于工作状态，由NMOS5的漏极输入高电平给NMOS1和NMOS2，使得NMOS1和NMOS2处于工作状态。该局部位线上的存储单元反馈电平信号使得PMOS2或NMOS2导通(根据电平信号是高电平还是低电平确定，高电平信号使得NMOS2导通，低电平信号使得PMOS2导通)，通过PMOS2的源极或NMOS2的源极将电平信号输出给PMOS1和NMOS1，使得PMOS1或NMOS1导通(根据电平信号是高电平还是低电平确定，高电平信号使得NMOS1导通，低电平信号使得PMOS1导通)，通过PMOS1的源极或NMOS1的源极将电平信号输出给PMOS2或NMOS2，从而将电平信号锁存住后，输出给全局位线。这时，即使局部位线的电平信号发生变化，也不会影响输出到全局位线的电平信号，保证了稳定输出存储单元的电平信号。

[0068] 图6为本发明提供的存储器的存储单元区域存储数据的读取方法流程图，该方法基于图4所述的锁存放大电路，具体步骤为：

[0069] 步骤601、锁存放大电路中的局部位线锁存模块被施加预充电脉冲信号时开启，通过局部位线为局部位线上的存储单元充电，所述反馈的电平信号指示存储单元所存储的数据；

[0070] 步骤602、锁存放大电路中的局部位线锁存模块等待局部位线上的存储单元通过局部位线反馈电平信号，被附加控制信号时再次开启，得到该电平信号，发送给锁存放大电路中的全局位线放大模块；

[0071] 步骤603、锁存放大电路中的全局位线放大模块接收到局部位线锁存模块发送的存储单元的电平信号，进行放大锁存后，输出给外部设备。

[0072] 在本发明中，对于存储器的每一条局部位线，不仅仅只连接一个局部位线锁存模块，而连接多个局部位线锁存模块，将局部位线分割开，分别由不同的局部位线锁存模块读取该局部位线上的部分存储单元所存储的数据。如图7所示，图7为本发明提供的锁存放大电路实施例二示意图，在同一局部位线上具有多个局部位线锁存模块，用于分别接收该局部位线上的部分存储单元的电平信号，每个局部位线锁存模块的结构都如图4所示。

[0073] 以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。