分离式字元线的制程

摘要

本发明公开了一种埋入分离式字元线结构的制造方法，包含下列步骤。首先，提供一基板，该基板设有一沟槽。之后，在该沟槽的二个侧壁上，形成具有一第一厚度的二个衬垫。接着，利用一第一绝缘层填满该沟槽至一第一高度。然后，去除该些衬垫。最后，在相邻于该第一绝缘层的该沟槽内，沉积一导电材质至一第二高度。其中，该第一高度系大于该第二高度。

权利要求

1.一种埋入分离式字元线结构的制造方法，其特征在于，所述方法包含以下步骤：提供一基板，所述基板设有一沟槽；

在所述沟槽的二个侧壁上，形成具有一第一厚度的二个衬垫；

利用一第一绝缘层填满所述沟槽至一第一高度；

去除所述衬垫；以及

在相邻于所述第一绝缘层的所述沟槽内，沉积一导电材质至一第二高度；

其中，所述第一高度大于所述第二高度。

2.如权利要求1所述方法，其特征在于，所述形成所述衬垫的步骤包含：利用一第二绝缘层填满所述沟槽至一第二厚度；

在所述沟槽内及所述第二绝缘层上，形成具有一第三厚度的一共形硬遮罩；以及蚀刻去除所述第二绝缘层、所述硬遮罩及所述基板三者的一部分，藉以在所述基板上形成一凹陷；

其中，形成所述第一绝缘层的一第一材质不同于形成所述第二绝缘层的一第二材质。

3.如权利要求1所述方法，其特征在于，所述第一厚度与所述埋入分离式字元线结构的宽度有关。

4.如权利要求2所述方法，其特征在于，所述第三厚度与所述埋入分离式字元线结构的宽度有关。

5.如权利要求2所述方法，其特征在于，所述形成所述硬遮罩的步骤中，系利用原子层沉积法，在所述沟槽内及所述第二绝缘层上，形成具有所述第三厚度的所述共形硬遮罩。

6.如权利要求1所述方法，其特征在于，所述形成所述衬垫的步骤包含：在所述沟槽内，形成具有一第二厚度的一共形第二绝缘层；以及蚀刻去除所述第二绝缘层及所述基板二者的一部分，藉以在所述基板上形成一凹陷；

其中，形成所述第一绝缘层的一第一材质不同于形成所述第二绝缘层的一第二材质。

7.如权利要求6所述方法，其特征在于，所述第一厚度实质上等于所述第二厚度。

8.如权利要求6所述方法，其特征在于，所述第二厚度与所述埋入分离式字元线结构的宽度有关。

9.如权利要求6所述方法，其特征在于，所述形成所述第二绝缘的步骤中，系利用原子层沉积法，在所述沟槽内形成具有所述第二厚度的所述共形第二绝缘层。

10.如权利要求1所述方法，其特征在于，各所述衬垫包含至少一层材质。

说明书

分离式字元线的制程

技术领域

[0001] 本发明有关于半导体集成电路结构的制程，尤有关于一种存储单元(memory cell)的埋入分离式字元线(buried split word line)结构的制造方法。

背景技术

[0002] 半导体存储器储存复数个带有资讯的位元于存储单元阵列。例如，动态随机存取存储单元(DRAM cell)通常包含一存取场效晶体管(access FET)及一储存电容(capacitor)。许多类型的存储单元设有埋入式字元线及位线，藉由在半导体基板(substrate)形成复数个沟槽(trench)并将该些沟槽填满金属的方式，以埋入存储单元的字元线及位线。储存电容可形成于基板表面上，或形成于设置在该基板上方的金属层中。例如，在许多类型的DRAM存储单元中，埋入分离式字元线系形成于埋入式位线的上方，同时，埋入分离式字元线在沟槽中的延伸方向系正交于埋入式位线的延伸方向。

[0003] 制造半导体元件(如DRAM)的过程中，埋入分离式字元线结构使位于相邻列(row)的复数个存储单元可以分别闸控(gating)其存取场效晶体管。第1A～1E图显示埋入分离式字元线结构的传统制造方法的不同阶段的处理技术。参考图1A，垫氮化层(pad nitride)104(例如氮化硅(Si3N4))系覆盖于结晶硅(crystalline silicon)基板102上方。在此，垫氮化层104被当作一硬遮罩(hard mask)。一光阻层(photoresist)(未显示)系沉积(deposit)于该硬遮罩之上，该光阻层进行曝光(exposed)及图案定形(patterned)后，蚀刻(etched)以去除曝光的区域。之后，半导体晶片100进行蚀刻处理以将光阻层图案转移至该硬遮罩，利用该硬遮罩形成的字元线沟槽的图案，将半导体晶片100中未被硬遮罩覆盖的区域进行蚀刻以在半导体晶片100中形成字元线沟槽。基板102被蚀刻至一预设的深度后，形成字元线沟槽120。在进行后续步骤之前，该光阻层会先被移除。

[0004] 参考图1B，藉由如临场蒸气产生(In-situ steam generation，ISSG)氧化作用，将栅极氧化层(gate oxide，SiO2，GOX)106形成于各沟槽120的侧壁区122与底部124，而一粘合层(glue layer)108(例如氮化钛(TiN))再形成于栅极氧化层106上。然后，一导体层(conductivelayer)110形成于晶片100的工作面(working surface)上，其包含以化学气相沉积(chemicalvapor deposition，CVD)方式将各字元线沟槽120填满一耐火金属(refractory metal)，例如钨(Tungsten)或多晶硅(polysilicon)。接着，藉由如化学机械研磨(chemical mechanicalpolishing/planarization，CMP)方式，将晶片100的工作面磨平或平坦化后，对粘合层108及导体层110进行干蚀刻(dry etched，RIE)以在各字元线沟槽120中形成凹陷(recess)。

[0005] 参考图1C，沉积一氧化层112以填满字元线沟槽120，接着，利用等向性蚀刻(isotropicetching)来移除部分的氧化层112，蚀刻完后，各字元线沟槽120的侧壁122将遗留下二氧化硅间隙壁(oxide spacer)112a、112b。之后，字元线沟槽120被蚀刻而贯穿导体层110及粘合层108，甚至，蚀刻至基板102而在基板102形成凹陷。据此，如图1D所示，沿着各字元线沟槽120的侧壁122，导体层110被分成二部份110a、110b，同时粘合层108也被分成二部份108a、108b。参考图1E，一隔离材质114(例如二氧化硅)形成于晶片100的工作面上，同时填满各字元线沟槽120。最后，利用CMP或其他平坦化步骤，将凸出于垫氮化层104上表面的一部分隔离材质114去除。

[0006] 参考图1E，一般而言，分离式字元线110a、110b结构的高度y系与存取场效晶体管的通道(channel)长度有关，而分离式字元线110a、110b结构的宽度x系与栅极(gate)区的片电阻值(sheet resistance)有关。导体层110及粘合层108的蚀刻深度决定分离式字元线结构的高度y，而导体层110及粘合层108蚀刻深度的一致性则取决于机台能力。换言之，高度y可能因操作机台的不同而有极大差异。另一方面，在上述钨/硅蚀刻过程中，二氧化硅间隙壁112a、112b的厚度及侧向蚀刻程度决定分离式字元线结构的宽度x。然而，在蚀刻过程中很难精确地控制上述所有因素以得到一个稳定且具有一致尺寸的埋入分离式字元线结构。

发明内容

[0007] 有鉴于上述问题，本发明的目的之一是提供一种埋入分离式字元线结构的制造方法，以得到一个具有更稳定且更一致的尺寸的埋入分离式字元线结构。

[0008] 根据本发明的一实施例，系提供一种埋入分离式字元线结构的制造方法，包含下列步骤。首先，提供一基板，该基板设有一沟槽。之后，在该沟槽的二个侧壁上，形成具有一第一厚度的二个衬垫。接着，利用一第一绝缘层填满该沟槽至一第一高度。然后，去除该些衬垫。最后，在相邻于该第一绝缘层的该沟槽内，沉积一导电材质至一第二高度。其中，该第一高度系大于该第二高度。

附图说明

[0009] 图1A～图1E显示埋入分离式字元线结构的传统制造方法的不同阶段的处理技术；

[0010] 图2为本发明埋入分离式字元线结构的制造方法的第一实施例的流程图；

[0011] 图3A～图3G为根据图2的实施例，显示本发明埋入分离式字元线结构的制造方法的不同阶段的处理技术；

[0012] 图4为本发明埋入分离式字元线结构的制造方法的第二实施例的流程图；

[0013] 图5A～图5F系根据图4的实施例，显示本发明埋入分离式字元线结构的制造方法的不同阶段的处理技术。

[0014] 主要元件符号说明：

[0015] 100 晶片

[0016] 102 基板

[0017] 104 垫氮化层

[0018] 106、308、511 栅极氧化层

[0019] 108、108a、108b、309、509 粘合层

[0020] 110、110a、110b、310a、310b、510a、510b 导体层

[0021] 112、302、304、305、502、506、507 氧化层

[0022] 502a、502b 氧化层

[0023] 112a、112b、302a、302b 二氧化硅间隙壁

[0024] 114、312、512 隔离材质

[0025] 120 字元线沟槽

[0026] 122 侧壁区

[0027] 124 底部

[0028] 306、508 中心氮化层

[0029] 504 硬遮罩

[0030] 504a、504b 间隙壁

具体实施方式

[0031] 以下的说明将举出本发明的数个较佳的示范实施例及其优点。虽然在半导体存储器的任一存储单元设有许多沟槽与其他元件，但碍于篇幅的限制，各图式将只显示一沟槽。

[0032] 图2为本发明埋入分离式字元线结构的制造方法的第一实施例的流程图。图3A～图3G系根据图2的实施例，显示本发明埋入分离式字元线结构的制造方法的不同阶段的处理技术。以下，图2中的各制造步骤将利用图3A～图3G来说明。

[0033] 在开始说明本发明的制造流程之前，系假设与图1A有关的处理步骤已执行完毕。本发明由步骤212开始执行：请参考图2及图3A，系利用原子层沉积法(atomic layerdeposition，ALD)，于各沟槽120内外形成一共形(conformal)绝缘层，例如氧化层(以下称之为共形氧化层302)。请注意，在本步骤中，共形氧化层302的沉积厚度决定了埋入分离式字元线结构的宽度x(请参考图3G)，因此在进行ALD之前必须事先定义好共形氧化层302的厚度。须注意的是，在前面的揭露之中，ALD系仅作为一实施例以方便说明，并非本发明的限制。在实际运作上，任何能形成共形氧化层302的沉积法，皆属本发明的范畴。

[0034] 接着，在步骤214中，对共形氧化层302进行二氧化硅间隙壁蚀刻后，留下二氧化硅间隙壁302a、302b，如图3B所示。字元线沟槽120被蚀刻而贯穿共形氧化层302，甚至，蚀刻至基板102而在基板102上形成一凹陷。在步骤216中，藉由如ISSG氧化技术在该凹陷底部形成底部氧化层304，以及在垫氮化层104上方形成顶部氧化层305，如图3C所示。其中，该顶部氧化层305系用以保护垫氮化层104。于步骤218，沉积中心氮化层306以填满各沟槽120，然后，进行湿式化学蚀刻(wet chemical etching)，例如利用磷酸(H3PO4)溶液，以去除凸出于垫氮化层104上表面的一部分中心氮化层306。请参考图3D，接着，更进一步进行湿式化学蚀刻，例如利用磷酸溶液，使中心氮化层306形成一凹陷。实验显示：当中心氮化层306的凹陷深度越浅时，埋入分离式字元线结构310a、310b(请参考图3G)的分离情况将更好；相对地，当该凹陷深度越深时，在后续步骤中将越容易沉积导体层310a、310b。

[0035] 接着，于步骤220，进行湿式化学蚀刻，例如利用氢氟酸(HF)溶液，以去除共形氧化层302及顶部氧化层305。请参考图3F，在步骤222中，先形成一栅极氧化层308于各沟槽120的侧壁区122与底部124后，再形成一粘合层309(例如氮化钛)于栅极氧化层308之上。之后，在步骤224中，沉积一导体层，例如钨或多晶硅，以填满各字元线沟槽120后，蚀刻去除部分的导体层，而在各沟槽120内形成埋入分离式字元线结构310a、310b。接着，在步骤226中，沉积一隔离材质312，例如二氧化硅，以填满各字元线沟槽120。最后，藉由如CMP方式，将工作面磨平或平坦化，如图3G所示。

[0036] 图4为本发明埋入分离式字元线结构的制造方法的第二实施例的流程图。第5A～5F图系根据图4的实施例，显示本发明埋入分离式字元线结构的制造方法的不同阶段的处理技术。以下，图4中的各制造步骤将利用图5A～图5F来说明。

[0037] 在开始说明本发明的制造流程之前，系假设与图1A有关的处理步骤已执行完毕。本发明由步骤412开始执行：请参考图4及图5A，沉积一绝缘层，例如氧化层(以下称的为氧化层502)，以填满各沟槽120。同时，利用CMP或其他平坦化技术，移除凸出于垫氮化层
104上表面的一部分氧化层502。接着，对氧化层502进行蚀刻，使氧化层502在沟槽120中形成一凹陷。之后，于步骤414，利用ALD来将一共形硬遮罩504(例如氮化钛)形成于各沟槽120内外。请注意，在本步骤中，共形硬遮罩504的沉积厚度决定了埋入分离式字元线结构的宽度x(请参考图5F)，因此在进行ALD之前必须事先定义好硬遮罩504的厚度。须注意的是，在前面的揭露之中，ALD系仅作为一实施例以方便说明，并非本发明的限制。在实际运作上，任何能形成共形硬遮罩504的沉积法，皆属本发明的范畴。

[0038] 于步骤416，对共形硬遮罩504进行间隙壁蚀刻后，形成间隙壁504a、504b，如图5B所示。字元线沟槽120被蚀刻而贯穿共形硬遮罩504及氧化层502，甚至，蚀刻至基板102而在基板102上形成一凹陷。在步骤418中，藉由如ISSG氧化技术在该凹陷底部形成底部氧化层506，以及在垫氮化层104上方形成顶部氧化层507，如图5C所示。其中，该顶部氧化层507系用以保护垫氮化层104。于步骤420，沉积中心氮化层508以填满各沟槽120，然后，进行湿式化学蚀刻，例如利用磷酸溶液，以去除凸出于垫氮化层104上表面的一部分中心氮化层508。请参考图5D，在更进一步进行湿式化学蚀刻后，例如利用磷酸溶液，进而在中心氮化层508上形成一凹陷。实验显示：当中心氮化层508的凹陷深度越浅时，埋入分离式字元线结构510a、510b(请参考图5F)的分离情况将更好；相对地，当该凹陷深度越深时，在后续步骤中将越容易沉积导体层510a、510b。

[0039] 接着，于步骤422，进行湿式化学蚀刻，例如利用氢氟酸(HF)溶液，以去除氧化层502、硬遮罩504及顶部氧化层507，如图5E所示。请参考图5F，在步骤424中，先形成一栅极氧化层511于各沟槽120的侧壁区122与底部124后，再形成一粘合层509(例如氮化钛)于栅极氧化层511之上。之后，在步骤426中，沉积一导体层，例如钨或多晶硅，以填满各字元线沟槽120后，蚀刻去除部分的导体层，而在各沟槽120内形成埋入分离式字元线结构510a、510b。接着，在步骤528中，沉积一隔离材质512，例如二氧化硅，以填满各字元线沟槽120。最后，藉由如CMP方式，将工作面磨平或平坦化，如图5F所示。

[0040] 从图3C可以观察到，沿着沟槽120的二侧壁122所形成的二个衬垫(liner)302a、302b，各包含一氧化层302；另外，从图5C可以观察到，沿着沟槽120的二侧壁122所形成的二个衬垫503a、503b，则分别包含二层不同材质，即一氧化层(502a或502b)及一硬遮罩(504a或504b)。在实际运作时，因为对氧化层502进行间隙壁蚀刻处理不会影响或损害到硬遮罩504，因此同样在进行间隙壁蚀刻处理(于步骤214及416)之后，本领域技术人士可以理解的是：硬遮罩504a、504b的外型轮廓会维持得比氧化层302a、302b更好。须注意的是，在前面的揭露之中，图3C的衬垫(302a或302b)包含一层材质及图5C的衬垫(503a或
503b)包含二层材质系仅作为实施例以方便说明，并非本发明的限制，本发明并未限制各衬垫中材质层的数量。实际实施时，其他适合的材质层数量，例如三层，也可用以形成各衬垫。
在图2及图4的实施例中，埋入分离式字元线结构的宽度x分别在步骤212及414中藉由ALD来定义。本发明的特色之一是：在沟槽120中形成或沉积该埋入分离式字元线结构之后，后续将没有任何蚀刻处理会影响埋入分离式字元线结构的宽度x。

[0041] 以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。