本发明为一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器，包括：第一模拟减法器、第一增益单元、至少一个辅助量化器、第二增益单元、第二模拟减法器、内部Sigma-Delta调制模块、移位寄存器、数字减法器和反馈DAC。本发明在提高精度的同时，不仅降低了对组件非理想性的敏感，而且大大增加了输入信号水平。
1.一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器，其特征在于，包括：第一模拟减法器（110a）、第一增益单元（120a）、至少一个辅助通路中的第一量化器（130）、第二增益单元（120b）、第二模拟减法器（110b）、内部Sigma-Delta调制模块（140）、移位寄存器（150）、数字减法器（160）和反馈通路中的第一DAC（170）；
所述第一模拟减法器（110a）接收该Sigma-Delta调制器的输入信号并通过所述反馈通路中的第一DAC（170）与该Sigma-Delta调制器的输出端连接，用于得到所述输入信号与经所述反馈通路中的第一DAC（170）转换到模拟域的输出信号之差；所述辅助通路中的第一量化器（130）包括依次串联连接的第一ADC（131）和第二DAC（132），所述第一ADC（131）的输入端与所述第一模拟减法器（110a）的输出端连接，第一ADC（131）的输入信号是所述第一模拟减法器（110a）的输出信号；所述第二模拟减法器（110b）通过所述第二增益单元（120b）与所述第二DAC（132）的输出端连接并通过所述第一增益单元（120a）与所述第一模拟减法器（110a）的输出端连接，用于得到所述第二DAC（132）的输出经第二增益单元（120b）后产生的信号与所述第一模拟减法器（110a）的输出经第一增益单元（120a）后产生的信号之差；所述内部Sigma-Delta调制模块（140）的输入端与所述第二模拟减法器（110a）的输出端连接，其输入信号是所述第二模拟减法器（110b）的输出信号；所述数字减法器（160）与所述第一ADC（131）的输出端连接并通过所述移位寄存器（150）与所述内部Sigma-Delta调制模块（140）的输出端连接，用于得到所述第一ADC（131）的输出信号与所述内部Sigma-Delta调制模块（140）的输出经所述移位寄存器（150）后产生的信号之差，即为该Sigma-Delta调制器的输出信号。
2.如权利要求1所述的Sigma-Delta调制器，其特征在于，所述第一ADC（131）和第二DAC（132）分别为低位高速ADC和DAC。
3.如权利要求1所述的Sigma-Delta调制器，其特征在于，所述内部Sigma-Delta调制模块（140）为具有单位增益信号传输函数的Sigma-Delta调制模块。
4.如权利要求3所述的Sigma-Delta调制器，其特征在于，所述内部Sigma-Delta调制模块（140）包括第一积分器（210a）、第二积分器（210b）、第三积分器（210c）、第二量化器（220）、第一负反馈（230a）、第二负反馈（230b）、第一输入前馈（240a）、第二输入前馈（240b）、第三输入前馈（240c）、内部负反馈（250）、内部前馈（260）、第一增益模块（270a）、第二增益模块（270b）、第三增益模块（270c）、第一加法器（280a）、第二加法器（280b）、第三加法器（280c）和第四加法器（280d）；所述第一加法器（280a）的输入分别是具有单位增益信号传输函数的内部Sigma-Delta调制模块的输入X经第一输入前馈（240a）后的信号和第一负反馈（230a）的信号，其输出作为第一积分器（210a）的输入信号；所述第二加法器（280b）的输入分别是第一积分器（201a）的输出经第一增益模块（270a）后的信号和第三积分器（210c）的输出经内部负反馈（250）后的信号，其输出作为第二积分器（210b）的输入信号；第三加法器（280c）的输入分别是第二积分器（210b）的输出经第二增益模块（270b）后的信号，具有单位增益信号传输函数的内部Sigma-Delta调制模块的输入X经第二输入前馈（240b）后的信号，第一积分器（210a）的输出经内部前馈（260）后的信号，和第二负反馈（230b）的信号，其输出作为第三积分器（210c）的输入信号；第四加法器（280d）的输入分别是具有单位增益信号传输函数的内部Sigma-Delta调制模块的输入X经第三输入前馈（240c）后的信号和第三积分器（210c）的输出经第三增益模块（270c）后的信号，其输出作为第二量化器（220）的输入信号；第二量化器（220）包括依次串联连接的低位高速第二ADC（221）和第三DAC（222），第二ADC（221）的输出即为具有单位增益信号传输函数的内部Sigma-Delta调制模块的输出信号Y，第三DAC（222）的输出是第一负反馈（230a）和第二负反馈（230b）的输入信号。
5.如权利要求1所述的Sigma-Delta调制器，其特征在于，所述第一增益单元（120a）和所述第二增益单元（120b）的增益系数相等。
6.如权利要求5所述的Sigma-Delta调制器，其特征在于，所述增益系数的最大值取决于所述内部Sigma-Delta调制模块（140）的最大可以允许的归一化输入信号水平、所述辅助通路中的第一量化器（130）量化水平的数量以及所述内部Sigma-Delta调制模块（140）的参考电压与所述辅助通路中的第一量化器（130）的参考电压的比值。
7.如权利要求1所述的Sigma-Delta调制器，其特征在于，所述移位寄存器（150）的移位个数取决于所述第一增益单元（120a）或第二增益单元（120b）增益系数的倒数。
8.一种包括权利要求1-7中任意一项所述的Sigma-Delta调制器的Sigma-Delta模数转换器，其特征在于，还包括：用于过滤带外输入信号的前置抗混叠滤波器和用于后端滤除高频噪声、降低采样频率的数字滤波器。
Sigma-Delta调制器及包括该调制器的Sigma-Delta模数
转换器
技术领域
[0001] 本发明涉及模数转换器和信号处理的集成电路技术领域，特别的，涉及一种能增大输入信号范围、提高精度并降低对组件非理想性要求的Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器。
背景技术
[0002] 基于过采样和噪声整形技术，Sigma-Delta模数转换器(ADC)已被广泛用于低到高带宽，高精度，低压低功耗通信系统中。基本的Sigma-Delta ADC包括用于过滤带外输入信号的前置抗混叠滤波器，实现将线路噪声和量化噪声推向高频的Sigma-Delta调制器(SDM)，以及后端滤除高频噪声、降低采样频率的数字滤波器，这其中Sigma-Delta调制器对整个ADC的性能起到了决定性的作用，它主要由环路滤波器和量化器等部分组成。这里，将量化器理解为输入和输出均为模拟量的器件，则其输出与输入的差即为量化噪声，于是量化器就由依次串联连接的相同位数的低位高速ADC和DAC(数模转换器)组成。
[0003] Sigma-Delta调制器的精度主要决定于调制器的阶数(R)，过采样率(OSR)和量化器的位数(B)。然而，随着调制器阶数地增加(R＞2)，系统会变得不稳定；更高的过采样率意味着需要更高的采样频率(fs)或者更低的信号带宽(fb)，前者将增加能耗，而后者会限制系统在宽带领域的应用；更大的量化器位数需要更复杂的动态组件匹配(DEM)线路对反馈数模转换器的错误进行纠正，这样会消耗更多的能量与芯片面积，加重时序限制并增加不需要的频谱弦音。于是，为了平衡带宽、精度和能耗，需要开发新的鲁棒结构。
[0004] 在单环前馈低失真结构【S.Silva，U.Moon，J.Steensgaard，G.Temes，Electron Lett.，37，737(2001)】中，通过使用单位增益信号传输函数(Unity-STF)，Sigma-Delta调制器的环路滤波器只需要处理量化噪声，而无需处理大摆幅的调制器输入信号，因此降低了对运算放大器输出摆幅等线路非理想性的要求，节省了能耗。然而，随着调制器阶数的增加和过采样率的降低，单环结构的稳定性问题会限制其动态范围。多级拓扑(MASH)将固有稳定的一阶或二阶单级结构级联起来，从而可以在提高阶数的同时确保系统的稳定性，这样就可以应用更具挑战性的设计参数，于是即使过采样率很低也能得到很大的输入信号水平。但是，此结构需要非常高精度的模拟线路使其模拟和数字滤波器精确匹配，这将导致高能耗。
[0005] 因此，对Sigma-Delta调制器而言，如何在提高精度、增大输入动态范围的同时降低对组件非理想性的要求进而实现低能耗，成为了迫切需要解决的问题。
发明内容
[0006] (一)要解决的技术问题
[0007] 本发明的目的在于提供一种高精度、宽输入动态范围的Sigma-Delta调制器，与传统结构相比，可以在降低对组件性能要求的情况下，使输入信号水平远高于调制器的参考电压。
[0008] (二)技术方案
[0009] 为了解决上述技术问题，本发明提供一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器，包括：第一模拟减法器、第一增益单元、至少一个辅助量化器、第二增益单元、第二模拟减法器、内部Sigma-Delta调制模块、移位寄存器、数字减法器和反馈DAC；
[0010] 所述第一模拟减法器接收该Sigma-Delta调制器的输入信号并通过所述反馈DAC与该Sigma-Delta调制器的输出端连接，用于得到所述输入信号与经所述反馈DAC转换到模拟域的输出信号之差；所述辅助量化器包括依次串联连接的ADC和DAC，所述ADC的输入端与所述第一模拟减法器的输出端连接，ADC的输入信号是所述第一模拟减法器的输出信号；所述第二模拟减法器通过所述第二增益单元与所述DAC的输出端连接并通过所述第一增益单元与所述第一模拟减法器的输出端连接，用于得到所述DAC的输出经第二增益单元后产生的信号与所述第一模拟减法器的输出经第一增益单元后产生的信号之差；所述内部Sigma-Delta调制模块的输入端与所述第二模拟减法器的输出端连接，其输入信号是所述第二模拟减法器的输出信号；所述数字减法器与所述ADC的输出端连接并通过所述移位寄存器与所述内部Sigma-Delta调制模块的输出端连接，用于得到所述ADC的输出信号与所述内部Sigma-Delta调制模块的输出经所述移位寄存器后产生的信号之差，即为该Sigma-Delta调制器的输出信号。
[0011] 优选地，所述ADC和DAC分别为低位高速ADC和DAC。
[0012] 优选地，所述内部Sigma-Delta调制模块为具有单位增益信号传输函数的Sigma-Delta调制模块。
[0013] 优选地，所述内部Sigma-Delta调制模块包括第一积分器、第二积分器、第三积分器、量化器、第一负反馈、第二负反馈、第一输入前馈、第二输入前馈、第三输入前馈、内部负反馈、内部前馈、第一增益模块、第二增益模块、第三增益模块、第一加法器、第二加法器、第三加法器和第四加法器；所述第一加法器的输入分别是具有单位增益信号传输函数的内部Sigma-Delta调制模块的输入X经第一输入前馈后的信号和第一负反馈的信号，其输出作为第一积分器的输入信号；所述第二加法器的输入分别是第一积分器的输出经第一增益模块后的信号和第三积分器的输出经内部负反馈后的信号，其输出作为第二积分器的输入信号；第三加法器的输入分别是第二积分器的输出经第二增益模块后的信号，具有单位增益信号传输函数的内部Sigma-Delta调制模块的输入X经第二输入前馈后的信号，第一积分器的输出经内部前馈后的信号，和第二负反馈的信号，其输出作为第三积分器的输入信号；第四加法器的输入分别是具有单位增益信号传输函数的内部Sigma-Delta调制模块的输入X经第三输入前馈后的信号和第三积分器的输出经第三增益模块后的信号，其输出作为量化器的输入信号；量化器包括依次串联连接的低位高速ADC和DAC，ADC的输出即为具有单位增益信号传输函数的内部Sigma-Delta调制模块的输出信号Y，DAC的输出是第一负反馈和第二负反馈的输入信号。
[0014] 优选地，所述第一增益单元和所述第二增益单元的增益系数相等。
[0015] 优选地，所述增益系数的最大值取决于所述内部Sigma-Delta调制模块的最大可以允许的归一化输入信号水平、所述辅助量化器量化水平的数量以及所述内部Sigma-Delta调制模块的参考电压与所述辅助量化器的参考电压的比值。
[0016] 优选地，所述移位寄存器的移位个数取决于所述第一增益单元或第二增益单元增益系数的倒数。
[0017] 本发明还提供一种包括上述Sigma-Delta调制器的Sigma-Delta模数转换器，还包括：用于过滤带外输入信号的前置抗混叠滤波器和用于后端滤除高频噪声、降低采样频率的数字滤波器。
[0018] (三)有益效果
[0019] 本发明由于在Sigma-Delta调制器的内部使用了具有单位增益信号传输函数的内部Sigma-Delta调制模块，输入信号组件不会出现在各个积分器的输出端，降低了对运放输出摆幅等非理想性的要求；同时，通过采用多输入前馈和反馈结构，量化器前的加法器得到简化，避免了使用复杂的无源加法器造成的信号衰减或有源加法器造成的能耗增加以及时序的紧张；内部前馈的使用帮助节省了一对前馈与反馈分支；内部负反馈则优化了噪声传输函数的零点，降低了带内噪声。接下来，通过在具有单位增益信号传输函数的内部Sigma-Delta调制模块前加入辅助量化器，降低了其输入信号，这样即使所述Sigma-Delta调制器的输入信号水平高于参考电压，具有单位增益信号传输函数的内部Sigma-Delta调制模块也不会过载，从而增大了所述Sigma-Delta调制器的输入动态范围。另外，通过数字域的减法操作和全局反馈的应用，消除了辅助量化器所引入的额外量化噪声。最后，增大整个调制器的第一或第二增益单元的增益系数有助于提高精度。于是，与传统结构的Sigma-Delta调制器相比，本发明在提高精度的同时，不仅降低了对组件非理想性的敏感，而且大大增加了输入信号水平。
附图说明
[0020] 图1是本发明能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器一实施例的结构示意图；
[0021] 图2是本发明能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器中具有单位增益信号传输函数的内部Sigma-Delta调制模块一实施例的结构示意图；
[0022] 图3是本发明一实施例单位增益信号传输函数的内部Sigma-Delta调制模块各个积分器和调制器的输出仿真频谱图；
[0023] 图4是本发明一实施例单位增益信号传输函数的内部Sigma-Delta调制模块各个积分器的输出电压水平发生次数仿真图；
[0024] 图5是本发明一实施例能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器和其内部单位增益信号传输函数Sigma-Delta调制模块的信号与量化噪声比随输入信号水平的变化在理想模块下的仿真图；
[0025] 图6是本发明一实施例能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器和其内部单位增益信号传输函数Sigma-Delta调制模块的信号与噪声失真比随输入信号水平的变化在非理想模块下的仿真图。
具体实施方式
[0026] 下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不是限制本发明的范围。
[0027] 如图1所示的本发明一实施例提供了一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器，包括：第一模拟减法器110a、第一增益单元120a、辅助量化器130、第二增益单元120b、第二模拟减法器110b、内部Sigma-Delta调制模块140、移位寄存器150、数字减法器160和反馈DAC170；所述第一模拟减法器110a接收该Sigma-Delta调制器的输入信号并通过所述反馈DAC170与该Sigma-Delta调制器的输出端连接，用于得到所述输入信号与经所述反馈DAC转换到模拟域的输出信号之差；所述辅助量化器130包括依次串联连接的低位高速ADC131和DAC132，所述ADC131的输入端与所述第一模拟减法器110a的输出端连接，ADC131的输入信号是所述第一模拟减法器110a的输出信号；所述第二模拟减法器110b通过所述第二增益单元120b与所述DAC132的输出端连接并通过所述第一增益单元120a与所述第一模拟减法器110a的输出端连接，用于得到所述DAC132的输出经第二增益单元120b后产生的信号与所述第一模拟减法器110a的输出经第一增益单元
120a后产生的信号之差；所述内部Sigma-Delta调制模块140的输入端与所述第二模拟减法器110a的输出端连接，其输入信号是所述第二模拟减法器110b的输出信号；所述数字减法器160与所述ADC131的输出端连接并通过所述移位寄存器150与所述内部Sigma-Delta调制模块140的输出端连接，用于得到所述ADC131的输出信号与所述内部Sigma-Delta调制模块140的输出经所述移位寄存器150后产生的信号之差，即为该Sigma-Delta调制器的输出信号。
[0028] 所述第一增益单元120a和所述第二增益单元120b的增益系数相等。所述增益系数的最大值取决于所述内部Sigma-Delta调制模块140的最大可以允许的归一化输入信号水平、所述辅助量化器130量化水平的数量以及所述内部Sigma-Delta调制模块140的参考电压与所述辅助量化器130的参考电压的比值。
[0029] 另外，移位寄存器150的移位个数取决于第一增益单元120a或第二增益单元120b增益系数的倒数1/d。
[0030] 根据具有上述结构Sigma-Delta调制器的线性结构得出方程：
[0031]
[0032] 其中，NTF和E1分别为具有单位增益信号传输函数的内部Sigma-Delta调制器140的噪声传输函数和量化噪声。由公式(1)可见，通过使用数字域的减法器160和全局反馈DAC170，由辅助量化器130所引入的额外量化噪声E2被完全消除；同时，E1不仅仍然被NTF所整形，而且还引入了一个额外的衰减系数d，d越大，E1被衰减得越多。d的最大值受具有单位增益信号传输函数的内部Sigma-Delta调制器140的最大输入信号水平等因素的限制，可表示为：
[0033]
[0034] 其中，η为单位增益信号传输函数的内部Sigma-Delta调制器140的最大可允许的归一化输入信号水平，是一个取值在0.5到0.8之间的常量；M2为辅助量化器130量化水平的数量；Vref1和Vref2分别为单位增益信号传输函数的内部Sigma-Delta调制器140和辅助量化器130的参考电压。为了减少实际芯片测试中参考电压源的数量，在本实施例中，Vref1和Vref2具有相等的电压值；由于过大的M2会加重辅助量化器130的电路复杂性以及能量和面积的消耗，在本实施例中，取M2为17，即4位的辅助量化器130；同时，为了防范单位增益信号传输函数的内部Sigma-Delta调制器140发生过载，在本实施例中，η取最保守的0.5。此外，考虑到移位寄存器150的移位个数取决于1/d，为了简化移位寄存器150的实现，d应该取2的整数幂次。综合以上考虑，在本实施例中，d的最大值取为8。
[0035] 如图2所示为本发明实施例中单位增益信号传输函数的内部Sigma-Delta调制器的结构示意图，包括第一积分器210a、第二积分器210b、第三积分器210c、量化器220、第一负反馈230a、第二负反馈230b、第一输入前馈240a、第二输入前馈240b、第三输入前馈240c、内部负反馈250、内部前馈260、第一增益模块270a、第二增益模块270b、第三增益模块270c、第一加法器280a、第二加法器280b、第三加法器280c和第四加法器280d。第一加法器280a的输入分别是单位增益信号传输函数的内部Sigma-Delta调制器的输入X经第一输入前馈240a(b1)后的信号和第一负反馈230a(a1)的信号，其输出作为第一积分器210a的输入信号。第二加法器280b的输入分别是第一积分器201a的输出经第一增益模块270a(c1)后的信号和第三积分器210c的输出经内部负反馈250(g)后的信号，其输出作为第二积分器210b的输入信号。第三加法器280c的输入分别是第二积分器210b的输出经第二增益模块270b(c2)后的信号，单位增益信号传输函数的内部Sigma-Delta调制器的输入X经第二输入前馈240b(b2)后的信号，第一积分器210a的输出经内部前馈260(f)后的信号，和第二负反馈230b(a2)的信号，其输出作为第三积分器210c的输入信号。第四加法器280d的输入分别是单位增益信号传输函数的内部Sigma-Delta调制器的输入X经第三输入前馈240c(b3)后的信号和第三积分器210c的输出经第三增益模块270c(c3)后的信号，其输出作为量化器220的输入信号。量化器220由依次串联连接的低位高速ADC221和DAC222组成，ADC221的输出即为单位增益信号传输函数的内部Sigma-Delta调制器的输出信号Y，DAC222的输出是第一负反馈230a(a1)和第二负反馈的输入信号230b(a2)。其中，本实施例选择了4bit量化器；内部负反馈250的使用使得内部Sigma-Delta调制器的NTF的零点被优化，从而降低了带内噪声；内部前馈260的使用避免了第二积分器210b的输入端引入X的前馈支路和Y的负反馈支路。此外，通过采用第二负反馈230b、第二输入前馈
240b和内部前馈260，量化器前的加法器280d只有简单的两个输入端，这就避免了使用复杂的无源加法器造成的信号衰减或有源加法器造成的能耗增加以及时序的紧张。为了得到满足单位增益信号传输函数的内部Sigma-Delta调制器的各增益系数，根据具有上述结构的内部Sigma-Delta调制器的线性结构得出其信号传输函数(STF)的方程：
[0036] STFnum＝b3+(b2c3-3b3)·z-1+(3b3-2b2c3+b1c3f+b3c2g)·z-2
[0037] +(b2c3-b3-b1c3f-b3c2g+b1c1c2c3)·z-3
[0038] STFden＝1+(a2c3-3)·z-1+(3-2a2c3+a1c3f+c2g)·z-2
[0039] +(a2c3-1-a1c3f-c2g+a1c1c2c3)·z-3
[0040] 其中，STFnum和STFden分别是此STF的分子和分母多项式。对比STF的分子和分母多项式的系数，可知，当满足条件b3＝1，a1＝b1，a2＝b2时，STF＝1。根据此条件以及满足WCDMA通讯标准的1.92MHz带宽和12位精度的要求，本实施例利用Matlab程序，在8倍的过采样率，3.5倍的最大NTF带外增益情况下，用反切比雪夫滤波器并优化NTF的零点，可得到此内部Sigma-Delta调制器的除f之外的所有增益参数。又因为f的取值不会影响STF＝1，所以f的值可以用Matlab/Simulink进行仿真，用枚举的方法找出。最终，为了在电路实现中便于应用单位电容，还需要将各增益参数进行有理数到分数的近似。
[0041] 利用Matlab/Simulink仿真工具，在理想的组件情况下，本实施例首先对单位增益信号传输函数的内部Sigma-Delta调制器进行模拟，仿真参数如下：过采样率为8，信号带宽为2MHz，输入信号频率为66.4kHz、幅度为-2dBFS(相对于此内部Unity-STF SDM的参考电压)，仿真结果如图3和图4。从图3可以看出，在调制器的各个积分器的输出端，没有调制器的输入信号组件，也就是说调制器的环路滤波器中只需要处理量化噪声；同时，从调制器的输出频谱也可以看到在带内由内部负反馈250引入的NTF零点所产生的降低噪声的效果。从图4可见，各个积分器的输出都被限制在±0.1倍的参考电压之内，这样低的输出电压摆幅对运放性能的要求很低。
[0042] 利用Matlab/Simulink仿真工具，在理想的组件情况下，本实施例其次对能增大输入信号范围提高精度的低线路敏感性的整体Sigma-Delta调制器进行模拟，并与其内部单位增益信号传输函数的Sigma-Delta调制模块进行了对比。如图5所示，相比内部单位增益信号传输函数的Sigma-Delta调制模块，本发明实施例的整体Sigma-Delta调制器能将峰值信号与量化噪声比从69dB(约11.2位精度)提升到93dB(约15.2位精度)，也就是提高了大约4位的精度；将最大输入信号范围从-2dBFS提升到6dBFS，也就是提高了大约2.5倍。而且，注意到本发明实施例的整体Sigma-Delta调制器的最大输入信号范围6dBFS大于0dBFS，也就是说已经超过了调制器的参考电压大约2倍。
[0043] 利用Matlab/Simulink仿真工具，应用中芯国际0.13μm混合信号工艺参数，用于模拟的组件使用如表1的苛刻性能条件：
[0044]
[0045]
[0046] 表1
[0047] 仿真结果如图6所示，由于考虑非理想性后，调制器的结构中会出现量化噪声外的其它噪声和失真，所以图6的纵坐标由图5的信号与量化噪声比(SQNR)改为了信号与噪声失真比(SNDR)。可以看出，引入表1苛刻的非理想性参数后，本实施例能增大输入信号范围提高精度的低线路敏感性的Sigma-Delta调制器的精度仅降低了2位，从约15.2位下降到了约13.2位(81dB的峰值SNDR)，这仍然可以满足WCDMA的应用；并且，最大输入信号范围仍然维持在6dBFS。同时，如图6，内部单位增益信号传输函数的Sigma-Delta调制模块也表现了对组件非理想性的较低敏感性。这些表明，即使实现本实施例Sigma-Delta调制器的组件非理想性很差，本实施例的Sigma-Delta调制器仍然可以在提高精度的同时增大输入信号的范围，表现了很低的线路敏感性。
[0048] 本发明的原理和实施例都是通过具有单位增益信号传输函数的3阶带一个辅助量化器的离散时间Sigma-Delta调制器结构来阐述的，但是本发明方法并不仅限于此结构。基于本发明的精神，任何具有单位增益信号传输函数的Sigma-Delta调制模块均可用于本发明；辅助量化器的数量可大于一个。
[0049] 本发明所述的包括上述的Sigma-Delta调制器的Sigma-Delta模数转换器，还包括：用于过滤带外输入信号的前置抗混叠滤波器和用于后端滤除高频噪声、降低采样频率的数字滤波器。
[0050] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
