一种用于高增益扩频通信系统的快速伪码捕获方法

摘要

本发明涉及一种具有低搜索计算量的快速伪码捕获方法，属于扩频通信中的伪码捕获技术领域。该方法从码相位域着手，通过合并每个chip时间内所有待搜索码相位达到缩减待搜索二维不确定空间规模的目的；其主要操作是对采样所得数据在一个chip时间长度内进行分段求平均处理，再将平均处理所得数据与本地伪码作相关运算，按所得相关峰值判定是否捕获到信号。由于平均处理后每个chip对应一个样值点，上述基于数据分段平均处理的捕获方法与单倍chip速率采样捕获法具有同样低的搜索计算量，同时在噪声性能方面有较大的改善。本发明能够利用较少的硬件资源实现快速可靠的伪码捕获。

权利要求

1.一种用于高增益扩频通信系统的快速伪码捕获方法，其特征在于：具体包括如下步骤：步骤1.将采样所得数据r(n)在一个chip时间长度内进行分段求平均处理，每R个连续采样点分为一组并求均值，将所求均值构造为一个新的序列r1(n)；其中，R为接收机模数转换采样速率与信号的chip速率之比；n表示数据序列的序号，取值为自然数，即n=1,2,3，……；

步骤2.将步骤1构造的新序列r1(n)存储在序列存储器L中，转入步骤3；

步骤3.利用本地PN码为抽头构造匹配滤波器，将序列存储器L的输出L(n)输入匹配滤波器，寻找匹配滤波器在一个伪码周期内的最大输出值Vmax，若Vmax>TH，转到步骤5，否则转到步骤4；其中TH为预先设定的捕获门限值；

步骤4.构造序列

r2(n)＝r1(n)·exp(j2πmRsnTc)

其中，Rs为扩频前符号速率，Tc为每个chip持续时间，m按如下顺序依次取值：{1，-1，

2，-2，3，-3，...，N，-N}，N按下式取值，dfmax为已知的最大频偏范围，round表示就近取整；

m每取一个值生成一个新序列r2(n)，输入序列存储器L替换原存储序列，返回步骤3中重新搜索；

步骤5.捕获成功，搜索所得频偏值为m·Rs，相位值为当前L(n)第1点对应的原r(n)中R个数据点的中间点，且该点与本地PN码第1个相位点对齐；

至此，接收机伪码捕获流程结束。

2.根据权利要求1所述的一种用于高增益扩频通信系统的快速伪码捕获方法，其特征在于：所述步骤5中捕获成功时序列L(n)为步骤1得到的r1(n)，则搜索所得频偏值为0Hz。

说明书

一种用于高增益扩频通信系统的快速伪码捕获方法

技术领域

[0001] 本发明涉及一种具有低搜索计算量的快速伪码捕获方法，属于扩频通信技术领域。

背景技术

[0002] 在扩频通信系统中，伪码捕获是接收机解调信号需要进行的第一步处理，也是整个数字接收系统中计算复杂度最高、消耗硬件资源最多的一个环节。捕获的实质即在码相位域和频域进行二维搜索，通过与本地伪码和载波作相关运算，找到一个匹配度最高的码相位点和频偏点。

[0003] 高增益扩频通信系统是指具有大扩频增益的扩频系统。由于在高增益扩频通信系统中，待搜索的码相位点数极多，使得相应的搜索计算量极大，因而给快速伪码捕获带来了巨大的挑战。为此，各国学者提出了大量的伪码快速捕获技术以降低搜索计算量，使得接收机既能够快速捕获伪码，同时消耗的硬件资源也在可承受范围内，其典型代表有XFAST法、DAM捕获法等。然而，上述各种捕获方法的本质都是以噪声性能换取搜索计算量性能，即在降低计算量的同时大幅抬高工作信噪比门限，因而在中低信噪比场合的应用严重受限。快速伪码捕获的另一类方法是降低搜索码相位分辨率，最优情况为每个chip只取1个采样点用于捕获，即单倍chip速率采样捕获法。该方法通过减少采样点来降低计算量，缺点在于所取采样点很可能偏离最佳采样点较远，导致该方法在中低信噪比条件下检测概率不高，即噪声性能不理想。

发明内容

[0004] 本发明的目的是为了解决现有各类伪码捕获方法不能在保证噪声性能的同时降低搜索计算量的问题，提出一种适用于高增益扩频通信系统的快速伪码捕获方法。

[0005] 用于高增益扩频通信系统的快速伪码捕获方法的设计思想为：从码相位域着手，通过合并每个chip时间内所有待搜索码相位达到缩减待搜索二维不确定空间规模的目的，从而大幅度减小搜索计算量，实现在消耗较少硬件资源的条件下快速捕获伪码相位。

[0006] 本发明所述方法的主要操作是对采样所得数据在一个chip时间长度内进行分段求平均处理，再将平均处理所得数据与本地伪码作相关运算，按所得相关峰值判定是否捕获到信号。由于平均处理后每个chip对应一个样值点，上述基于数据分段平均处理的捕获方法与单倍chip速率采样捕获法具有同样低的搜索计算量，同时在噪声性能方面有较大的改善。因此，本发明所述方法既大幅缩减了搜索计算量，又最大限度的保证了噪声性能不退化，从而能够做到利用较少的硬件资源实现快速可靠的伪码捕获。

[0007] 本发明的具体实施步骤如下：

[0008] 步骤1.将采样所得数据r(n)在一个chip时间长度内进行分段求平均处理，每R个连续采样点分为一组并求均值，将所求均值构造为一个新的序列r1(n)；其中，R为接收机模数转换(ADC)采样速率与信号chip速率之比；

[0009] 步骤2.将步骤1构造的新序列r1(n)存储在序列存储器L中，转入步骤3；

[0010] 步骤3.利用本地PN码为抽头构造匹配滤波器，将序列存储器L的输出L(n)输入匹配滤波器，寻找匹配滤波器在一个伪码周期内的最大输出值Vmax，若Vmax＞TH，转到步骤5，否则转到步骤4；其中TH为预先设定的捕获门限值；

[0011] 步骤4.构造序列

[0012] r2(n)＝r1(n)·exp(j2πmRsnTc) (1)

[0013] 其中，Rs为扩频前符号速率，Tc为每个chip持续时间，m按如下顺序依次取值：{1，-1，2，-2，3，-3，...，N，-N}，N按式(2)取值，dfmax为已知的最大频偏范围，round表示就近取整；

[0014]

[0015] m每取一个值生成一个新序列r2(n)，输入序列存储器L替换原存储序列，返回步骤3中重新搜索；

[0016] 步骤5.此时捕获成功，若此时序列L(n)为步骤1得到的r1(n)，则搜索所得频偏值为0Hz，否则搜索所得频偏值为m·Rs，相位值为当前L(n)第1点对应的原r(n)中R个数据点的中间点(该点与本地PN码第1个相位点对齐)；

[0017] 至此，接收机伪码捕获流程结束。

[0018] 有益效果

[0019] 本发明用于高增益扩频通信系统的快速伪码捕获方法的优点为：

[0020] (1)在大幅缩减捕获所需硬件资源及伪码捕获时间的同时保证较好的噪声性能，尤其适用于对传输速率有较高要求的场合，如高增益扩频通信系统；

[0021] (2)能够在中低信噪比条件下快速、准确地实现伪码捕获，具有良好的应用前景。

附图说明

[0022] 图1是本发明所述方法中提出的数据分段求平均处理流程；

[0023] 图2是本发明所述方法中提及的匹配滤波器结构示意图；

[0024] 图3是本发明具体实施方式中两种捕获方法的检测概率曲线图。

具体实施方式

[0025] 用于高增益扩频通信系统的快速伪码捕获方法，其最大优点在于在大幅缩减硬件资源的同时只伴有很小的噪声性能损失，相比于已有的快速捕获方法具有较大改善。资源量方面，若直接捕获的搜索计算量为K，则本发明所述方法由于将R点平均为1点进行搜索，其搜索计算量仅为K/R，而单倍chip速率采样捕获法由于直接从R点中取出1点进行搜索，故其搜索计算量也为K/R，二者在计算量方面均有较大缩减。同时，由于二者的处理技术手段不同，本发明所述方法比单倍chip速率采样捕获法在噪声性能方面约有1dB的增益。

[0026] 为了更好的说明本发明的目的和优点，下面结合附图与具体实施例对本发明作进一步说明。

[0027] 本具体实施方式以最常用的BPSK+DSSS接收机为例。

[0028] 设定BPSK+DSSS扩频通信系统参数如下：码元速率Rs＝1Kbps；chip速率Rc＝10.23Mcps，最大频偏10KHz；扩频增益为40dB，PN码选择周期为1023的m序列；接收端过采样率为8，即采样速率Fs＝80MHz；符号信噪比Es/N0＝16dB；接收信号r(n)第14点为对应的本地PN码第1相位的最佳采样点，且r(n)含100Hz频偏。

[0029] 接收机快速伪码捕获流程如下：

[0030] 步骤1.按图1所示将接收信号r(n)每8个连续采样点分为一组并求均值，将所求均值构造为一个新的序列r1(n)；

[0031] 步骤2.将步骤1构造的新序列r1(n)存储在序列存储器L中，转入步骤3；

[0032] 步骤3.设捕获门限为300，利用本地PN码为抽头按图2构造匹配滤波器，将序列存储器L的输出序列L(n)输入匹配滤波器，得到匹配滤波器第15个输出值为连续1023个输出值内的最大值且大于300；

[0033] 步骤4.此时捕获成功，因为m＝0，故搜索得到的频偏值为0Hz，相位偏移为r1(n)第12(或13)点(与本地PN码第1个相位点对齐)，故码相位捕获偏差为1/4(或1/8)个chip时长，载波频偏捕获偏差为100Hz，均在允许范围内。

[0034] 至此，接收机快速伪码捕获流程结束。

[0035] 搜索计算量主要指的是捕获中所用匹配滤波器的计算量。上例中的匹配滤波器长度仅为1023，故其加法计算量为1022，而由于PN码的取值只能为1或-1，故乘法可用取反运算或不变替代，其计算量为1023。对于单倍chip速率采样捕获法，由于二者数据速率相同，因而可以采用同一匹配滤波器捕获，故二者计算量相等。而直接捕获方法由于每个chip内的8个采样点均需要通过长为1023的匹配滤波器进行捕获检测，故其加法计算量为1022*8＝8176，取反或不变的计算量为1023*8＝8184。上述数据表明，本发明所述方法与单倍chip速率采样捕获法具有同等程度的运算量缩减。下面比较两种方法在噪声性能方面的差异。

[0036] 图3给出了上述条件下(不同Es/N0)本发明所述方法与单倍chip速率采样捕获法的检测概率曲线。由图3可以看出，同等条件下，本发明所述方法的检测概率优于单倍chip速率采样捕获法，且二者具有相同的搜索计算量，表明本方法能够在大幅缩减搜索计算量的同时保证较好的噪声性能，从而能够做到利用较少的硬件资源实现快速可靠的伪码捕获。