半导体元件、半导体装置及电力变换器

摘要

本发明提供一种半导体元件、半导体装置及电力变换器。本发明的包括MISFET的半导体元件(100)具有经由沟道外延层(50)的反向二极管的特性。半导体元件(100)具备第1导电型的碳化硅半导体基板(10)、第1导电型的半导体层(20)、第2导电型的体区域(30)、第1导电型的源极区域(40)、与体区域相接形成的沟道外延层(50)、源极电极(45)、栅极绝缘膜(60)、栅极电极(65)、漏极电极(70)。在向MISFET的栅极电极施加的电压比阈值电压小的情况下，作为从源极电极(45)经由沟道外延层(50)向漏极电极(70)流动电流的二极管发挥作用。该二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小。

权利要求

1.一种半导体装置，具备：包括金属-绝缘体-半导体场效应晶体管的半导体元件、和对所述半导体元件的电位进行设定的电位设定部，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；

第1导电型的第1碳化硅半导体层，其位于所述半导体基板的主面上；

第2导电型的体区域，其位于所述第1碳化硅半导体层内；

第1导电型的源极区域，其位于所述体区域内；

第1导电型的第2碳化硅半导体层，其位于所述第1碳化硅半导体层上，且与所述体区域以及所述源极区域的至少一部分相接地形成；

所述第2碳化硅半导体层上的栅极绝缘膜；

所述栅极绝缘膜上的栅极电极；

源极电极，其与所述源极区域接触；以及漏极电极，其设置于所述半导体基板的背面，所述第2碳化硅半导体层是在所述第1碳化硅半导体层上外延生长而形成的层，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，Vth在室温下为2伏特以上，

所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述第2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述金属-绝缘体-半导体场效应晶体管，作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小，所述二极管的启动电压的绝对值与所述体二极管的启动电压的绝对值之差在0.7伏特以上，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

2.根据权利要求1所述的半导体装置，其中，所述第2碳化硅半导体层相接在所述源极区域的至少一部分之上。

3.根据权利要求1所述的半导体装置，其中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

4.根据权利要求1所述的半导体装置，其中，还具备与电源电连接的端子。

5.根据权利要求4所述的半导体装置，其中，还具备与感应性负载电连接的端子。

6.一种半导体元件，包括金属-绝缘体-半导体场效应晶体管，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；

第1导电型的第1碳化硅半导体层，其位于所述半导体基板的主面上；

第2导电型的体区域，其位于所述第1碳化硅半导体层内；

第1导电型的源极区域，其位于所述体区域内；

第1导电型的第2碳化硅半导体层，其位于所述第1碳化硅半导体层上，且与所述体区域以及所述源极区域的至少一部分相接地形成；

所述第2碳化硅半导体层上的栅极绝缘膜；

所述栅极绝缘膜上的栅极电极；

源极电极，其与所述源极区域接触；以及漏极电极，其设置于所述半导体基板的背面，所述第2碳化硅半导体层是在所述第1碳化硅半导体层上外延生长而形成的层，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，Vth在室温下为2伏特以上，

在Vgs≥Vth的情况下，所述金属-绝缘体-半导体场效应晶体管经由所述第2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，在0伏特≤Vgs＜Vth的情况下，所述金属-绝缘体-半导体场效应晶体管不沿所述正向流动电流，并且在Vds＜0伏特时作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小，所述二极管的启动电压的绝对值与所述体二极管的启动电压的绝对值之差在0.7伏特以上，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

7.根据权利要求6所述的半导体元件，其中，所述第2碳化硅半导体层相接在所述源极区域的至少一部分之上。

8.根据权利要求6所述的半导体元件，其中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

9.根据权利要求6所述的半导体元件，其中，所述半导体元件用于半导体装置中，该半导体装置具备：包括具有栅极电极、源极电极、漏极电极及沟道区域的晶体管的半导体元件；以及电位设定部，其对所述栅极电极的电位进行设定，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述沟道区域使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述晶体管作为从所述源极电极经由所述沟道区域向所述漏极电极沿所述反向流动电流的二极管发挥作用。

10.一种电力变换器，具备：

权利要求6至9中任一项所述的半导体元件；

第1布线，其将电源电压的至少一部分施加到所述半导体元件的源极电极与漏极电极之间；以及第2布线，其将来自对所述半导体元件的开关进行控制的控制器的电压施加到所述半导体元件的栅极电极，所述电力变换器输出向负载供给的电力。

11.一种半导体装置，具备：

半导体元件，其包括金属-绝缘体-半导体场效应晶体管；以及电位设定部，其对所述半导体元件的电位进行设定，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；

第1导电型的第1碳化硅半导体层，其位于所述半导体基板的主面上；

第2导电型的体区域，其位于所述第1碳化硅半导体层上；

第1导电型的源极区域，其位于所述体区域上；

凹部，其贯通所述体区域以及所述源极区域，并到达所述第1碳化硅半导体层；

第1导电型的第2碳化硅半导体层，其包括所述凹部的侧面，且与所述体区域以及所述源极区域的至少一部分相接地形成；

所述第2碳化硅半导体层上的栅极绝缘膜；

所述栅极绝缘膜上的栅极电极；

源极电极，其与所述源极区域接触；以及漏极电极，其设置于所述半导体基板的背面，所述第2碳化硅半导体层是在所述第1碳化硅半导体层上外延生长而形成的层，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，Vth在室温下为2伏特以上，

所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述第2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述金属-绝缘体-半导体场效应晶体管，作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小，所述二极管的启动电压的绝对值与所述体二极管的启动电压的绝对值之差在0.7伏特以上，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

12.根据权利要求11所述的半导体装置，其中，所述第2碳化硅半导体层相接在所述源极区域的至少一部分之上。

13.根据权利要求11所述的半导体装置，其中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

14.根据权利要求11所述的半导体装置，其中，还具备与电源电连接的端子。

15.根据权利要求14所述的半导体装置，其中，还具备与感应性负载电连接的端子。

16.一种半导体元件，包括金属-绝缘体-半导体场效应晶体管，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；

第1导电型的第1碳化硅半导体层，其位于所述半导体基板的主面上；

第2导电型的体区域，其位于所述第1碳化硅半导体层上；

第1导电型的源极区域，其位于所述体区域上；

凹部，其贯通所述体区域以及所述源极区域，并到达所述第1碳化硅半导体层；

第1导电型的第2碳化硅半导体层，其包括所述凹部的侧面，且与所述体区域以及所述源极区域的至少一部分相接地形成；

所述第2碳化硅半导体层上的栅极绝缘膜；

所述栅极绝缘膜上的栅极电极；

源极电极，其与所述源极区域接触；以及漏极电极，其设置于所述半导体基板的背面，所述第2碳化硅半导体层是在所述第1碳化硅半导体层上外延生长而形成的层，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，Vth在室温下为2伏特以上，

在Vgs≥Vth的情况下，所述金属-绝缘体-半导体场效应晶体管经由所述第2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，在0伏特≤Vgs＜Vth的情况下，所述金属-绝缘体-半导体场效应晶体管不沿所述正向流动电流，并且在Vds＜0伏特时作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小，所述二极管的启动电压的绝对值与所述体二极管的启动电压的绝对值之差在0.7伏特以上，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

17.根据权利要求16所述的半导体元件，其中，所述第2碳化硅半导体层相接在所述源极区域的至少一部分之上。

18.根据权利要求16所述的半导体元件，其中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

19.根据权利要求16所述的半导体元件，其中，所述半导体元件用于半导体装置中，该半导体装置具备：包括具有栅极电极、源极电极、漏极电极及沟道区域的晶体管的半导体元件；以及电位设定部，其对所述半导体元件的电位进行设定，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述沟道区域使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述晶体管作为从所述源极电极经由所述沟道区域向所述漏极电极沿所述反向流动电流的二极管发挥作用。

20.一种电力变换器，具备：

权利要求16至19中任一项所述的半导体元件；

第1布线，其将电源电压的至少一部分施加到所述半导体元件的源极电极与漏极电极之间；以及第2布线，其将来自对所述半导体元件的开关进行控制的控制器的电压施加到所述半导体元件的栅极电极，所述电力变换器输出向负载供给的电力。

说明书

半导体元件、半导体装置及电力变换器

技术领域

[0001] 本发明涉及半导体元件。特别涉及使用于高耐压、大电流场合的碳化硅半导体元件(功率半导体器件)。另外，本发明涉及具备碳化硅半导体元件的半导体装置及电力变换器。

背景技术

[0002] 碳化硅(silicon carbide：SiC)是与硅(Si)相比带隙大的高硬度的半导体材料，被应用于功率器件、耐环境元件、高温动作元件、高频元件等各种半导体装置。其中，在半导体元件或整流元件等功率器件中的应用备受关注。使用了SiC的功率器件与Si功率器件相比，其优点在于能够大幅度降低功率损耗等。另外，SiC功率器件能灵活应用这种特性，较之Si功率器件能够实现更小型的半导体装置。

[0003] 使用了SiC的功率器件之中的代表性半导体元件是金属-绝缘体-半导体场效应晶 体管(Metal-Insulator-Semiconductor Field-Effect Transistor：MISFET)。下面，有时将SiC的MISFET仅称为“SiC-FET”。金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor：MOSFET)是MISFET的一种。当SiC的pn结中流动正向电流时，存在着因基板底面错位导致层叠缺陷增大这一SiC固有的问题。在将SiC-FET作为开关元件，例如使用在对电动机等负载进行驱动控制的电力变换器等中的情况下，会产生上述问题。在作为进行同步整流型控制的电力变换器的开关元件而使用SiC-FET的情况下，如后面的详细说明那样，需要在SiC-FET处于截止状态时流动“回流电流”。作为该回流电流的路径，有时使用SiC-FET内在的pn结。这种pn结存在于构成SiC-FET的半导体元件的内部，由于作为二极管发挥作用，因此称为“体二极管(body diode)”。当将SiC-FET内在的pn结二极管(体二极管)作为回流二极管使用时，在作为pn结的体二极管中沿正向流动电流。当该电流流经SiC的pn结时，认为因体二极管的双极性动作会导致SiC-FET的结晶劣化(例如专利文献1、非专利文献1、2)。

[0004] 当SiC-FET的结晶劣化时，体二极管的ON电压有可能上升。另外，当将体二极管作为回流二极管使用时，因pn结二极管的双极性动作导致二极管从导通状态转变为截止状态时，流动反向恢复电流。反向恢复电流产生恢复损耗，导致开关速度下降。

[0005] 为了解决通过将体二极管作为回流二极管使用而产生的这种问题，提出将作为电子元件的回流二极管元件与SiC-FET反向并联连接使得在回流二极管元件中流动回流电流的方案(例如专利文献2)。

[0006] 图1表示具有回流二极管元件的典型的逆变器电路1000的构成。

[0007] 逆变器电路1000是用于驱动电动机等的负载1500的电路，具备由SiC-FET构成的多个半导体元件1100。在逆变器电路1000中，与半导体元件1100反向并联地连接着回流二极管元件1200。通过半导体元件1100流动导通电流(IF)，通过回流二极管元件1200流动回流电流(IR)。由串联连接的两个半导体元件1100构成了一个组，相对于直流电源2000并联设置三个组。各半导体元件1100的栅极电位由控制器控制。

[0008] 图2(a)示出半导体元件(SiC-FET)1100的构成。半导体元件1100由碳化硅(SiC)+ -半导体构成，具有在n 基板(SiC基板)110上层叠了n 漂移(drift)层120的构造。在-
n 漂移层120的上部形成了p体区域130，在p体区域130的上部形成了p体接触区域132+ +
和n 源极区域140。并且，在p体接触区域132及n 源极区域140上形成了源极电极145。

[0009] 在n-漂移层120、p体区域130及n+源极区域140的表面形成了沟道外延层150。此外，在沟道外延层150上形成了栅极绝缘膜160及栅极电极165。在沟道外延层150中的+
与p体区域130的上表面相接的部分形成沟道区域。在n 基板110的背面形成了漏极电极170。

[0010] 半导体元件1100中内置有体二极管180。即，通过p体区域130与n-漂移层120之间的pn结形成了体二极管180。

[0011] 由于SiC是宽带隙半导体，因此体二极管180在室温下的启动电压Vf在3V附近(约2.7V)，比较高，损耗大。

[0012] 图4表示不同动作温度下的体二极管180的电流电压特性及启动电压。关于体二极管180，根据表示其电流电压特性的曲线以切线近似的方式求出的启动电压Vf，在25℃约高2.8V，这样的高启动电压的二极管是不实用的。当动作温度变高时，Vf变小。另外，如前述，当将体二极管180作为回流二极管使用时，存在着半导体元件1100的结晶劣化，可靠性下降的问题。

[0013] 因此，在逆变器电路1000中，难以用体二极管180代替回流二极管元件1200来使用。另外，作为SiC固有的课题，当pn结中持续流动正向电流时，SiC的晶体缺陷增大，由此也会产生损耗增大的问题。

[0014] 体二极管180是pn结二极管，是双极性动作的元件。在体二极管180处于截止状态时，流动反向恢复电流，因而产生恢复损耗。其结果，由于产生了流动反向恢复电流的期间，因此执行半导体元件1100的高速开关动作极其困难。此外，由于开关损耗增大，因此难以提高开关频率。

[0015] 图2(b)示出的半导体元件1110是使用了SiC的绝缘栅极型双极性晶体管(Insulated Gate Bipolar Transistor：IGBT)。在该半导体元件1110的情况下，无法将体+二极管181作为回流二极管使用。这是由于半导体元件1110的基板112是p 基板。在半-
导体元件1110的情况下，除了p体区域130与n 漂移层120之间的体二极管181之外，还+ -
内置有基于p 基板112与n 漂移层120之间的pn结的体二极管182，因此由于存在体二极管182导致无法流动回流电流(IR)。

[0016] 图17是为了说明图1中的一部分构成而抽出表示的电路图。基于图17可知，直流电源2000向电动机等的感应性负载2100提供电力。高边侧(high side)MISFET H和低边侧MISFET L串联连接。对高边侧MISFETH和低边侧(low side)MISFET L进行驱动的控制器2200输出高边侧MISFET H的栅极驱动电压Vg1和低边侧MISFET L的栅极驱动电压Vg2。

[0017] 控制器2200与直流电源2000一起作为对各MOSFET(半导体元件)的电位进行设定的“电位设定部”发挥功能，通过该电位设定部驱动图示的半导体装置。

[0018] 在图17中，在由箭头示出的电流I1、I2沿着箭头方向流动时具有正值，在沿着与箭头方向相反的方向流动时具有负值。

[0019] 图18(a)～(e)是图17示出的电路的动作波形，是表示在向感应性负载2100流动电流时的各部分的电压及电流的时序图(timing chart)。

[0020] 高边侧MISFET H的栅极驱动电压Vg1和低边侧MISFET L的栅极驱动电压Vg2被排他性地接通、断开。另外，为了防止高边侧MISFET H和低边侧MISFET L同时导通导致的短路破坏，在Vg1与Vg2之间设置空载时间(dead time)Td1、Td2。

[0021] 图18的时序图中的初始状态表示Vg2接通、在图17示出的箭头96的路径上流动电流的状态。接着，Vg2断开，在空载时间期间Td1内，沿图17示出的箭头97的路径流动电流，即在与低边侧MISFET L反向并联连接的回流二极管元件中流动电流。此时，电流I1表示负值。

[0022] 在与低边侧MISFET L反向并联连接的回流二极管元件中流动电流的状态下，如果使高边侧MISFET H导通，则向与低边侧MISFET L反向并联连接的回流二极管元件施加电压。该电压对于回流二极管元件来说是反向电压。因此，在图17示出的箭头95的路径上，与低边侧MISFET L反向并联连接的回流二极管元件中流动反向恢复电流之后，与低边侧MISFET L反向并联连接的回流二极管元件截止。更详细而言，当高边侧MISFET H导通时，在该时刻从高边侧MISFET H贯通与低边侧MISFETL反向并联连接的回流二极管元件的反向恢复电流，如峰值电流98所示那样瞬态流动。该反向恢复电流不会流经感应性负载2100，但是如图17的箭头95所示那样，叠加在流经高边侧MISFET H的电流上，成为开关损耗增大、过电流导致的元件破坏、产生噪声等的原因。

[0023] 当与低边侧MISFET L反向并联连接的回流二极管元件截止时，在图17示出的箭头94的路径上流动电流。然后，Vg1断开，在空载时间期间Td2内，在图17示出的箭头97的路径上流动电流，即在与低边侧MISFETL反向并联连接的回流二极管元件中流动电流。

[0024] 在与低边侧MISFET L反向并联连接的回流二极管元件中流动电流的状态下，低边侧MISFET L导通，在图17示出的箭头96的路径上流动电路，即在低边侧MISFET L的沟道中流动电流，返回到初始状态。此外，在高边侧MISFET H和低边侧MISFET L中导通/截止动作的时刻不同，但是由于在高边侧也产生反向恢复电流，因此在高边侧的回流二极管元件中也流动电流。

[0025] 下面，参照图3，对pn结二极管的反向恢复电流进行说明。图3中的曲线(a)及(b)表示使用了Si的pn结二极管(Si-PND)的电流变化的测量结果。曲线(a)是25℃(Tj＝25℃)的结果，曲线(b)是150℃(Tj＝150℃)的结果。

[0026] 由曲线(a)及(b)可知，在pn结二极管中有产生反向恢复电流的期间，由此会导致逆变器电路1000的特性劣化(例如妨碍开关动作的高速化及增大开关损耗)。反向恢复电流在150℃的曲线(b)比25℃的曲线(a)大，因此温度越高pn结二极管特性的劣化程度越高。

[0027] 另一方面，图3中的曲线(c)表示使用了SiC的肖特基势垒二极管(SiC-SBD)的电流变化的测量结果。可看出曲线(c)的情况与曲线(a)及(b)相比反向恢复电流小。另外，曲线(c)是25℃和150℃的两个结果，因此可知在SiC-SBD中即便在高温的情况下也几乎不产生反向恢复电流。因而，较之Si-PND，作为回流二极管元件1200优选使用SiC-SBD。

[0028] 可是，SiC-SBD却存在着高价的问题。进而，在逆变器电路1000中为了回流电流而增加元件个数会导致电路成本的增大。

[0029] (现有技术文献)

[0030] 专利文献1：JP特开2008-17237号公报

[0031] 专利文献2：JP特开2002-299625号公报

[0032] 非专利文献1：荒井和雄、吉田貞史 共編、SiC素子の基礎と応用(ォ一ム社、2003、P206)

[0033] 非专利文献2：Materials Science Forum Vols.389-393(2002)pp.1259-1264发明内容

[0034] (发明所要解决的课题)

[0035] 专利文献2公开的SiC半导体装置，作为“回流二极管元件”而使用了SiC的SBD。SBD的启动电压比SiC-FET的体二极管小。因此，在回流电流小时，在SBD中流动回流电流，因此不会在体二极管中流动回流电流。

[0036] 可是，当作为回流二极管元件而使用SiC的SBD时，由于碳化硅半导体材料仍是高价，因此SiC的SBD也是高价，从而导致电路成本增大。进而，在将专利文献2的SiC-FET用于电力变换器时，在体二极管中流动回流电流的情况下，SiC-FET的故障率上升，还存在成为可靠性低的电力变换器的问题。另外，因为与SiC-SBD的搭载部分相应地元件个数变多，因此电力变换器也相应变大，与期望小型化及轻量化的电力变换器背道而驰。

[0037] 本发明鉴于上述情况而提出，其主要目的在于提供一种能够在不增加元件个数的情况下抑制SiC半导体装置的结晶劣化，从而能够确保高可靠性的SiC半导体元件。

[0038] 另外，本发明的另一目的在于提供一种能够在降低损耗的同时进行高速动作的SiC半导体元件。

[0039] (用于解决课题的方案)

[0040] 本发明的半导体装置具备：包括金属-绝缘体-半导体场效应晶体管的半导体元件、和对所述半导体元件的电位进行设定的电位设定部，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；第1导电型的第1碳化硅半导体层，位于所述半导体基板的主面上；第2导电型的体区域，位于所述第1碳化硅半导体层内；第1导电型的源极区域，位于所述体区域内；第1导电型的第2碳化硅半导体层，位于所述第1碳化硅半导体层上且与所述体区域以及所述源极区域的至少一部分相接地形成；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，与所述源极区域接触；以及漏极电极，设置于所述半导体基板的背面，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述第
2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述金属-绝缘体-半导体场效应晶体管作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用。

[0041] 在优选的实施方式中，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小。

[0042] 在优选的实施方式中，所述二极管的启动电压的绝对值与所述体二极管的启动电压之差在0.7伏特以上。

[0043] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.3伏特。

[0044] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

[0045] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

[0046] 本发明的另一半导体元件包括金属-绝缘体-半导体场效应晶体管，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；第1导电型的第1碳化硅半导体层，位于所述半导体基板的主面上；第2导电型的体区域，位于所述第1碳化硅半导体层内；第1导电型的源极区域，位于所述体区域内；第1导电型的第2碳化硅半导体层，位于所述第1碳化硅半导体层上且与所述体区域以及所述源极区域的至少一部分相接地形成；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，与所述源极区域接触；以及漏极电极，设置于所述半导体基板的背面，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，在Vgs≥Vth的情况下，所述金属-绝缘体-半导体场效应晶体管经由所述第2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，在0伏特≤Vgs＜Vth的情况下，所述金属-绝缘体-半导体场效应晶体管不沿所述正向流动电流，并且在Vds＜0伏特时作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小。

[0047] 在优选的实施方式中，所述二极管的启动电压的绝对值与所述体二极管的启动电压之差在0.7伏特以上。

[0048] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.3伏特。

[0049] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

[0050] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

[0051] 在优选的实施方式中，所述半导体元件用于半导体装置中，该半导体装置具备：半导体元件，包括具有栅极电极、源极电极、漏极电极及沟道区域的晶体管；以及电位设定部，对所述栅极电极的电位进行设定，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述沟道区域使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述晶体管作为从所述源极电极经由所述沟道区域向所述漏极电极沿所述反向流动电流的二极管发挥作用。

[0052] 本发明的另一半导体元件包括金属-绝缘体-半导体场效应晶体管，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；第1导电型的第1碳化硅半导体层，位于所述半导体基板的主面上；第2导电型的体区域，位于所述第1碳化硅半导体层内；第1导电型的源极区域，位于所述体区域内；第1导电型的第2碳化硅半导体层，位于所述第1碳化硅半导体层上且与所述体区域以及所述源极区域的至少一部分相接地形成；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，与所述源极区域接触；以及漏极电极，设置于所述半导体基板的背面，所述第2碳化硅半导体层包括掺入了第1导电型杂质的至少一个杂质掺入层，在将所述第2碳化硅半导体-3层中的杂质浓度的平均值设为N(cm )、将厚度设为d(nm)的情况下，N及d满足：

[0053] b1.3×d^a1.3≤N＜b0×d^a0

[0054] b0＝1.349×1021

[0055] a0＝-1.824

[0056] b1.3＝2.399×1020

[0057] a1.3＝-1.774的关系。

[0058] 在优选的实施方式中，还满足下述关系：

[0059] N≥b1×d^a1、

[0060] b1＝2.188×1020、

[0061] a1＝-1.683。

[0062] 在优选的实施方式中，还满足下述关系：

[0063] N≥b0.6×d^a0.6、

[0064] b0.6＝7.609×1020、

[0065] a0.6＝-1.881。

[0066] 在优选的实施方式中，d在5nm以上200nm以下。

[0067] 在优选的实施方式中，d在10nm以上100nm以下。

[0068] 在优选的实施方式中，d在20nm以上75nm以下。

[0069] 在优选的实施方式中，所述第2碳化硅半导体层是在所述第1碳化硅半导体层上外延生长而形成的层。

[0070] 在优选的实施方式中，所述第2碳化硅半导体层是通过对所述第1碳化硅半导体层进行离子注入而形成的层。

[0071] 本发明的电力变换器具备：上述任一项所述的半导体元件；第1布线，其将电源电压的至少一部分施加到所述半导体元件的源极电极与漏极电极之间；以及第2布线，其将来自对所述半导体元件的开关进行控制的控制器的电压施加到所述半导体元件的栅极电极，所述电力变换器输出向负载供给的电力。

[0072] 在优选的实施方式中，还具备与电源电连接的端子。

[0073] 在优选的实施方式中，还具备与感应性负载电连接的端子。

[0074] 本发明的另一半导体装置具备：半导体元件，包括金属-绝缘体-半导体场效应晶体管；以及电位设定部，对所述半导体元件的电位进行设定，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；第1导电型的第1碳化硅半导体层，位于所述半导体基板的主面上；第2导电型的体区域，位于所述第1碳化硅半导体层上；第1导电型的源极区域，位于所述体区域上；凹部，贯通所述体区域以及所述源极区域，并到达所述第1碳化硅半导体层；第1导电型的第2碳化硅半导体层，其包括所述凹部的侧面且与所述体区域以及所述源极区域的至少一部分相接地形成；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，与所述源极区域接触；以及漏极电极，设置于所述半导体基板的背面，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述第2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述金属-绝缘体-半导体场效应晶体管作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用。

[0075] 在优选的实施方式中，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小。

[0076] 在优选的实施方式中，所述二极管的启动电压的绝对值与所述体二极管的启动电压之差在0.7伏特以上。

[0077] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.3伏特。

[0078] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

[0079] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

[0080] 本发明的又一半导体元件包括金属-绝缘体-半导体场效应晶体管，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；第1导电型的第1碳化硅半导体层，位于所述半导体基板的主面上；第2导电型的体区域，位于所述第1碳化硅半导体层上；第1导电型的源极区域，位于所述体区域上；凹部，贯通所述体区域以及所述源极区域，并到达所述第1碳化硅半导体层；第1导电型的第2碳化硅半导体层，其包括所述凹部的侧面且与所述体区域以及所述源极区域的至少一部分相接地形成；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，与所述源极区域接触；以及漏极电极，设置于所述半导体基板的背面，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述金属-绝缘体-半导体场效应晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，在Vgs≥Vth的情况下，所述金属-绝缘体-半导体场效应晶体管经由所述第2碳化硅半导体层使所述漏极电极与所述源极电极之间导通，在0伏特≤Vgs＜Vth的情况下，所述金属-绝缘体-半导体场效应晶体管不沿所述正向流动电流，并且在Vds＜0伏特时作为从所述源极电极经由所述第2碳化硅半导体层向所述漏极电极沿所述反向流动电流的二极管发挥作用，所述二极管的启动电压的绝对值比由所述体区域和所述第1碳化硅半导体层构成的体二极管的启动电压的绝对值小。

[0081] 在优选的实施方式中，所述二极管的启动电压的绝对值与所述体二极管的启动电压之差在0.7伏特以上。

[0082] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.3伏特。

[0083] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于1.0伏特。

[0084] 在优选的实施方式中，所述二极管的启动电压的绝对值在室温下小于0.6伏特。

[0085] 所述半导体元件用于半导体装置中，该半导体装置具备：半导体元件，包括具有栅极电极、源极电极、漏极电极及沟道区域的晶体管；以及电位设定部，对所述半导体元件的电位进行设定，将以所述源极电极的电位为基准的所述漏极电极的电位定义为Vds，将以所述源极电极的电位为基准的所述栅极电极的电位定义为Vgs，将所述晶体管的栅极阈值电压定义为Vth，将从所述漏极电极流向所述源极电极的电流的流向定义为正向，将从所述源极电极流向所述漏极电极的电流的流向定义为反向，所述电位设定部在晶体管动作ON模式下，通过使以所述源极电极的电位为基准的所述栅极电极的电位Vgs上升至栅极阈值电压Vth以上，从而经由所述沟道区域使所述漏极电极与所述源极电极之间导通，所述电位设定部在晶体管动作OFF模式下，通过将以所述源极电极的电位为基准的所述栅极电极的电位Vgs设为0伏特以上且小于栅极阈值电压Vth，从而使所述晶体管作为从所述源极电极经由所述沟道区域向所述漏极电极沿所述反向流动电流的二极管发挥作用。

[0086] 本发明的又一半导体元件包括金属-绝缘体-半导体场效应晶体管，所述金属-绝缘体-半导体场效应晶体管具备：第1导电型的半导体基板；第1导电型的第1碳化硅半导体层，位于所述半导体基板的主面上；第2导电型的体区域，位于所述第1碳化硅半导体层上；第1导电型的源极区域，位于所述体区域上；凹部，贯通所述体区域以及所述源极区域，并到达所述第1碳化硅半导体层；第1导电型的第2碳化硅半导体层，其包括所述凹部的侧面且与所述体区域以及所述源极区域的至少一部分相接地形成；所述第2碳化硅半导体层上的栅极绝缘膜；所述栅极绝缘膜上的栅极电极；源极电极，与所述源极区域接触；以及漏极电极，设置于所述半导体基板的背面，所述第2碳化硅半导体层包括掺入了第1导电型杂质的至少一个杂质掺入层，在将所述第2碳化硅半导体层中的杂质浓度的平-3均值设为N(cm )、将厚度设为d(nm)的情况下，N及d满足下述关系：

[0087] b1.3×d^a1.3≤N＜b0×d^a0

[0088] b0＝1.349×1021

[0089] a0＝-1.824

[0090] b1.3＝2.399×1020

[0091] a1.3＝-1.774。

[0092] 在优选的实施方式中，还满足下述关系：

[0093] N≥b1×d^a1

[0094] b1＝2.188×1020

[0095] a1＝-1.683。

[0096] 在优选的实施方式中，还满足下述关系：

[0097] N≥b0.6×d^a0.6、

[0098] b0.6＝7.609×1020、

[0099] a0.6＝-1.881。

[0100] 在优选的实施方式中，d在5nm以上200nm以下。

[0101] 在优选的实施方式中，d在10nm以上100nm以下。

[0102] 在优选的实施方式中，d在20nm以上75nm以下。

[0103] 在优选的实施方式中，所述第2碳化硅半导体层是通过外延生长而形成的层。

[0104] 在优选的实施方式中，所述第2碳化硅半导体层是通过离子注入而形成的层。

[0105] 本发明的另一电力变换器具备：上述任一项所述的半导体元件；第1布线，其将电源电压的至少一部分施加到所述半导体元件的源极电极与漏极电极之间；以及第2布线，其将来自对所述半导体元件的开关进行控制的控制器的电压施加到所述半导体元件的栅极电极，所述电力变换器输出向负载供给的电力。

[0106] 在优选的实施方式中，还具备与电源电连接的端子。

[0107] 在优选的实施方式中，还具备与感应性负载电连接的端子。

[0108] (发明效果)

[0109] 根据本发明，二极管电流流经沟道而不是流经由pn结构成的体二极管，因此启动电压比体二极管更低，能降低导通损耗。特别是，在碳化硅半导体这样的宽带隙半导体中，因为体二极管的启动电压变高，因此更有效。另外，通过尽量减小在沟道中流动电流的二极管在室温(25℃)下的启动电压，从而能够将直接施加给碳化硅半导体的pn结的电压确保在小于体二极管的启动电压(2.7V)的电压，能够避免在碳化硅半导体的pn结流动正向电流而导致的晶体缺陷增加的问题。进而，因为是单极性动作而不是双极性动作，因此可减轻反向恢复电流、降低反向恢复电流损耗、降低开关损耗、使开关动作高速化。另外，通过使用本元件，从而不需要电力变换电路的回流二极管元件，因此可降低元件个数。换而言之，根据本发明，基于施加给元件的电极的电压，能使一个元件作为MISFET动作，或者能作为二极管动作。其结果，可降低电路成本。

附图说明

[0110] 图1是表示典型的逆变器电路1000的构成的电路图。

[0111] 图2(a)是半导体元件(SiC-MISFET)1100的剖视图，图2(b)是半导体元件(SiC-IGBT)1110的剖视图。

[0112] 图3是用于对pn结二极管的反向恢复电流进行说明的曲线图。

[0113] 图4是用于说明SiC体二极管的启动电压的曲线图。

[0114] 图5(a)是示意性表示本发明的实施方式涉及的半导体元件100的构成的剖视图，图5(b)是半导体元件100的电路略号。

[0115] 图6(a)是用于说明沟道区域55和栅极绝缘膜60的界面中的传导带能量分布的剖视图，(b)及(c)分别表示正向及反向情况下的沟道横向的传导带能量分布的曲线图。

[0116] 图7是表示半导体元件100的I-V特性的曲线图。

[0117] 图8是表示使用了Si的MOSFET(比较例)的I-V特性的曲线图。

[0118] 图9(a)及(b)是正向的Vth和反向的Vf0的相关图。

[0119] 图10A是表示在改变了沟道外延层50的厚度、杂质浓度的情况下，反向电流的启动电压Vf0的绝对值(|Vf0|)处于规定范围的区域的曲线图。

[0120] 图10B是表示在改变了沟道外延层50的厚度、杂质浓度的情况下，反向电流的启动电压Vf0的绝对值(|Vf0|)处于规定范围的区域的曲线图。

[0121] 图10C是表示在改变了沟道外延层50的厚度、杂质浓度的情况下，反向电流的启动电压Vf0的绝对值(|Vf0|)处于规定范围的区域的曲线图。

[0122] 图10D是表示在改变了沟道外延层50的厚度、杂质浓度的情况下，反向电流的启动电压Vf0的绝对值(|Vf0|)处于规定范围的区域的曲线图。

[0123] 图11是表示使用了本发明的实施方式涉及的半导体元件100的电力变换电路200的构成的电路图。

[0124] 图12是表示模拟仿真使用的没有沟道外延层50的半导体元件的构造的剖视图。

[0125] 图13(a)及(b)分别是由线性刻度及对数刻度(半对数)表示的反向电流的Id-Vd特性的曲线图。

[0126] 图14(a)及(b)是表示反向特性中的沟道横向传导带能量分布的曲线图。

[0127] 图15(a)及(b)是表示正向特性中的沟道横向传导带能量分布的曲线图。

[0128] 图16是表示沟道界面传导带能量的Vgs依存性的曲线图。

[0129] 图17是取出了图1示出的逆变器电路的3相逆变器的1相的电路图。

[0130] 图18(a)～(e)是表示图17示出的电路的动作波形的图(时序图)。

[0131] 图19是表示升降压转换器210的电路图。

[0132] 图20是表示升压转换器220的电路图。

[0133] 图21是示意性表示本实施方式的半导体元件100的构成的剖视图。

[0134] 图22(a)～(c)是用于说明半导体元件100的制造方法的工序剖视图。

[0135] 图23(a)～(c)是用于说明半导体元件100的制造方法的工序剖视图。

[0136] 图24(a)～(c)是用于说明半导体元件100的制造方法的工序剖视图。

[0137] 图25(a)～(c)是用于说明半导体元件100的制造方法的工序剖视图。

[0138] 图26是示意性表示本实施方式涉及的半导体元件100的其他构成的剖视图。

[0139] 图27(a)～(c)是用于说明半导体元件100’的制造方法的工序剖视图。

[0140] 图28(a)～(c)是用于说明半导体元件100’的制造方法的工序剖视图。

[0141] 图29(a)及(b)是用于说明半导体元件100’的制造方法的工序剖视图。

[0142] 图30(a)及(b)是用于说明半导体元件100’的制造方法的工序剖视图。

[0143] 图31是Si-MOSFET的等效电路。

[0144] 图32是Si-MOSFET和回流二极管的组合的等效电路。

[0145] 图33是Si-MOSFET和SiC-SBD的组合的等效电路。

[0146] 图34是Si-IGBT和回流二极管的组合的等效电路。

[0147] 图35是示意性表示半导体元件100的变形例的构成的剖视图。

[0148] 图36是在改变了沟道外延层50的厚度、杂质浓度的情况下的正向的Vth和反向的Vf0的相关图。

具体实施方式

[0149] 本发明的半导体装置具备：包括MISFET的半导体元件、和对该半导体元件的电位进行设定的电位设定部。该半导体元件包括MISFET，其具有作为沟道区域发挥功能的碳化硅半导体层，在基板的主面侧具有栅极电极及源极电极，在基板的背面侧具有漏极电极。上述电位设定部以源极电极的电位为基准，将零以上且小于晶体管的阈值电压Vth的电位赋予给栅极电极，从而使上述MISFET作为从源极电极经由沟道区域向漏极电流流动电流的二极管进行动作。

[0150] 另外，本发明的半导体元件包括MISFET，其具有作为沟道区域发挥功能的碳化硅半导体层，在基板的主面侧具有栅极电极及源极电极，在基板的背面侧具有漏极电极。该MISFET在以源极电极的电位为基准的栅极电极的电位为零以上且小于晶体管的阈值电压Vth的情况下，作为从源极电极经由沟道区域向漏极电极流动电流的二极管进行动作。

[0151] 下面，参照附图说明本发明的半导体元件的实施方式。本发明并不限定于以下的实施方式。

[0152] 参照图5(a)及(b)对本发明的实施方式涉及的半导体元件100进行说明。图5(a)是示意性表示本实施方式的半导体元件100的构成的剖视图。另外，图5(b)表示本实施方式的半导体元件100的电路略号。图5(b)记载的二极管标记是指经由半导体元件100的沟道区域流动电流的二极管。G表示栅极电极，S表示源极电极，D表示漏极电极。

[0153] 在本说明书中，将以源极电极S的电位为基准的漏极电极D的电位定义为Vds，将以源极电极S的电位为基准的栅极电极G的电位设为Vgs，将从漏极电极D流向源极电极S的电流的流向定义为“正向”，将从源极电极S流向漏极电极D的电流的流向定义为“反向”。另外，电位及电压的单位都是伏特(V)。

[0154] 本实施方式的半导体元件100是包括MISFET的半导体元件，在规定条件下MISFET的沟道区域发挥二极管特性。

[0155] 如图5(a)所示，本实施方式的半导体元件100包括：第1导电型的碳化硅半导体基板10、和在基板10的表面10a上形成的第1导电型的第1碳化硅半导体层20。本实施方+ + -式的碳化硅半导体基板10是n 基板(nSiC基板)，第1碳化硅半导体层20是n 漂移层。
即，在本实施方式中，第1导电型为n型，第2导电型为p型。n型和p型可以彼此互换。另+ - +
外，“n”或“n”的符号中的上标文字的“+”或“-”的标记表示杂质的相对浓度。“n”意味-
着与“n”相比n型杂质浓度高，“n”意味着与“n”相比n型杂质浓度低。

[0156] 在第1碳化硅半导体层20形成有第2导电型的体区域(阱区域)30。在体区域+30内形成有第1导电型的源极区域40。本实施方式的体区域30为p型，源极区域40为n型。

[0157] 在体区域30形成有p型的接触区域32。在源极区域40上形成有源极电极45。源+ +极电极45形成于n 源极区域40及p接触区域32的表面，与n 源极区域40及p接触区域
32的双方电接触。

[0158] 第1碳化硅半导体层(n-漂移层)20的表面部中的被体区域30夹持的区域22作为JFET(Junction Field-Effect Transistor)区域发挥功能。

[0159] 在第1碳化硅半导体层20上，与p体区域30及n+源极区域40的至少一部分相接地形成有第2碳化硅半导体层50。本实施方式中的第2碳化硅半导体层50通过在形成有+ -p体区域30及n 源极区域40的n 漂移层20上外延生长而形成。第2碳化硅半导体层50在位于p体区域30上方的地方包括沟道区域55。这里，将该第2碳化硅半导体层50称为“沟道外延层”。沟道区域55的长度(沟道长度)相当于图5(a)示出的2个双向箭头所示的长度。即，MISFET的“沟道长度”由图上的p体区域30的上表面(与沟道外延层50相接的表面)的水平方向尺寸规定。

[0160] 在沟道外延层50上形成有栅极绝缘膜60。在栅极绝缘膜60上形成有栅极电极65。在基板10的背面10b形成有漏极电极70。

[0161] 将半导体元件100的MISFET的阈值电压(正向电流的阈值电压)设为Vth。MISFET在Vgs≥Vth的情况下(晶体管动作ON模式)，经由沟道外延层50使漏极电极70与源极电极45之间导通(在Vds＞0V的情况下，从漏极电极70向源极电极45流动导通电流)，在Vgs＜Vth的情况下，作为晶体管而处于截止状态。

[0162] 可是，在该MISFET中，在晶体管动作OFF模式下，即便在0V≤Vgs＜Vth的情况下，也在Vds＜0V时经由沟道外延层50从源极电极45向漏极电极70流动电流的二极管发挥功能。以后，在本说明书中，有时将经由沟道层从源极电极向漏极电极流动电流的二极管记为“沟道二极管”。在本说明书中，将从漏极电极70流向源极电极45的流向定义为“正向”，将从源极电极45流向漏极电极70的流向定义为“反向”，因此该二极管流动电流的方向为“反向”。

[0163] 以MISFET的沟道区域为电流路径的该二极管(沟道二极管)具有如下特性：在Vds＞Vf0(Vf0为负值)的情况下不流动1mA以上的电流，在Vds≤Vf0的情况下流动1mA以上的电流。换而言之，流经该二极管的电流在Vds＞Vf0(Vf0为负值)时几乎为零(小于1mA)，但是如果使Vds从零开始徐徐减小(逐渐增大Vds的绝对值)，则在Vds达到Vf0时开始流动1mA的电流，如果进一步增大Vds的绝对值，则电流进一步增大。这意味着Vf0相当于二极管的电流-电压特性中的“启动电压(turn-onvoltage)”。

[0164] 在本申请说明书中，对于二极管的电流-电压特性中的“启动电压”，分为MISFET处于导通状态(如流动额定电流那样，Vgs比Vth充分大且Vds为1V)时MISFET中流动的电流为1A以上的半导体元件(电流容量大的半导体元件)和比1A小的半导体元件(电流容量小的半导体元件)进行定义。

[0165] 在前者的半导体元件(电流容量大的半导体元件)的情况下，对于二极管而言为正向的电压被施加到二极管，在流经二极管的电流的绝对值为1mA以上时，定义为二极管电流上升了。并且，将流经二极管的电流的绝对值为1mA时二极管被施加的电压(Vf0)定义为“启动电压”。另一方面，在后者的半导体元件(电流容量小的半导体元件)的情况下，将流经二极管的电流成为MISFET处于导通状态且Vds为1V时MISFET中流动的电流的千分之一的电流值之际二极管被施加的电压(Vf0)定义为“启动电压”。

[0166] 在本发明中，通过电位设定部向半导体元件100的栅极电极赋予规定的电位。这样，通过使Vgs上升至Vth以上，执行经由沟道外延层50导通漏极电极70与源极电极45之间的步骤。另外，通过电位设定部将Vgs设为0伏特以上且小于栅极阈值电压Vth，从而执行使MISFET作为从源极电极45经由沟道外延层50向漏极电极70沿反向流动电流的“二极管”发挥功能的步骤。

[0167] 在本发明中，基于后述的理由，将Vf0的绝对值(二极管的启动电压)设定得比2.7伏特还小。

[0168] 由于本实施方式的半导体元件100具有上述构成，因此半导体元件100作为二极管发挥功能之际的二极管电流90，通过沟道外延层50从源极电极45流向漏极电极70。二极管电流90的路径与流经寄生的体二极管(体区域30和半导体层20的pn结)的电流92的路径完全不同。

[0169] 根据本实施方式的半导体元件100，使二极管电流流经沟道区域而不是流经作为pn结的体二极管，因此可将二极管的启动电压设定得比体二极管的启动电压低，从而能减少导通损耗。

[0170] pn结二极管的启动电压依存于半导体材料的带隙的大小。在碳化硅半导体这样的宽带隙半导体中，体二极管的启动电压特别高，本发明中的启动电压的降低效果更显著。

[0171] 在本实施方式的半导体元件100中，因为经由沟道外延层50流动二极管电流90，因此能够避免在碳化硅半导体的pn结中流动正向电流引起的晶体缺陷增加的问题。经由沟道外延层流动电流的二极管的动作是单极性动作，而不是经由pn结的空穴、电子的双极性动作，因此减轻了反向恢复电流。因此，能够减少反向恢复电流损耗、减少开关损耗、使开关动作高速化。

[0172] 如果开关损耗减少，则可提高开关频率。结果，能够减小作为无源元件的电容器的电容值及作为无源元件的电抗器(reactor)的电感值，因此可使电容器和电抗器小型化、可降低成本。另外，通过元件个数的减少，可减少电路的寄生电感、寄生电抗、寄生电阻，其结果可减少损耗，另外由于可减少噪声，因此也可使构成噪声滤波器的电容器和电抗器小型化，从而减少成本。

[0173] 此外，在使用了本实施方式的半导体元件100的情况下，由于不需要逆变器电路1000的回流二极管元件1200，因此可减少元件个数，其结果可大幅度减少电路成本。

[0174] 下面，参照图6，进一步说明本实施方式的半导体元件100的动作。

[0175] 图6是用于说明沟道外延层50和栅极绝缘膜60的界面中的传导带能量分布的图。图6(a)是用于计算传导带能量分布的构造模型，图6(a)中的A-A’线相当于图6(b)及(c)的横轴[μm]。图6(b)及(c)分别表示正向及反向情况下的沟道横向的传导带能量分布。另外，图6(b)及(c)的纵轴表示传导带能量[eV]。

[0176] 首先，对正向、即Vds大于零的情况进行说明。如图6(b)所示，在正向的情况下，由于沟道外延层50中的与p体区域(或p阱)30相接的区域的传导带能量(即沟道区域55的传导带能量)高于沟道外延层50中的源极区域40上及JFET区(漏极区域)22上的区域的传导带能量，因此载流子不流动。

[0177] 接着，如果使Vgs从零向正的方向上升，则沟道区域55的传导带能量下降，沟道外延层50中的源极区域40上的区域与沟道区域55之间的势垒消失。因此，载流子从源极区域40流入沟道区域55。

[0178] 接着，说明反向即Vds为0以下的情况。如果Vds从0V状态开始，且从0V开始降低Vds，则如图6(c)所示，沟道外延层50中的JFET区(漏极区域)22上的区域的传导带能量上升，与沟道区域55的势垒变低。因此，载流子(电子)从JFET区域(漏极区域)22上的区域流入。

[0179] 即，在逆电流流经体二极管之前，在沟道外延层50(或沟道区域55)中开始流动。因为流经沟道外延层50，因此与MISFET(或MOSFET)的正向电流相同，是单极性动作。因此，也不会产生反向恢复电流，因此不会产生恢复损耗。另外，能够具有比作为宽带隙半导体的SiC的pn结的扩散电位引起的启动电压还低的启动电压。

[0180] 简而言之，在本实施方式的半导体元件100中，如图6(b)所示，在正向的情况下，通过栅极电压的施加使得沟道区域55的传导带能量下降而流动电流。另一方面，如图6(c)所示，在反向的情况下，通过漏极侧的传导带能量的上升使得存在于沟道与漏极间的能量势垒变低而流动电流。

[0181] 下面，参照图7，对半导体元件100的特性进行说明。图7表示本申请发明者试制的半导体元件100在室温下的I-V特性。试制的半导体元件100是作为MISFET的一种的使用了SiC的DMOSFET(Double ImplantedMOSFET)，具有与图5所示的构造相同的构造。图7的曲线图的横轴为Vds，纵轴为从漏极电极向源极电极沿“正向”流动的电流值。当电流从源极电极向漏极电极沿“反向”流动时，该电流具有负值。

[0182] 正向(Vds＞0V)的I-V特性是在Vgs＝0V、5V、10V、15V、20V的情况下测量的曲线。反向(Vds≤0V)的I-V特性是在Vgs＝0V的情况下测量的曲线。

[0183] 由图7可知，在半导体元件100中，反向电流的启动电压(Vf0的绝对值)是比作为SiC的pn扩散电位的2.7V还小的值(1V附近)。由于反向电流的启动电压(Vf0的绝对值)低于体二极管的启动电压，因此可知二极管电流经由MISFET的沟道区域流动而不是经由作为pn结的体二极管流动。其结果，通过使用半导体元件100能够减少导通损耗。因为Pn结二极管的启动电压依存于半导体材料的带隙的大小，因此在碳化硅半导体这样的宽带隙半导体中，体二极管的启动电压特别高，本发明中的启动电压的减少效果更显著。

[0184] 图8作为比较例示出使用了Si的MOSFET在室温下的I-V特性。在该比较例的情况下，反向电流的阈值Vf0的绝对值为0.6V。此时的反向电流流经体二极管，反向电流的启动电压为体二极管的pn结的启动电压。在比较例的情况下，因为Si与SiC相比绝缘破坏电场低，因此为了具有与SiC相同的耐压，而至少需要增大漂移层的膜厚，减小漂移层的杂质浓度。由于Si-MISFET与具有相同耐压的SiC-MISFET相比，导通损耗变高。另外，因为Si的带隙低于1.1eV，因此在150℃左右，pn结的峰值电流增大。因此，在使用Si-MISFET的情况下，动作温度受到限制。

[0185] 图9表示正向电流的阈值电压Vth和反向电流的启动电压Vf0的相关图。图9(a)是基于试制品的实际测量值数据的相关图。在该曲线图中，作为反向电流的启动电压Vf0采用了电流Id达到2mA时的电压。体区域的杂质浓度及栅极绝缘膜的厚度固定了条件。图9(b)是基于对变更了MOSFET元件的几个参数(例如沟道外延层50的厚度或浓度等)的构造进行模拟仿真的结果的相关图。

[0186] 由图9(a)可知，Vth越低，|Vf0|也越小。该趋势在图9(b)中也同样。这里，在本实施方式的半导体元件100中，优选|Vf0|小，优选正向电流的阈值电压Vth为2V以上。理由如下。

[0187] 在图1所示的功率电路即逆变器电路1000中一般使用的半导体元件(MISFET)1100，优选为常闭状态(Vth＞0V)。其原因在于，即便因某种原因导致栅极控制电路故障使得栅极电压为0V，也能够切断漏极电流，因此是安全的。另外，当为高温时，MISFET的阈值电压降低。例如，在SiC-MOSFET的情况下，有时温度上升100℃电压会下降约1V。这里，如果为了避免噪声导致栅极导通而将噪声容限设为1V，则优选室温下的Vth设定在
2V(1V+1V)以上。

[0188] 因此，要求满足正向电流的阈值电压Vth高至某种程度且反向电流的启动电压Vf0的绝对值(|Vf0|)尽量低这种相反要求。

[0189] 本申请发明者致力于能够满足这种相反要求的研究。根据各种研究的结果发现，反向电流的启动电压Vf0的绝对值(|Vf0|)能够根据沟道层的杂质浓度及厚度进行调节。另外，还发现与不具备沟道层的反转型MISFET不同，本发明的半导体元件中的MISFET由于具备沟道层，因此除了沟道层的杂质浓度及厚度以外，还通过适当地选择p体区域的杂质浓度或栅极绝缘膜的膜厚，能够分别独立地控制正向电流的阈值电压Vth和反向电流的启动电压Vf0的绝对值(|Vf0|)。

[0190] 图36是表示本发明的半导体元件中的正向电流的阈值电压Vth和反向电流的启动电压Vf0的绝对值(|Vf0|)的相关的图。在图36中，横轴表示正向电流的阈值电压Vth，纵轴表示反向电流的启动电压Vf0的绝对值(|Vf0|)。在为了得到本图而实施的模拟仿真19 -3
中，p型体区域(阱区域)的浓度固定在1×10 cm ，栅极绝缘膜的厚度固定在70nm。其他参数的范围如下所示。

[0191] ·沟道外延层的厚度：20～70nm

[0192] ·沟道外延层的浓度：1×1017～4×1018cm-3

[0193] 由图36可知，例如通过使沟道外延层的厚度变薄且使沟道外延层的杂质浓度变高，从而能够在使|Vf0|为一定值的同时增大Vth。因此，通过适当地设定沟道外延层的杂质浓度和厚度，从而可分别独立地控制Vth和|Vf0|。

[0194] 例如，利用该图说明在控制成Vth＝5V、|Vf0|＝1V的情况下的沟道外延层的厚度和杂质浓度的设定方法。

[0195] 首先，读取通过Vth＝5V与|Vf0|＝1V相交的交点的相关直线所对应的沟道外延层的厚度。在图36中，能读出约40nm。因此，将沟道外延层的厚度设定为40nm。然后，在上述的沟道外延层的厚度中，设定Vth＝5V的杂质浓度即可。这里，取数据存在的2点17 -3 18 -3 17 -3
的浓度、即7×10 cm 与1×10 cm 的中间值，设定为约8.5×10 cm 即可。

[0196] 这样，在本发明所涉及的半导体元件中，通过调整第2碳化硅半导体层(沟道外延层)的厚度和杂质浓度，能够将经由沟道的二极管的启动电压的绝对值设定得比体二极管的启动电压的绝对值小。

[0197] 图10A～10D是表示为了使反向电流的启动电压Vf0的绝对值(|Vf0|)成为规定-3范围内的值，需要获取沟道外延层50的厚度d(nm)及杂质(施主)浓度N(cm )的条件的-3
区域的曲线图。曲线图的纵轴表示沟道外延层的杂质浓度[cm ]，横轴表示沟道外延层的
20
厚度[nm]。纵轴中的例如“1E+20”的标记表示1×10 。图中的点是绘制模拟仿真得到的值的点。为了得到本图所实施的模拟仿真的参数的范围如下所述。

[0198] ·栅极绝缘膜的厚度：60～120nm

[0199] ·p型体区域(阱区域)的浓度：2×1018～2×1019cm-3

[0200] ·沟道外延层的厚度：10～70nm

[0201] ·沟道外延层的浓度：1×1017～1.5×1019cm-3

[0202] 另外，无论在哪个情况下，都调整成正向电流的阈值电压Vth为0V以上、即MISFET为常闭状态。

[0203] 在图10A～图10D中，(i)～(v)分别是表示边界区域的直线。用式子表示这些直线的话，如下所示。

[0204] 直线(i)所对应的式子：

[0205] N＝b0×d^a0

[0206] b0＝1.349×1021

[0207] a0＝-1.824，

[0208] 直线(ii)所对应的式子：

[0209] N＝b0.6×d^a0.6

[0210] b0.6＝7.609×1020

[0211] a0.6＝-1.881，

[0212] 直线(iii)所对应的式子：

[0213] N＝b1×d^a1

[0214] b1＝2.188×1020

[0215] a1＝-1.683，

[0216] 直线(iv)所对应的式子：

[0217] N＝b1.3×d^a1.3

[0218] b1.3＝2.399×1020

[0219] a1.3＝-1.774，

[0220] 直线(v)所对应的式子：

[0221] N＝b2×d^a2

[0222] b2＝5.754×1020

[0223] a2＝-2.380。

[0224] 这里，^表示乘幂，A^B意味着AB。

[0225] 例如，满足0＜|Vf0|≤2.0V所需的条件为：沟道外延层50的厚度d(nm)及杂质-3浓度N(cm )处于由直线(i)和直线(v)夹持的区域、即满足b2×d^a2≤N＜b0×d^a0(参照图10A)。

[0226] 满足0＜|Vf0|≤1.3V所需的条件为：沟道外延层50的厚度d(nm)及杂质浓度-3N(cm )处于由直线(i)和直线(iv)夹持的区域、即满足b1.3×d^a1.3≤N＜b0×d^a0(参照图10B)。

[0227] 满足0＜|Vf0|≤1.0V所需的条件为：沟道外延层50的厚度d(nm)及杂质浓度-3N(cm )处于由直线(i)和直线(iii)夹持的区域、即满足b1×d^a1≤N＜b0×d^a0(参照图10C)。

[0228] 满足0＜|Vf0|≤0.6V所需的条件为：沟道外延层50的厚度d(nm)及杂质浓度-3N(cm )处于由直线(i)和直线(ii)夹持的区域、即满足b0.6×d^a0.6≤N＜b0×d^a0(参照图10D)。

[0229] 另外，虽然在模拟仿真的参数范围内制作了曲线图，但即使是模拟仿真的参数范围外的点，只要N和d在由上述各区域所对应的数学式表示的范围内，就可认为分别满足0＜|Vf0|≤2.0V、0＜|Vf0|≤1.3V、0＜|Vf0|≤1.0V、0＜|Vf0|≤0.6V。

[0230] 例如，在要实现0＜|Vf0|≤0.6V的特性的情况下，选择由直线(i)和直线(ii)夹持的区域中的沟道外延层50的厚度d及杂质浓度N。例如，将沟道外延层50的杂质浓18 -3
度和膜厚分别设定为4×10 cm 、20nm。这里，为了进一步得到期望的Vth(在此是指2V以上8V以下)，选择p体区域30的浓度及栅极绝缘膜60的膜厚。通过将p体区域30的杂
19 -3
质(受主)浓度例如设定为1×10 cm 、将栅极绝缘膜60的膜厚例如设定为70nm，从而可得到|Vf0|＝约0.5V，Vth也得到约3.8V的值。

[0231] p体区域30的浓度、栅极绝缘膜60的厚度，在考虑了所要求的器件性能或制造工艺上的制约的基础上，可适当地进行选择。

[0232] 优选沟道外延层的厚度d在5nm以上。这是由于如果将沟道外延层的厚度d设定为5nm以上，则即便产生成膜或加工工艺的偏差，也不会使沟道外延层的一部分消失。

[0233] 进而，优选沟道外延层的厚度d在10nm以上。如果将沟道外延层的厚度d设定在10nm以上，则沟道外延层的膜厚的均匀性得到了提高。

[0234] 进而，优选沟道外延层的厚度d在20nm以上。如果将沟道外延层的厚度d设定在20nm以上，则沟道外延层的膜厚的均匀性进一步得到提高，沟道外延层成膜稳定性提高。

[0235] 另外，优选沟道外延层的厚度d在200nm以下。这是由于如果沟道外延层的厚度d在200nm以下，则为了形成源极电极而在蚀刻沟道外延层的工序中蚀刻不需要较长时间。

[0236] 进而，优选沟道外延层的厚度d在100nm以下。如果在100nm以下，则易于兼顾作为MISFET使用的情况下的适当的阈值电压Vth和回流二极管的小的启动电压|Vf0|。

[0237] 进而，优选沟道外延层的厚度d在75nm以下。如果在75nm以下，则更易于兼顾作为MISFET使用的情况下的适当的阈值电压Vth和回流二极管的小的启动电压|Vf0|。

[0238] 优选室温下的沟道二极管的启动电压尽量小。由此，能够将向碳化硅半导体的pn结直接施加的电压保持在体二极管的启动电压(2.7V)以下，能够避免在碳化硅半导体的pn结中流动正向电流导致的晶体缺陷增加的问题。利用图5对此进行说明。在|Vf0|例如约0.6V的情况下，例如在对源极给予0V的电位、对漏极给予-0.6V以下的电位时，作为二极管发挥功能。此时，电流经由沟道区域55在路径90上流动。然后，即便在对源极给予0V的电位、对漏极给予-2.7V的电位的情况下，该二极管的电流也不通过路径92，而在路径
90上流动。下面叙述其理由。在对源极给予0V、对漏极给予比-2.7V大的电位的情况下，首先在路径90上流动二极管电流。这里，基板10及漂移层20包括在路径90中。将在此流动的电流设为I、将基板电阻设为Rsub、将漂移层20中的位于p阱区域30下方的电阻设为Rd，则在p阱区域30与漏极之间引起电压下降I×(Rsub+Rd)的量。此时，在p阱区域
30与漂移层20之间施加的电压为从源极-漏极间电压中减去I×(Rsub+Rd)后的电压。也就是说，作为源极-漏极间电压，即便施加原本可以在体二极管中流动电流的2.7V的电压，也由于以与体二极管并联的方式存在着沟道二极管，因此在将源极漏极间电压设为|Vds|、将向体二极管的pn结施加的电压设为Vpn的情况下则有：

[0239] Vpn＝|Vds|-I×(Rsub+Rd)。

[0240] 由于路径90示出的沟道二极管的|Vf0|越小，相对于相同的|Vds|而言I越大，因此对体二极管的pn结施加的电压Vpn就越小。因而，对体二极管的pn结施加的电压Vpn未达到在本来的体二极管中开始流动电流的2.7V电压，所以体二极管中不流动电流。也就是说，能够避免在碳化硅半导体的pn结中流动正向电流导致的晶体缺陷增加的问题。

[0241] SiC是宽带隙半导体，因此与Si相比，为了特别是在高温区域(300℃以上)的环境温度下也可使用而需要在高温环境中体二极管内也不流动电流，优选室温下的|Vf0|在1.3V以下。

[0242] 此外，优选室温下的|Vf0|小于1.0V，进而优选小于0.6V。如果室温下的|Vf0|小于1.0V，则能实现比将SiC-SBD(反向电流的启动电压：1.0V左右)用作回流二极管元件的情况更良好的动作。另外，如果室温下的|Vf0|小于0.6V，则能实现比将Si-pin二极管(反向电流的启动电压：0.6V左右)用作回流二极管元件的情况更良好的动作。

[0243] 图11表示使用了本实施方式的半导体元件100的电力变换电路(这里是指逆变器电路)200、负载500、电源2000及控制器。因为本实施方式的半导体元件100是回流二极管融合型的MISFET，所以不需要图1所示的回流二极管元件1200。因此，在图1中，在一个逆变器电路1000中需要6个半导体元件1100和6个回流二极管元件1200共计12个元件，但是如果使用图11所示的本实施方式的半导体元件100，则由合计6个元件就能构成逆变器电路200。控制器相当于本发明中的电位设定部。控制器控制向各半导体元件100的栅极施加的电位。控制器控制各半导体元件的栅极的电位，例如在Vgs＞Vth和Vgs＝0V之间进行切换。

[0244] 半导体元件100及控制器相当于本发明的半导体装置。本发明的半导体装置具备与电源2000电连接的端子。另外，本发明的半导体装置具备与感应性的负载500电连接的端子。

[0245] 在本实施方式的逆变器电路200中，通过将元件个数减半，从而能够实现成本的大幅度减少。另外，通过元件个数的减少，较之逆变器电路1000，能够减少各元件的损耗(连接损耗等)，其结果，能够提高逆变器电路200的性能。除此之外，在本实施方式的构成中，较之逆变器电路1000，因为元件个数减半，因此能够使逆变器电路200小型化、轻量化，或者可实现噪声的减少。

[0246] 此外，通过元件个数的减少，能够减少寄生的C(电容)及/或寄生的L(电感)，所以即便在这一点上也能够减少损耗，缓和电磁干扰(EMI：Electro Magnetic Interference)的问题(噪声问题)。另外，因为能减少损耗，因此能在逆变器电路200中减少热量产生，故能够使降温装置小型化，或者可易于制定冷却单元的对策。并且，如果能减少损耗，则能提高频率，例如如果将频率设为2倍，由此可使所使用的接触器元件(C)、电感器元件(L)的体积变为1/2，结果能够使所使用的元件小型化及轻量化，能实现成本减少。

[0247] 另外，在本实施方式中，以逆变器电路为例进行了说明，但本实施方式的半导体元件100能广泛应用于电力变换器(例如逆变器、转换器、矩阵转换器等)。另外，只要是能使用半导体元件100的用途即可，并不限于电力变换电路，也能用于其他电路(例如逻辑电路等数字电路等)。电源并不限于直流电源，也可是交流电源。也能根据电路用途适当进行选择。

[0248] 下面，参照图12～图16，继续说明本实施方式的半导体元件100。

[0249] 本申请发明者基于模拟仿真分析对有沟道外延层50的情况和无沟道外延层50的情况的特性差异进行了研究。

[0250] 图12是表示模拟仿真中使用的无沟道外延层50的半导体元件(反转型MISFET)的构造的剖视图。

[0251] 图13表示模拟仿真分析后的反向电流的Id-Vds特性(Id：漏极电流、Vds：漏极电压)。这里，Vgs为0V。图13(a)用线性刻度进行表示，图13(b)用对数刻度(半对数)表示。另外，曲线I是有沟道外延层的情况下的结果，曲线II是无沟道外延层的情况下的结果。

[0252] 与曲线I及曲线II相应的半导体元件100都有Vth＝约3.5V。作为共同条件，栅极绝缘膜60的膜厚为70nm，沟道长度Lg为0.5μm。另外，JFET区域22的杂质浓度为17 -3
1×10 cm 。

[0253] 由图13可知，即使正向电流的阈值电压Vth大致相同，反向电流也在有沟道外延层的情况(曲线I)下易于流动。因此，在本发明中，在沟道层内形成MISFET的沟道区域。

[0254] 此外，参照图14及图15接着进行说明。图14是表示反向特性(流动反向电流时的特性)下的沟道横向的Ec分布的曲线图。另外，“Ec”是“Conduction Band Energ y”的缩略语。图中的Φ表示JFET区域侧的Ec与沟道区域中的最大Ec之差、即能量势垒。图14(a)及图15(a)是无沟道外延层的情况下的结果，图14(b)及图15(b)是有沟道外延层的情况下的结果。有/无沟道外延层的半导体元件100两者都是在Vth＝约3.5V的情况下进行比较的。

[0255] 反向流动的电子从JFET区域侧越过沟道区域的Ec而在源极区域上流动。如图所示，当降低Vds时，JFET侧的Ec上升，能量势垒Φ下降，当Vds在Vf0以下时，电子超过能量势垒Φ而进行流动。

[0256] 图15是表示正向特性中的沟道横向Ec分布的曲线图。图15所示的Φ表示源极区域上的Ec与沟道区域的最大Ec之差、即能量势垒。正向流动的电子从源极区域上越过沟道区域的最大Ec而在JFET区域流动。如图15所示，当提升Vgs时，沟道区域的Ec下降，能量势垒Φ下降。当Vgs在Vth以上时，电子超过能量势垒Φ而流动。

[0257] 比较图14(a)及图14(b)可知，如果Vth相同，则无沟道外延层的情况下(图14(a))的能量势垒φ比有沟道外延层的情况下(图14(b))的能量势垒φ高。因此，有沟道外延层的构成的半导体元件100易于流动反向电流。

[0258] 图16是表示沟道界面Ec的Vgs依存性的曲线图。图16中的曲线I是有沟道外延层的情况下的结果，曲线II是无沟道外延层的情况下的结果。由图16可知，因为曲线I的Ec比曲线II低，所以|Vf0|低，易于流动反向电流。

[0259] 在半导体元件100中，即便Vth相同，有沟道外延层的一方其Vgs＝0V时的沟道区域的传导带能的势垒(φ)低，易于流动反向电流。

[0260] 图11所示的本发明的电力变换器(逆变器电路200)通过如下方式实现：例如在图17所示的现有的电路构成中，将与回流二极管元件连接的高边侧MISFET H及低边侧MISFET L用本实施方式的半导体元件100置换。根据本发明的电力变换器，与MISFET的体二极管相比，能够减少反向恢复电流的峰值(图18的98)。其结果，能够大幅度减少开关损耗，进而能够抑制噪声的产生。根据本发明的电力变换器，与将MISFET的pn结二极管(体二极管)用作回流二极管的情况相比，阈值的绝对值|Vf0|变低，故能够减少导通损耗。

[0261] 另外，在上述的实施方式中，作为电力变换器以逆变器电路200为例进行了说明，但本实施方式的构成并不限于此。图19是包括本实施方式的半导体元件100在内的升降压转换器210的电路图。控制器相当于本发明中的电位设定部。

[0262] 因为该升降压控制器210由半导体元件100构成，所以能得到上述效果。即，因为与体二极管相比能减少反向恢复电流，因此能大幅度减少开关损耗，进而能抑制噪声的产生。并且，与MISFET的体二极管相比，阈值的绝对值|Vf0|变低，故能减少导通损耗。另外，升降压转换器210中的时序图与图18所示的时序图的峰值电流98被降低后的图相同或类似。

[0263] 此外，图20是表示包括本实施方式的半导体元件100在内的升压转换器220的电路图。采用在图19所示的构成中上支路的半导体元件100中的栅极与源极短路后的构成。详细而言，转换器220是上支路为二极管、下支路为开关的升压转换器。控制器相当于本发明中的电位设定部。

[0264] 下面，参照图21及图22～图25，对本实施方式的半导体元件100的构造和制造方法进行详细叙述。

[0265] 图21所示的半导体元件100具有纵型DMISFET的构造，基本与图5所示的构成相同。“DMISFET”是Double-implanted-MISFET的缩略语。

[0266] 与图5所示的构造不同之处在于，在栅极电极65上形成有层间绝缘膜67，并且在源极电极45及层间绝缘膜67上形成有源极布线(或源极垫片(pad))47。另外，在漏极电极70的背面形成有管芯连接(die bond)用的背面电极72这一点也不同。管芯连接用的背面电极72例如是Ti/Ni/Ag的层叠电极。

[0267] 接着，对图21所示的半导体元件100的制造方法进行说明。首先，如图22(a)所示，准备基板10。基板10例如是低电阻的n型4H-SiC切割(offcut)基板。

[0268] 然后，如图22(b)所示，在基板10上外延生长高电阻的漂移区域20。漂移区域20例如采用n型4H-SiC。然后，如图22(c)所示，在漂移区域20上形成例如由SiO2构成的掩模81，例如将Al或B的离子82进行离子注入。

[0269] 在离子注入之后去除掩模81，例如在1700℃左右的高温下在惰性气氛中进行活性退火，从而如图23(a)所示形成了p阱区域(体区域)30。

[0270] 接着，如图23(b)所示，利用掩模(未图示)在p阱区域30中例如对氮进行离子注入而形成源极区域40，例如通过注入Al而形成接触区域32。在离子注入后去除掩模，进行活性退火。

[0271] 另外，在此虽然在图23(a)所示的工序中实施了活性退火，但是也可在图23(a)的工序中不实施，兼用图23(b)工序中的活性退火。

[0272] 然后，如图23(c)所示，在包括p阱区域30、源极区域40及接触区域32在内的漂移区域20的整个表面，利用碳化硅生长外延层(沟道外延层)50。在本实施方式中，将沟道-3外延层50的杂质浓度N(cm )及厚度d(nm)例如调整到满足以下条件的范围内：

[0273] b1×d^a1≤N＜b0×d^a0

[0274] b0＝1.349×1021

[0275] a0＝-1.824

[0276] b1＝2.188×1020

[0277] a1＝-1.683。

[0278] 接着，如图24(a)所示，在对沟道外延层50的规定部位进行干式蚀刻之后，例如通过热氧化在沟道外延层50的表面形成栅极绝缘膜60。然后，如图24(b)所示，在栅极绝缘20 -3
膜60的表面堆积以7×10 cm 左右掺入了磷的多晶硅膜64。多晶硅膜64的厚度例如为
500nm左右。

[0279] 然后，如图24(c)所示，利用掩模(未图示)对多晶硅膜64进行干式蚀刻，在期望的区域形成栅极电极65。接着，如图25(a)所示，按照覆盖栅极电极65的表面及漂移区域20的表面的方式，例如通过CVD法堆积利用了SiO2的层间绝缘膜67。层间绝缘膜67的厚度例如为1.5μm。

[0280] 然后，如图25(b)所示，利用掩模(未图示)，通过干式蚀刻方式去除接触区域32的表面上和源极区域40的一部分表面上的层间绝缘膜67，从而形成了通孔68。

[0281] 然后，如图25(c)所示，在层间绝缘膜67上形成例如厚度为50nm左右的镍膜，接着通过蚀刻按照保留通孔68的内部及其周边的一部分的方式去除镍膜。在蚀刻之后，在惰性气氛内，例如通过950℃、5分钟的热处理，使镍与碳化硅表面进行反应，从而形成由镍硅化物构成的源极电极45。另外，在基板10的背面，例如也使镍在整个面上堆积，同样通过热处理使其与碳化硅进行反应，从而形成漏极电极70。

[0282] 接着，在层间绝缘膜67及通孔68上堆积例如厚度为4μm左右的铝，当蚀刻成期望的图案时，如图21所示，得到了源极布线(或源极垫片)47。另外，虽然未图示，但是在芯片端在其他区域还形成与栅极电极接触的栅极布线(或栅极垫片)。进而，作为管芯连接用的背面电极72，在漏极电极70的背面例如堆积Ti/Ni/Ag。这样一来，得到了图21所示的半导体元件100。

[0283] 下面，参照图26及图27～图30，对本实施方式的其他半导体元件100’的构造和制造方法进行详细叙述。

[0284] 图26所示的半导体元件100’具有纵型沟道MISFET的构造。图26所示的半导体元件100’是形成有沟道(凹部)的方式这一点与图5或图21所示的半导体元件100的构成不同，但是即便在图26所示的半导体元件100’的方式中，也能得到上述的本实施方式的效果。

[0285] 接着，在说明图26所示的半导体元件100’的构造的同时说明该半导体元件100’的制造方法。

[0286] 首先，如图27(a)所示，准备基板10。基板10例如为低电阻的n型4H-SiC切割基板。然后，如图27(b)所示，在基板10上，外延生长高电阻的漂移区域20。漂移区域20例如使用n型4H-SiC。

[0287] 然后，如图27(c)所示，在漂移区域20的表面上，例如外延生长厚度0.5μm～1μm左右的p基底层(体区域)30。接着，如图28(a)所示，在p基底层30的表面，例如通+
过将氮进行离子注入或者通过外延生长而形成高浓度的n 源极区域40。此外，例如通过离+
子注入Al，形成从n 源极区域40的表面到达p基底层30的p型的接触区域32。这里，活性退火例如在惰性气氛中以1700～1800℃左右的温度执行30分钟左右。

[0288] 然后，如图28(b)所示，利用掩模(未图示)，通过对碳化硅进行干式蚀刻，从而在+期望的区域形成沟道69。沟道69是贯通n 源极区域40及p基底层30并到达漂移区域20的凹部。

[0289] 然后，如图28(c)所示，在包括沟道69的侧面的区域上，外延生长碳化硅层(沟道-3外延层50)。在本实施方式中，将沟道外延层50的杂质浓度N(cm )及厚度d(nm)例如调整到满足以下条件的范围内：

[0290] b1×d^a1≤N＜b0×d^a0

[0291] b0＝1.349×1021

[0292] a0＝-1.824

[0293] b1＝2.188×1020

[0294] a1＝-1.683。

[0295] 沟道外延层50如上述，也可具有杂质浓度沿着厚度方向变化的构造。

[0296] 然后，如图29(a)所示，通过对沟道外延层50进行干式蚀刻而形成期望的图案之后，例如通过热氧化方式形成栅极绝缘膜60。

[0297] 接着，如图29(b)所示，在栅极绝缘膜60的表面堆积例如以7×1020cm-3左右掺入了磷的厚度为500nm左右的多晶硅膜，然后通过对期望的图案进行干式蚀刻，从而形成栅极电极65。

[0298] 然后，如图30(a)所示，作为层间绝缘膜67，在栅极电极65的表面例如堆积厚度为1.5μm的SiO2，然后，通过干式蚀刻去除位于接触区域32的表面及源极区域40的一部分表面的层间绝缘膜67。这样，形成使接触区域32和源极区域40的一部分露出的通孔。

[0299] 然后，如图30(b)所示，在层间绝缘膜67上形成例如厚度为50nm左右的镍膜，接着通过蚀刻按照保留通孔的内部及其周边的一部分的方式去除镍膜。在蚀刻之后，在惰性气氛内，例如通过950℃、5分钟的热处理，使镍与碳化硅表面进行反应，从而形成由镍硅化物构成的源极电极45。另外，在基板10的背面，例如也使镍堆积整个面，同样通过热处理使其与碳化硅进行反应，从而形成漏极电极70。

[0300] 接着，在层间绝缘膜67及通孔68上堆积例如厚度为4μm左右的铝，当蚀刻成期望的图案时，如图26所示，得到了源极布线(或源极垫片)47。另外，虽然未图示，但是在芯片端在其他区域还形成了与栅极电极接触的栅极布线(或栅极垫片)。进而，作为管芯连接用的背面电极72，在漏极电极70的背面例如堆积Ti/Ni/Ag。这样，得到了图26所示的半导体元件100’。

[0301] 图31～图34示出现有技术中的半导体元件和二极管元件的组合，与本发明进行比较来说明本发明的效果。

[0302] 图31是Si-MOSFET的单体情况下的等效电路。D为漏极端子，S为源极端子，G为栅极端子。If为正向电流，Ir为反向电流。在该电路中，回流电流作为反向电流Ir流经Si-MOSFET的内部的体二极管。因为体二极管为双极性元件，因此流动反向恢复电流，故开关损耗增大，开关时间也长。与此相对，本发明的半导体元件，由于反向电流流经进行单极性动作的沟道层，因此反向恢复电流非常小。因而，具有开关损耗小、开关时间短的效果。

[0303] 图32表示Si-MOSFET和回流二极管元件的组合的等效电路。图32的回流二极管元件为Si-pin二极管。由于回流二极管元件为双极性元件，因此与图31的电路同样地，流动反向恢复电流。因而，开关损耗大，开关时间也长。

[0304] 与此相对，根据本发明的半导体元件，如前述，反向恢复电流非常小，开关时间也短。另外，在图32所示的电路构成中，将回流二极管元件作为其他元件另行准备，且与Si-MOSFET连接，因此需要的元件数量为2个，但在本发明中，由于不需要这样的回流二极管，因此可减少元件个数。

[0305] 图33是Si-MOSFET和SiC-SBD的组合的等效电路。图33的回流二极管元件为SiC-SBD。在Si-MOSFET的漏极侧串联设置有齐纳二极管(Zener diode)。齐纳二极管用于使反向电流流经回流二极管。在Si-MOSFET中内置有pn结的体二极管，该|Vf0|约0.6V。回流二极管的|Vf0|约1V。

[0306] 若没有齐纳二极管，则在流动反向电流时，由于电流向Vf0的绝对值低的一方流动，因此电流不流经回流二极管而流经Si-MOSFET的体二极管。为防止反向电流流经Si-MOSFET的体二极管，而设置了齐纳二极管。

[0307] 在流动正向电流时，产生齐纳二极管的导通损耗，另外在开关时也产生齐纳二极管的开关损耗。因为回流二极管具有寄生电容，因此蓄积在寄生电容中的能量在开关动作时伴有开关损耗的增加。

[0308] 与此相对，根据本发明的半导体元件，不会产生因Si-MOSFET和SiC-SBD的组合而产生的齐纳二极管的导通损耗、开关损耗以及回流二极管的寄生电容引起的损耗。因此，可减少损耗。另外，在图33的构成中，虽然元件个数为3个，但是在本发明中因为也可以为一个，因此可减少至1/3元件个数。

[0309] 图34是Si-IGBT和回流二极管的组合的等效电路。图34的回流二极管为Si-pin二极管。在该组合的情况下，因为半导体元件和二极管元件都是双极性元件，因此在开关动作时半导体元件中流动尾电流，开关损耗大，开关时间长。另外，由于二极管的反向恢复电流大，因此开关损耗大，开关动作时间长。

[0310] 与此相对，根据本发明的半导体元件，开关损耗小，开关时间短。因为在现有技术中元件个数为2个，在本发明中元件个数为1个，因此可减少元件个数。

[0311] 以上，示出了如果使用本发明的半导体装置，则不需要回流二极管，但是在所要求的负载电流比流经内置于本发明半导体装置的沟道区域的二极管的电流容量大的情况下，也可追加回流二极管元件。此时，由于负载电流流经本发明的半导体装置和回流二极管元件的双方，因此回流二极管元件的电流容量也比现有技术中的回流二极管元件的电流容量小。因为，可减少回流二极管的芯片面积，减少成本。

[0312] 以上，说明了本发明的优选实施方式，但是上述记述并不是对本发明的限定事项，当然也可对上述实施方式进行各种变形。

[0313] 图35是表示相对于图5的构成的变形例的剖视图。图35的例子与图5的构成的+不同之处在于：沟道外延层50的上表面与n 源极区域40、p接触区域32的上表面存在于同一面上。本变形例的半导体元件101例如能够通过依次执行在形成体区域30之后形成+
沟道外延层50的工序、在相应位置形成n 源极区域40、p接触区域32的工序来实现。

[0314] 另外，也可代替沟道外延层50，使用向相应部分注入n型杂质的离子注入层。即，在本发明中，与体区域及源极区域的至少一部分相接地形成的“第2碳化硅半导体层”，并不限于在漂移层(第1碳化硅半导体层)上通过外延生长而形成的层，也可以是第1碳化硅半导体层的表面中的注入了杂质离子的区域。例如，在图23(b)的工序之后，向第1碳化硅半导体层(漂移层)20的表面(不是与基板10相接的面，而是其相反侧的面)，注入例如氮或磷离子。此时，位于第1碳化硅半导体层20的表面的体区域30的内侧、即未形成体接触区域32及源极区域40的区域成为沟道区域。因在该沟道区域中离子注入氮或磷，所以作为n型杂质的施主和作为p型杂质的受主共存。这里，施主浓度Nd与受主浓度Na之差(Nd-Na＝N)，例如以满足以下条件的方式确定离子注入剂量或注入能量：

[0315] b1×d^a1≤N＜b0×d^a0

[0316] b0＝1.349×1021

[0317] a0＝-1.824

[0318] b1＝2.188×1020

[0319] a1＝-1.683。

[0320] d为通过离子注入而形成的第2碳化硅半导体层的厚度。本实施方式中的“d”定义为满足Nd＞Na的关系的注入区域的厚度。即，d是满足Nd＞Na的关系的注入区域的垂直于基板10的方向上的尺寸，大致等于从第1碳化硅半导体层(漂移层)20的表面到Nd＝Na的位置的距离(深度)。

[0321] 在本发明的半导体元件中，从源极电极经由沟道区域向漏极电极流动电流的二极管的启动电压例如在Vgs为0V时测量即可。

[0322] 在本发明的半导体装置、半导体元件中的体二极管中，将Vgs设定为充分的负值(例如Vgs＝-20V)，在MISFET的沟道区域完全截止、即不导通状态下，通过施加Vds＜0的电压，能够使电流流动。在该状态下，能够测量体二极管的启动电压。

[0323] 在作为沟道层而使用了碳化硅层的MISFET中，在室温下0伏特≤Vgs＜Vth时，例如如果Vgs为0V时的反向电流的启动电压Vf0的绝对值(|Vf0|)比通过上述测量方法求出的体二极管的启动电压小，则视为作为从源极电极经由沟道层向漏极电极流动电流的二极管发挥功能。

[0324] 另外，目前记载为2.7V的体二极管的启动电压根据所制作的元件的参数会发生些许变化，因此需要适当地重读。此外，即便对MISFET施加Vgs＝0的电压，在沟道无法充分截止的情况、体二极管的pn结存在缺陷的情况下，泄露电流有时也会流经漏极-源极之间。此时，在比体二极管的启动电压的绝对值小的电压区域中，有时也会观测到一些泄露电流，在外观上启动电压的值会发生变化。

[0325] 在有上述泄露电流的情况下，为了判断是否作为沟道二极管发挥功能，例如下述方法有效。在Vgs＝0V时从源极电流流向漏极电极的二极管的电流为1A时的电压比上述(通过将Vgs设定为充分的负值并施加Vds＜0的电压而流动电流所确定出的电压)启动电压大的情况下，能够判断出体二极管中流动着电流。另外，在Vgs＝0V时从源极电极流向漏极电极的二极管的电流为1A时的电压比上述(通过将Vgs设定为充分的负值并施加Vds＜0的电压而流动电流所确定出的电压)启动电压小的情况下，能够判断出在沟道二极管中流动着电流。

[0326] (产业上的可利用性)

[0327] 根据本发明，可提供一种能够在不增加元件个数的情况下抑制SiC半导体装置的结晶劣化的半导体元件。

[0328] 符号说明：

[0329] 10、110 基板(碳化硅半导体基板)

[0330] 20、120 第1碳化硅半导体层(漂移层)

[0331] 22 JFET区域

[0332] 30、130 体区域(阱区域)

[0333] 32、132 体接触区域(接触区域)

[0334] 40、140 源极区域

[0335] 45、145 源极电极

[0336] 47 源极布线(源极垫片)

[0337] 50、150 第2碳化硅半导体层或沟道层(沟道外延层)

[0338] 55 沟道区域

[0339] 60、160 栅极绝缘膜

[0340] 64 多晶硅膜

[0341] 65、165 栅极电极

[0342] 67 层间绝缘膜

[0343] 68 通孔

[0344] 69 沟道

[0345] 70、170 漏极电极

[0346] 72 背面电极

[0347] 81 掩模

[0348] 90 二极管电流

[0349] 100 半导体元件

[0350] 100’ 半导体元件

[0351] 101 半导体元件

[0352] 102 半导体元件

[0353] 112 基板

[0354] 180、181、182 体二极管

[0355] 200 电力变换电路(逆变器电路)

[0356] 210 升降压转换器

[0357] 220 升压转换器

[0358] 500 负载

[0359] 1000 逆变器电路

[0360] 1100 半导体元件

[0361] 1110 半导体元件

[0362] 1200 回流二极管元件

[0363] 1500 负载

[0364] 2000 直流电源

[0365] 2100 感应性负载

[0366] 2200 控制器