一种兼容多种电平模拟信号的延时装置

摘要

本发明公开了一种兼容多种电平模拟信号的延时装置，涉及应用电子技术领域。所述装置包括：信号输入单元、参考电压单元、信号整形单元、时间控制单元和驱动执行单元；信号输入单元，用于接收输入信号，并且对输入信号进行滤波、幅度调整和阻抗匹配处理；参考电压单元，用于设定参考电压；信号整形单元，连接信号输入单元和参考电压单元，用于对输入信号进行整形处理；时间控制单元，连接所述信号整形单元，用于控制延迟时间的长度；所述驱动执行单元，连接所述时间控制单元，用于驱动执行机构实现功能控制。所述装置，实现了用不同的模拟信号触发时间控制单元，进而实现了对不同模拟量延迟响应时间的控制，拓展了延时电路的应用场合。

权利要求

1.一种兼容多种电平模拟信号的延时装置，其特征在于，包括：信号输入单元、参考电压单元、信号整形单元、时间控制单元和驱动执行单元；

所述信号输入单元，用于接收输入信号，并且对所述输入信号进行滤波、幅度调整和阻抗匹配处理；

所述参考电压单元，用于设定参考电压；

所述信号整形单元，连接所述信号输入单元和参考电压单元，用于对所述输入信号进行整形处理；

所述时间控制单元，连接所述信号整形单元，用于控制延迟时间的长度；

所述驱动执行单元，连接所述时间控制单元，用于驱动执行机构实现功能控制；

其中，所述参考电压单元包括：第七电阻R7和第八电阻R8；所述第七电阻R7的第一端连接电源，第二端连接所述第八电阻R8的第一端和所述信号整形单元；所述第八电阻R8的第二端接地；所述第八电阻R8为阻值可调电阻；

所述信号整形单元包括：第六电阻R6、第九电阻R9、第十二电阻R12和第十三电阻R13，以及第二比较器IC2；所述第六电阻R6的第一端连接所述第七电阻R7的第二端，第二端连接所述第十三电阻R13的第一端和所述第二比较器IC2的反相输入端；所述第九电阻R9的第一端连接所述第十三电阻R13的第二端和所述第二比较器IC2的输出端，第二端连接所述第十二电阻R12的第一端和所述时间控制单元；所述第十二电阻R12的第二端接地；

所述第二比较器IC2的同相输入端连接所述信号输入单元；

所述信号输入单元包括：第一电阻R1、第二电阻R2、第三电阻R3，以及第一电容C1；所述第一电阻R1的第一端连接输入信号端，第二端连接所述第二电阻R2的第一端和第三电阻R3的第一端；所述第二电阻R2的第二端接地；所述第三电阻R3第二端连接所述第一电容C1的第一端和所述第二比较器IC2的同相输入端；所述第一电容C1的第二端接地；

所述时间控制单元包括：第二三极管Q2、第二二极管D2、第十电阻R10和第十一电阻R11、第三电容C3和555定时器；所述第二三极管Q2的基极连接所述第九电阻R9的第二端，集电极连接所述第二二极管D2的负极和所述第十电阻R10的第一端，发射极接地；所述第二二极管D2的正极连接所述第十一电阻R11的第一端和所述第三电容C3的正极，以及所述555定时器的第2引脚和第6引脚；所述第十电阻R10的第二端连接所述第十一电阻R11的第二端，以及所述555定时器的第4引脚和第8引脚；所述第三电容C3的负极接地；

所述555定时器的第1引脚接地，第3引脚和第5引脚连接所述驱动执行单元，第7引脚悬空；

所述驱动执行单元包括：第二电容C2、第四电阻R4和第五电阻R5，以及第一二极管D1；所述第二电容C2的第一端连接所述555定时器的第5引脚，第二端接地；所述第五电阻R5的第一端连接所述555定时器的第3引脚，第二端连接所述第一二极管D1的正极；所述第一二极管D1的负极连接所述第四电阻R4的第一端；所述第四电阻R4的第二端接地。

2.如权利要求1所述的装置，其特征在于，所述驱动执行单元还包括：第一三极管Q1；

所述第一三极管Q1的基极连接所述第一二极管D1的负极，集电极输出控制信号，发射极接地。

说明书

一种兼容多种电平模拟信号的延时装置

技术领域

[0001] 本发明涉及应用电子技术领域，特别涉及一种兼容多种电平模拟信号的延时装置。

背景技术

[0002] 现有的公开出版物中使用555定时器设计的延时电路有很多，但是有一个共同的缺点就是对输入的信号的幅度有所限制，不能实现用任意幅度模拟量进行触发控制。例如直接使用放电三极管的基极作为控制信号的输入端，由于三极管基极的驱动电压在0.7V以上，对于低于0.7V的电平无法区分，同时，由于三极管是电流驱动型器件，对于高阻抗的输入信号源，也无法做出正确的响应。

发明内容

[0003] (一)要解决的技术问题

[0004] 本发明要解决的技术问题是：如何提供一种兼容多种电平模拟信号的延时装置，以实现用不同的模拟信号触发时间控制单元，进而实现对不同模拟量延迟响应时间的控制。

[0005] (二)技术方案

[0006] 为解决上述技术问题，本发明提供一种兼容多种电平模拟信号的延时装置，其包括：信号输入单元、参考电压单元、信号整形单元、时间控制单元和驱动执行单元；

[0007] 所述信号输入单元，用于接收输入信号，并且对所述输入信号进行滤波、幅度调整和阻抗匹配处理；

[0008] 所述参考电压单元，用于设定参考电压；

[0009] 所述信号整形单元，连接所述信号输入单元和参考电压单元，用于对所述输入信号进行整形处理；

[0010] 所述时间控制单元，连接所述信号整形单元，用于控制延迟时间的长度；

[0011] 所述驱动执行单元，连接所述时间控制单元，用于驱动执行机构实现功能控制。

[0012] 优选地，所述参考电压单元包括：第七电阻R7和第八电阻R8；所述第七电阻R7的第一端连接电源，第二端连接所述第八电阻R8的第一端和所述信号整形单元；所述第八电阻R8的第二端接地。

[0013] 优选地，所述第八电阻R8为阻值可调电阻。

[0014] 优选地，所述信号整形单元包括：第六电阻R6、第九电阻R9、第十二电阻R12和第十三电阻R13，以及第二比较器IC2；所述第六电阻R6的第一端连接所述第七电阻R7的第二端，第二端连接所述第十三电阻R13的第一端和所述第二比较器IC2的反相输入端；所述第九电阻R9的第一端连接所述第十三电阻R13的第二端和所述第二比较器IC2的输出端，第二端连接所述第十二电阻R12的第一端和所述时间控制单元；所述第十二电阻R12的第二端接地；所述第二比较器IC2的同相输入端连接所述信号输入单元。

[0015] 优选地，所述信号输入单元包括：第一电阻R1、第二电阻R2、第三电阻R3，以及第一电容C1；所述第一电阻R1的第一端连接输入信号端，第二端连接所述第二电阻R2的第一端和第三电阻R3的第一端；所述第二电阻R2的第二端接地；所述第三电阻R3第二端连接所述第一电容C1的第一端和所述第二比较器IC2的同相输入端；所述第一电容C1的第二端接地。

[0016] 优选地，所述时间控制单元包括：第二三极管Q2、第二二极管D2、第十电阻R10和第十一电阻R11、第三电容C3和555定时器；所述第二三极管Q2的基极连接所述第九电阻R9的第二端，集电极连接所述第二二极管D2的负极和所述第十电阻R10的第一端，发射极接地；所述第二二极管D2的正极连接所述第十一电阻R11的第一端和所述第三电容C3的正极，以及所述555定时器的第2引脚和第6引脚；所述第十电阻R10的第二端连接所述第十一电阻R11的第二端，以及所述555定时器的第4引脚和第8引脚；所述第三电容C3的负极接地；所述555定时器的第1引脚接地，第3引脚和第5引脚连接所述驱动执行单元，第7引脚悬空。

[0017] 优选地，所述驱动执行单元包括：第二电容C2、第四电阻R4和第五电阻R5，以及第一二极管D1；所述第二电容C2的第一端连接所述555定时器的第5引脚，第二端接地；所述第五电阻R5的第一端连接所述555定时器的第3引脚，第二端连接所述第一二极管D1的正极；所述第一二极管D1的负极连接所述第四电阻R4的第一端；所述第四电阻R4的第二端接地。

[0018] 优选地，所述驱动执行单元还包括：第一三极管Q1；所述第一三极管Q1的基极连接所述第一二极管D1的负极，集电极输出控制信号，发射极接地。

[0019] (三)有益效果

[0020] 本发明所述兼容多种电平模拟信号的延时装置，通过设置所述参考电压单元和信号整形单元，有效克服了原有的输入电平受限制、输入阻抗低的弊端，实现了用不同的模拟信号触发时间控制单元，进而实现了对不同模拟量延迟响应时间的控制，拓展了延时电路的应用场合。

附图说明

[0021] 图1是本发明的兼容多种电平模拟信号的延时装置的电路结构图。

具体实施方式

[0022] 下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

[0023] 图1是本发明的兼容多种电平模拟信号的延时装置的电路结构图。如图1所示，所述装置包括：信号输入单元、参考电压单元、信号整形单元、时间控制单元和驱动执行单元。所述信号输入单元，用于接收输入信号，并且对所述输入信号进行滤波、幅度调整和阻抗匹配处理。所述参考电压单元，用于设定参考电压。所述信号整形单元，连接所述信号输入单元和参考电压单元，用于对所述输入信号进行整形处理。所述时间控制单元，连接所述信号整形单元，用于控制延迟时间的长度。所述驱动执行单元，连接所述时间控制单元，用于驱动执行机构实现功能控制。

[0024] 所述信号输入单元包括：第一电阻R1、第二电阻R2、第三电阻R3，以及第一电容C1；所述第一电阻R1的第一端连接输入信号端，第二端连接所述第二电阻R2的第一端和第三电阻R3的第一端；所述第二电阻R2的第二端接地；所述第三电阻R3第二端连接所述第一电容C1的第一端和所述信号整形单元；所述第一电容C1的第二端接地。所述信号输入单元可以对所述输入信号进行RC滤波(一种现有滤波方法)，去除所述输入信号中的杂讯。其中，所述第二电阻R2为分压电阻，具有两个作用：对所述输入信号的幅度进行调整，以适应后面所述信号整形单元的要求；对所述输入信号的输入阻抗进行匹配，以适应不同信号源和抗干扰的匹配要求。

[0025] 所述参考电压单元包括：第七电阻R7和第八电阻R8；所述第七电阻R7的第一端连接电源，第二端连接所述第八电阻R8的第一端和所述信号整形单元；所述第八电阻R8的第二端接地。所述第八电阻R8为阻值可调电阻，通过调整所述第八电阻R8的阻值，可以方便地对参考电压进行设定，从而实现对不同电平模拟信号的处理。

[0026] 所述信号整形单元包括：第六电阻R6、第九电阻R9、第十二电阻R12和第十三电阻R13，以及第二比较器IC2；所述第六电阻R6的第一端连接所述第七电阻R7的第二端和所述第八电阻R8的第一端，第二端连接所述第十三电阻R13的第一端和所述第二比较器IC2的反相输入端；所述第九电阻R9的第一端连接所述第十三电阻R13的第二端和所述第二比较器IC2的输出端，第二端连接所述第十二电阻R12的第一端和所述时间控制单元；所述第十二电阻R12的第二端接地；所述第二比较器IC2的同相输入端连接所述第三电阻R3的第二端和所述第一电容C1的第一端。所述第二比较器IC2的反相输入端接来自于所述参考电压单元的参考电压，同相输入端接来自于所述信号输入单元的信号，输出端是经过整形之后的低阻抗方波信号。所述信号整形单元实现的功能是把不同的输入信号统一成幅度相等，约等于电源电压的低阻抗等幅方波，便于后面用相同的方法统一处理。具体的，当所述输入信号的幅值高于参考电压时，经过所述信号整形单元后输出等幅的方波脉冲，所述方波脉冲用于驱动所述时间控制单元中的第二三极管Q2。

[0027] 所述时间控制单元包括：第二三极管Q2、第二二极管D2、第十电阻R10和第十一电阻R11、第三电容C3和555定时器；所述第二三极管Q2的基极连接所述第九电阻R9的第二端和所述第十二电阻R12的第一端，集电极连接所述第二二极管D2的负极和所述第十电阻R10的第一端，发射极接地；所述第二二极管D2的正极连接所述第十一电阻R11的第一端和所述第三电容C3的正极，以及所述555定时器的第2引脚和第6引脚；所述第十电阻R10的第二端连接所述第十一电阻R11的第二端，以及所述555定时器的第4引脚和第8引脚；所述第三电容C3的负极接地；所述555定时器的第1引脚接地，第3引脚和第5引脚连接所述驱动执行单元，第7引脚悬空。

[0028] 所述555定时器是一种模拟和数字功能相结合的中规模集成器件。输出驱动电流约为200mA，因而其输出可与TTL(Transister-Transister-Logic，晶体管-晶体管逻辑电路)、CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)或者模拟电路电平兼容。它内部包括两个电压比较器A1和A2，三个等值串联电阻，一个RS触发器，一个放电管及功率输出级。它提供两个基准电压VCC/3和2VCC/3。所述555定时器的功能主要由所述两个比较器决定。两个比较器的输出电压控制所述RS触发器和放电管的状态。在电源与地之间加上电压，当其第5引脚悬空时，则所述电压比较器A1的反相输入端的电压为2VCC/3，所述电压比较器A2的同相输入端的电压为VCC/3。若所述555定时器的触发输入端TR的电压小于VCC/3，则所述比较器A2的输出为1，可使所述RS触发器置1，使输出端OUT＝1。如果所述555定时器的阈值输入端TH的电压大于2VCC/3，同时触发输入端TR的电压大于VCC/3，则所述电压比较器A1的输出为1，所述电压比较器A2的输出为0，可使所述RS触发器置0，使所述输出端OUT＝0。

[0029] 本实施例中其实将所述555定时器接成施密特触发器使用。其原理是：当所述信号整形单元输出高电平给所述时间控制单元的第二三极管Q2时，所述第二三极管Q2导通，通过所述第二二极管D2给所述第三电容C3放电，使电压低于所述555定时器的阀值电压2VCC/3，所述555定时器输出高电平给所述驱动执行单元。当输入信号消失的时候，所述第二三极管Q2截止，所述第三电容C3缓慢充电，电压升高到2VCC/3的时候，所述555定时器输出低电平，延时结束。延迟时间的长度就是从输入信号消失到所述第三电容C3的电压升高到2VCC/3的时间，其由所述第三电容C3、第十电阻R10和第十一电阻R11决定，只有所述第二三极管Q2连续截止超过延迟时间的时候，所述第三电容C3才会被充电到2VCC/3。并且当所述第三电容C3被充电到2VCC/3的时候，所述555定时器输出低电平；当第三电容C3的电压下降到VCC/3的时候，所述555定时器输出高电平。由于这段延迟时间的存在，使得输入信号即使是模拟的交流信号，也可以对信号的有无做出准确的区分，只要交流信号幅度低于参考电压的时间小于所述延迟时间，就可以做出信号存在的判断，这点对于音频信号的有无判断特别有效。

[0030] 所述驱动执行单元包括：第二电容C2、第四电阻R4和第五电阻R5，以及第一二极管D1和第一三极管Q1；所述第二电容C2的第一端连接所述555定时器的第5引脚，第二端接地；所述第五电阻R5的第一端连接所述555定时器的第3引脚，第二端连接所述第一二极管D1的正极；所述第一二极管D1的负极连接所述第四电阻R4的第一端和所述第一三极管Q1的基极；所述第四电阻R4的第二端接地；所述第一三极管Q1的集电极输出控制信号，发射极接地。所述控制信号用于驱动执行机构实现功能控制，例如驱动继电器或者给出电平信号和后续的电路相连接。当所述输入信号消失后，经过所述延迟时间后，所述555定时器将给出高电平信号，驱动执行机构实现功能控制。

[0031] 本发明实施例所述兼容多种电平模拟信号的延时装置，通过设置所述参考电压单元和信号整形单元，有效克服了原有的输入电平受限制、输入阻抗低的弊端，实现了用不同的模拟信号触发时间控制单元，进而实现了对不同模拟量延迟响应时间的控制，拓展了延时电路的应用场合。

[0032] 以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。