本发明涉及非易失性存储器技术领域，公开了一种用以操作非易失性存储器单元的方法，该非易失性存储器单元具有储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域和一本体区域的多个电压终端，该方法包括：响应一指令以增加电子至该电荷捕捉结构，施加一偏压安排至该多个电压终端，使得该偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，并且该偏压安排包括相对于该源极区域与漏极区域而为正偏压的该栅极区域。本发明同时公开了一种应用该非易失性存储器单元的集成电路。利用本发明，在无需采用如此强的电场与高电压的情况下，可以将电子自非易失性存储器单元的源极与漏极移动至电荷捕捉结构。
1.一种用以操作非易失性存储器单元的方法，该非易失性存储器单元具有储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域和一本体区域的多个电压终端，该本体区域具有与源极区域和漏极区域相反极性的单一极性区域，其特征在于，该方法包括：响应一指令以增加电子至该电荷捕捉结构，施加一第一固定偏压安排至该多个电压终端，使得该第一固定偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，并且该第一固定偏压安排包括相对于该源极区域与漏极区域而为正偏压的该栅极区域；
其中，相对于该本体区域而为正偏压的该源极区域与漏极区域，将使空穴自该源极区域与漏极区域流至该本体区域，相对于该源极区域与漏极区域而为正偏压的该栅极区域，将使电子自该本体区域流至该电荷捕捉结构，并且，相对于该本体区域而正偏压该源极区域与漏极区域的步骤包括：以一相同电压偏压该源极区域与漏极区域；以及将该本体区域接地。
2.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该第一固定偏压安排施加不超过6V的偏压，使得该源极区域与漏极区域相对于该本体区域为正偏压。
3.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该第一固定偏压安排施加不超过11V的偏压，使得该栅极区域相对于该源极区域与漏极区域为正偏压。
4.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该方法模拟福勒－诺德汉操作，且该第一固定偏压安排相较于福勒－诺德汉操作而言具有一较低强度电压。
5.根据权利要求1所述的用以操作非易失性存储器单元的方法，其特征在于，该方法更包括：
响应于一指令以增加空穴至该电荷捕捉结构，施加一第二偏压安排至该多个电压终端，使得该第二偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，且该第二偏压安排包括相对于该源极区域、漏极区域与该本体区域而为负偏压的该栅极区域。
多个电压终端，包括一栅极区域、源极区域与漏极区域，以及一本体区域，该本体区域具有与源极区域与漏极区域相反极性的单一极性区域；
一控制电路，耦接至该非易失性存储器单元，该控制电路施加一第一固定偏压安排至该电荷捕捉结构，使得该第一固定偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，并且该第一固定偏压安排包括相对于该源极区域与漏极区域而为正偏压的该栅极区域；
相对于该本体区域而为正偏压的该源极区域与漏极区域，使得空穴自该源极区域与漏极区域流至该本体区域，相对于该源极区域与漏极区域而为正偏压的该栅极区域，将使电子自该本体区域流至该电荷捕捉结构；其中，相对于该本体区域而正偏压该源极区域与漏极区域的步骤包括：以一相同电压偏压该源极区域与漏极区域；以及将该本体区域接地。
7.根据权利要求6所述的集成电路，其特征在于，该第一固定偏压安排模拟福勒－诺德汉操作，且该第一固定偏压安排相较于福勒－诺德汉操作而言具有一较低强度电压。
8.根据权利要求6所述的集成电路，其特征在于，该控制电路响应于一指令而施加一第二偏压安排至该多个电压终端，以增加空穴至该电荷捕捉结构，使得该第二偏压安排包括相对于该本体区域而为正偏压的该源极区域与漏极区域，且该偏压安排包括相对于该源极区域、漏极区域与该本体区域而为负偏压的该栅极区域。
9.一种用以操作非易失性存储器单元的方法，该非易失性存储器单元具有储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域和一本体区域的多个电压终端，该本体区域具有与源极区域与漏极区域相反极性的单一极性区域，其特征在于，该方法包括：响应一指令以增加电子至该电荷捕捉结构，施加一第一固定偏压安排至该栅极区域的该电压终端，施加一第二偏压安排至该源极区域与漏极区域的该电压终端，施加一第三偏压安排至该本体区域的该电压终端，其中，第一偏压、第二偏压与第三偏压均为固定值，且使得该源极区域与漏极区域相对于该本体区域而为4V～6V的正偏压，并且该栅极区域相对于该本体区域而为5V～15V的偏压；
其中，相对于该本体区域而为4～6V的正偏压的该源极区域与漏极区域，将使空穴自该源极区域与漏极区域流至该本体区域；相对于该本体区域而为5～15V的偏压该栅极区域，将使电子自该本体区域流至该电荷捕捉结构，并且，相对于该本体区域而正偏压该源极区域与漏极区域的步骤包括：以一相同电压偏压该源极区域与漏极区域；以及将该本体区域接地。
应用于双边偏压非易失性存储器的方法与装置
[0001] 本申请是分案申请，母案的申请号：200710148920.8，申请日：2007年9月12日，名称：应用于双边偏压非易失性存储器的方法与装置。
技术领域
[0002] 本发明涉及非易失性存储器技术领域，更确切地说，涉及在非易失性存储器上增加电子的操作，尤其涉及应用于双边偏压非易失性存储器的方法与装置。
背景技术
[0003] 福勒-诺德汉(Fowler-Nordheim)隧穿是一众所周知的电荷传输机制，将电子自一非易失性存储器单元的源极与漏极移动至一电荷捕捉结构。然而，由于福勒-诺德汉隧穿需要相对较强的电场，也就是说福勒-诺德汉隧穿需要在该栅极、该源极、漏极与衬底本体间存在有相当大的电位差。因此有需要在无需采用如此强的电场与高电压的情况下，可以将电子自一非易失性存储器单元的源极与漏极移动至电荷捕捉结构。
发明内容
[0004] 有鉴于此，本发明的一目的在于提供一种用来操作非易失性存储单元的方法，该非易失性存储单元具有用以储存电荷的一电荷捕捉结构，以及包括一栅极区域、源极区域与漏极区域，以及一本体区域的电压终端。该方法所包括的步骤将描述于下。
[0005] 为响应增加电子至该电荷捕捉结构的一指令，故执行施加一第一固定偏压安排至该电压终端的步骤，以致该第一固定偏压安排包括相对该本体区域而正偏压该源极区域与漏极区域，且该第一固定偏压安排包括相对于该源极区域与漏极区域而正偏压该栅极区域。
[0006] 在部分实施例中，相对于该本体区域而正偏压该源极区域与漏极区域，导致空穴自该源极区域与漏极区域流动至该本体区域。该第一固定偏压安排通过不超过约6V相对于该本体区域而正偏压该源极区域与漏极区域。
[0007] 在一些实施例中，相对于该源极区域与该漏极区域而正偏压该栅极区域，将导致电子自该本体区域流动至该电荷捕捉结构。在部分实施例中，这些电子是产生于该本体区域中，该第一固定偏压安排通过不超过约11V相对于该源极区域与漏极区域而正偏压该栅极区域。
[0008] 在一些实施例中，该偏压安排包括以一相同电压而偏压该源极区域与漏极区域，并且将该本体区域接地。
[0009] 有些实施例模拟福勒-诺德汉操作，且该第一固定偏压安排具有相对于福勒-诺德汉操作来说至少一较低强度电压。
[0010] 在有些实施例中，为响应增加空穴至该电荷捕捉结构的一指令，一第二偏压安排被提供至该电压终端，以致该第二偏压安排包括相对于该本体区域而正偏压该源极区域与漏极区域，且该第二偏压安排包括相对于该源极区域、漏极区域与本体区域而负偏压该栅极区域。
[0011] 本发明的另一目的在于提供具有一非易失性存储器的集成电路，以及执行如上所述的偏压步骤的控制电路。
附图说明
[0012] 图1为现有技术的一非易失性存储器单元的简化示意图，显示该非易失性存储器单元经由福勒-诺德汉隧穿增加电子至非易失性存储器单元的电荷捕捉结构，且其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。
[0013] 图2为双边偏压(DSB)程序化的非易失性存储器单元的简化示意图，显示经由产生该些电子的该热空穴撞击离子化而增加电子至该非易失性存储器单元的电荷捕捉结构，且其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。同样地，毋须施加任何衬底偏压，故简化了存储器设计。
[0014] 图3为双边偏压(DSB)擦除的非易失性存储器单元的简化示意图，其经由同步双边能隙至能隙的热空穴而增加空穴至该非挥性存储器单元的该电荷捕捉结构。
[0015] 图4A至图4C为程序化与擦除一非易失性存储器单元的一例示流动的示意图，其包括了在图4A中增加电子至非易失性存储器单元的电荷捕捉结构的源极侧与漏极侧两者，紧接着在图4B中通过选择性地增加空穴至该电荷捕捉结构的源极侧，并接着在图4C通过选择性地增加空穴至该电荷捕捉结构的漏极侧。
[0016] 图5为阈值电压相对于双边偏压程序化的非易失性存储器单元的电荷捕捉结构的右部份与左部份的程序化时间的关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。
[0017] 图6为阈值电压相对于非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除时间的双边偏压擦除关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。
[0018] 图7为阈值电压相对于双边偏压操作的非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除或程序化设定的关系图。
[0019] 图8为根据本发明的一实施例的一集成电路的简化示意图，该集成电路通过产生这些电子的热空穴撞击离子化而增加电子至该非易失性存储器单元的该电荷捕捉结构。
[0020] 【主要组件符号说明】
[0021] 101 堆栈
[0022] 102 栅极
[0023] 104 源极区域
[0024] 106 漏极区域
[0025] 108 本体区域
[0026] 111、115、117、119、121、125、127箭头
[0027] 123 撞击离子化
[0028] 800 存储阵列
[0029] 801 列译码器
[0030] 803 行译码器
[0031] 802、804、805、807总线
[0032] 806区块
[0033] 808 供应电压
[0034] 809 偏压安排状态机器
[0035] 811 数据输入线
[0036] 815 数据输出线
[0037] 850 集成电路
[0038] Vb 本体电压
[0039] Vd 漏极电压
[0040] Vs 源极电压
[0041] Vt 阈值电压
具体实施方式
[0042] 图1为现有技术的一非易失性存储器单元的简化示意图，显示该非易失性存储器单元经由福勒-诺德汉隧穿增加电子至非易失性存储器单元的电荷捕捉结构，以及其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。
[0043] 图1的该电荷捕捉存储单元具有一P掺杂的衬底本体区域108与N掺杂的源极区域104与漏极区域106，该存储单元的剩余部分包括一堆栈101，其包括位于该衬底本体区域108上的一底介电结构(底氧化物)、位于该底介电结构上的一电荷捕捉结构，以及在该电荷捕捉结构上的一顶介电结构(顶氧化物)。一栅极102位于该堆栈101上。代表性的顶介电质包括具有约5～10纳米厚度的二氧化硅与氮氧化硅，或例如氧化铝(Al2O3)其它相似的高介电常数材料。代表性的底介电质包括具有约3～10纳米厚度的二氧化硅与氮氧化硅，或其它相似的高介电常数材料。代表性的电荷捕捉结构包括具有约3～9纳米厚度的氮化硅，或其它相似的高介电常数材料，包括例如为氧化铝、氧化铪(HfO2)或其它氧化物的金属氧化物。该电荷捕捉结构为电荷捕捉材料的非连续囊状物或颗粒，或是如图1所示的连续层。
[0044] 用于硅氧氮氧硅(SONOS)单元的存储单元，例如具有从2纳米到10纳米的厚度范围的一底氧化物，具有2纳米到10纳米厚度范围的一电荷捕捉层，以及具有2纳米到15纳米厚度范围的一顶氧化层。
[0045] 在某些实施例中，该栅极包括具有大于该N型硅的本质功函数的一功函数的一材料，其中该功函数也可大于约4.1eV，且较佳地可能大于约4.25eV，而在某些例示中甚至大于约5eV。代表性的栅极材料包括P型多晶硅、氮化钛(TiN)、铂(Pt)以及其它高功函数金属与材料。其它具有相对高功函数而适宜用于本发明的实施例的材料包括但不限定于由例如钌(Ru)、铱(Ir)、镍(Ni)与Co(钴)所组成的金属，以及包括但不限定于钌-钛合金与镍-钛合金、金属氮化物与包括但不限定于氧化钌(RuO2)金属氧化物。相较于习知的N型多晶硅栅极而言，高功函数栅极材料造成电子隧穿的较高入射势垒，以二氧化硅当作顶介电质的现有N型多晶硅栅极的入射势垒为约3.15eV，故，本发明实施例中用以作为该栅极与该顶介电质的材料皆具有高于约3.15eV的入射势垒，或是例如高于约3.4eV，且较佳地为高于约4eV。与具有配置二氧化硅顶介电质的N型多晶硅栅极的单元相比较，对具有二氧化硅顶介电质的P型多晶硅栅极来说，该入射势垒为约4.25eV，且将导致这种结构的单元的临界值下降至约2伏特。
[0046] 在以往的存储单元中，一浮动栅极的材料为一相同电位或近似相同电位的结构，例如高掺杂的多晶硅，故，被增加到该浮动栅极的电荷将倾向于平均地散布于整个浮动栅极之间。假使为了提高某一部份的该浮动栅极电荷密度之故，而增加了电荷至该浮动栅极，其后由于该浮动栅极的等电位特性，通常必须增加足够电荷至该浮动栅极内直到整个浮动栅极的电荷密度被提高了为止。
[0047] 相较于一浮动栅极，推测出一电荷捕捉结构可以被估计为能并非一等电位或近似一等电位结构，当增加电荷至该电荷捕捉结构时，该增加的电荷仍局部地存在于一部分的电荷捕捉结构中，而非自动地平均散布于该电荷捕捉结构。因此，当为了提高部份电荷捕捉结构的电荷密度，而增加该电荷至该电荷捕捉结构时，也会提高某一部份电荷捕捉结构的电荷密度，而同时该电荷捕捉结构的剩余部份的电荷密度仍相对地保持不变。对该电荷捕捉结构来说，所增加的电荷数量需求相较于一浮动栅极的增加的电荷数量大幅地减少。
[0048] 图1的存储单元的偏压安排为12V的栅极电压Vg、-6V的源极电压Vs、-6V的漏极电压Vd，以及-6V的衬底本体电压Vb，在该栅极区域、及该源极区域、漏极区域，以及衬底本体区域之间存在有相当大的电位差的情形下，发生了如同箭头111所示的电子的该福勒-诺德汉隧穿，使得电子从源极区域104与漏极区域106移动至该电荷捕捉结构。
[0049] 图2为一非易失性存储器单元的简化示意图，显示经由该热空穴撞击离子化所产生该些电子，而增加电子至该非易失性存储器单元的电荷捕捉结构内，且其相关于1)该栅极区域和该源极区域与漏极区域之间，以及2)在该栅极区域与该衬底本体区域之间的高电位差。(此即为双边偏压(DSB)程序化)。
[0050] 图2的存储单元的偏压安排为10V的栅极电压Vg、4.5V的源极电压Vs、4.5V的漏极电压Vd，以及4.5V的衬底本体电压Vb。在该栅极区域、及该源极区域、漏极区域，以及衬底本体区域间存在有相当小的电位差的情形下，热空穴从该源极区域104与该漏极区域106流动进至入该衬底本体区域108，如同表示电荷移动的箭头标记115与117所显示的。
该些热空穴在衬底本体区域108中导致撞击离子化123，因而产生了热电子，如同箭头标记
119与121所示，该些热电子自该衬底本体区域移动到该电荷捕捉结构。因此，该偏压安排模拟了图1的福勒-诺德汉安排，但仅需要至少一较低强度电压。
[0051] 图3为非易失性存储器单元的简化示意图，其经由能隙至能隙的热空穴而同时地增加空穴至该非挥性存储器单元的电荷捕捉结构的源极侧与漏极侧。(此即为双边偏压(DSB)擦除)。
[0052] 图3的存储单元的偏压安排为8V的栅极电压Vg、5V的源极电压Vs、5V的漏极电压Vd，以及0V的衬底本体电压Vb。在该栅极区域、及该源极区域、漏极区域，以及衬底本体区域间存在有相当大的电位差的情形下，发生了能隙至能隙的热空穴移动，如同箭头标记125与127所示，使得空穴自该源极区域104与该漏极区域移动到该电荷捕捉结构。
[0053] 图4A至图4C为程序化与擦除一非易失性存储器单元的一例示流动的示意图，其包括了在图4A中增加电子至非易失性存储器单元的电荷捕捉结构的源极侧与漏极侧两者，紧接着在图4B中通过选择性地增加空穴至该电荷捕捉结构的源极侧，并接着在图4C通过选择性地增加空穴至该电荷捕捉结构的漏极侧。
[0054] 图5为阈值电压相对于非易失性存储器单元的电荷捕捉结构的右部份与左部份的程序化时间的关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。该关系图显示，当该源极/漏极电压增加时，便缩短了该程序化时间，较大的源极/漏极电压将产生更多的热空穴且会诱发出更多的电子，而造成了撞击离子化。
[0055]参考符号 电荷捕捉结构的对应部份 源极/漏极电压
501 左 4.5V
503 右 4.5V
505 左 5V
507 右 5V
509 左 5.5V
511 右 5.5V
[0056] 在其它实施例中，该栅极电压Vg的范围是在5～15V间，该与漏极电压Vd与源极电压Vs的范围是在4～6V间，且该衬底本体电压Vb为0V，该脉冲宽度的范围是在100微秒到100毫秒之间。
[0057] 图6为阈值电压相对于双边偏压擦除的非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除时间的关系图，其是在该漏极电压与源极电压的三种不同偏压情形下。其中，该栅极电压Vg为-10V且该栅极长度Lg为0.16微米。
[0058]参考符号 电荷捕捉结构的对应部份 源极/漏极电压
601 左 4.5V
603 右 4.5V
605 左 5V
607 右 5V
609 左 5.5V
611 右 5.5V
[0059] 在他些实施例中，该栅极电压Vg系介于-5V到-15V间，该源极与漏极电压Vd与Vs系介于4～6V间，且该衬底本体电压Vb为0V，该脉冲宽度系于100微米到100毫米间。
[0060] 图7为阈值电压相对于非易失性存储器单元的电荷捕捉结构的右部份与左部份的擦除或程序化设定次数的关系图。
[0061]参考符号 电荷捕捉结构的对应部份 操作
701 左 程序化
703 右 程序化
705 左 擦除
707 右 擦除
[0062] 图8为根据本发明实施例提供的集成电路的简化示意图，该集成电路通过产生这些电子的热空穴撞击离子化而增加电子至该非易失性存储器单元的该电荷捕捉结构。该集成电路850包括在一半导体衬底上使用电荷捕捉结构的一存储阵列800，一列译码器801耦接于在该存储阵列800中成列排列的多个字线，一行译码器803耦接至在该存储阵列800中成行排列的多条位线，在总线805上提供地址到行译码器803与列译码器801。在区块806中感应放大器与数据输入结构是通过数据总线807而耦接至该行译码器803，通过该数据输入线811从在该集成电路850上的输入/输出端口提供数据，或从其它在集成电路850内部或外部数据源提供数据到区块806的数据输入结构。在区块806中通过该数据输出线
815从该些感应放大器提供数据至集成电路850上的输入/输出端口，或提供数据至在集成电路850内部或外部的其它些数据目的地。一偏压安排状态机器809控制偏压安排供应电压808的应用，且也提供了公开于本发明的双边偏压安排。
[0063] 在本发明已通过参考详述于上的该较佳实施例与例示而公开的同时，所应理解的是，该些实施例与例示仅用于例示，并非用于限制本发明，对于本领域技术人员而言，可轻易地达成各种的修饰与结合，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
