改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法

摘要

本发明改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法解决了现有技术中形成在交叠区域上的通孔无法完全打开的问题，将原有工艺中的覆盖在衬底上的二氧化硅保护膜层替换为碳化硅保护膜，并分别采用不同选择比的气体依次对覆盖在衬底上的多层应力层及保护层进行刻蚀，使得普通区域与交叠区域的通孔都能够完美打开。

权利要求

1.一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，在一衬底上形成至少一第一晶体管和至少一第二晶体管，且在第一晶体管与第二晶体管之间形成浅沟槽区域；在衬底上依次淀积一层第一保护薄膜层和一第一应力膜，第一保护膜层和第一应力膜将第一晶体管、第二晶体管、浅沟槽区域同时覆盖；刻蚀去除覆盖在第二晶体管区域上方的第一应力膜层，将部分覆盖在浅沟槽区域上的应力膜保留；依次淀积一第二保护薄膜层和一第二应力膜层，使第二保护膜层及第二应力膜层覆盖在露出的第一保护膜层及未被刻蚀掉的第一应力膜层的上方，其特征在于，包括以下步骤：刻蚀去除覆盖在第一晶体管区域上方的第二应力膜层，保留部分位于浅沟槽区域上方且位于第一应力膜层上方的部分第二应力膜层，使第一应力膜层与第二应力膜层具有一位于浅沟槽区域上方的交叠区域，浅沟槽区域上方形成有多晶硅，使交叠区域位于多晶硅区域的上方；

淀积一层层间绝缘介质层，层间绝缘介质层覆盖在残留的第二应力膜层及露出的第二保护膜层的上方；

在浅沟槽区域的上方进行刻蚀，采用不同选择比的刻蚀方法分别打开叠加区域上方的层间绝缘介质层、第二应力膜层、第二保护膜层、第一应力膜层、第一保护膜层形成止于多晶硅的第一通孔；

其中，在衬底上淀积碳化硅保护膜以形成第一保护膜层，在露出的第一保护膜层及未被刻蚀掉的第一应力膜层的上方淀积二氧化硅保护膜以形成第二保护膜层，第一通孔的刻蚀形成方法具体包括：步骤a：采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀打开层间绝缘介质层止于第二应力膜层；

步骤b：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀打开第二应力膜层止于第二保护膜层；

步骤c：采用高二氧化硅/碳化硅选择比的刻蚀方法刻蚀打开第一保护膜层止于第一应力膜层；

步骤d：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀打开第一应力膜层止于第一保护膜层；

步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀打开第一保护膜层止于多晶硅，形成第一通孔。

2.根据权利要求1所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其特征在于，衬底上还形成有一第一有源区，使得第一保护膜层、第一应力膜层、第二保护膜层将第一有源区覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔的过程中同时分别依次打开层间绝缘介质层、第二保护膜层、第一应力膜层、第一保护膜层形成止于第一有源区的第二通孔。

3.根据权利要求1所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其特征在于，衬底上还形成有一第二有源区，使得第一保护膜层、第二保护膜层、第二应力膜层将第二有源区覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔的过程中同时分别依次打开层间绝缘介质层、第二应力膜层、第二保护膜层、第一保护膜层形成止于第二有源区的第三通孔。

4.根据权利要求1所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其特征在于，第一晶体管为NMOS管，第二晶体管为PMOS管。

5.根据权利要求4所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其特征在于，淀积产生张应力的第一应力膜层，刻蚀去除部分第二晶体管上方的第一应力膜层后，残留在第一晶体管上方的第一应力膜层向第一晶体管提供张应力；淀积产生压应力的第二应力膜层，刻蚀去除部分第一晶体管上方的第二应力膜层后，残留在第二晶体管上方的第二应力膜层向第二晶体管提供压应力。

6.根据权利要求5所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其特征在于，淀积产生张应力的氮化硅薄膜形成第一应力膜层，淀积产生压应力的氮化硅薄膜形成第二应力膜层。

7.根据权利要求6所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其特征在于，第二通孔的刻蚀形成方法具体包括：步骤a：采用高二氧化硅/氮化硅选择比的刻蚀方法刻蚀的过程中，同时打开层间绝缘介质层止于第一应力膜层上；

步骤b：采用氮化硅/碳化硅选择比的刻蚀方法刻蚀的过程中，同时打开第一应力膜层止于第一保护膜层；

步骤c与步骤d只针对第一通孔进行刻蚀，并不会刻蚀打开第一有源区上方的第一保护膜层，不会对第二通孔的刻蚀产生影响；

步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀打开第一保护膜层止于第一有源区，形成第二通孔。

8.根据权利要求6所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其特征在于，第三通孔的刻蚀形成方法具体包括：步骤a：采用高二氧化硅/氮化硅选择比的刻蚀方法刻蚀的过程中，同时打开层间绝缘介质层止于第二应力膜层；

步骤b：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀的过程中，同时打开第二应力膜层止于第二保护膜层；

步骤c：采用高二氧化硅/碳化硅选择比的刻蚀方法刻蚀打开第二保护膜层止于第一保护膜层；

步骤d只针对第一通孔进行刻蚀，并不会刻蚀打开第二有源区上方的第一保护膜层，故不会对第三通孔的刻蚀产生影响；

步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀的过程中，同时打开第一保护膜层止于第二有源区，形成第三通孔。

说明书

改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法

技术领域

[0001] 本发明涉及一种半导体制造工艺，尤其涉及一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法。

背景技术

[0002] 随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸缩小的趋势，应力工程在半导体工艺和半导体器件性能方面所起的作用越来越明显，应力工程广泛应用于改进晶体管载流子迁移率的半导体器件上。尤其是应用在一些特殊的芯片类型上，如互补金属氧化物半导体（CMOS，Complementary Metal-Oxide-Semiconductor）器件。

[0003] 通常，在CMOS器件的复杂制备工艺流程中存在各种各样的应力，由于器件尺寸的逐步缩小，而最终留在器件沟道区中的应力对器件的性能有着较大的影响。很多应力对器件的性能是有改善的，不同种类的应力对器件中的载流子（即电子和空穴）迁移率有着不同的影响作用。例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益。

[0004] 通孔刻蚀停止层（Contact-Etch-Stop-Layer，即CESL）应力工程，是在通孔刻蚀停止层薄膜沉积过程中，通过调整沉积条件，在薄膜内部加入应力（可以是压应力，也可以是张应力），该应力传导到CMOS器件沟道中，可以对载流子的迁移率产生影响。例如对于NMOS器件（如图1所示），当沉积通孔刻蚀停止层薄膜时，通过调整沉积条件，在薄膜内部产生压应力，该应力传导到NMOS器件沟道中，对沟道形成张应力，由于沟道方向上的张应力有助于提高NMOS器件的电子迁移率，所以内部保持压应力的通孔刻蚀停止层，对提高NMOS器件的电子迁移率有益。

[0005] 由于沟道中的应力会对NMOS和PMOS造成不同的影响，例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益。所以在利用单一通孔刻蚀停止层的应力工程改善一种器件（比如NMOS）的性能的同时，总是要牺牲另一种器件（比如PMOS）的性能。为了改进这种负面的影响，可以采用双重通孔刻蚀停止层工艺。双重通孔刻蚀停止层工艺的流程如图2A~2D所示。首先沉积一层二氧化硅薄膜，作为去除通孔刻蚀停止层的保护薄膜，接着沉积一层可以在沟道中形成张应力的氮化硅薄膜作为通孔刻蚀停止层（如图2A），这对提高NMOS器件的电子迁移率有提高作用，但对PMOS器件的空穴迁移率有降低作用。接着采用干刻的方法去除PMOS器件区域的氮化硅薄膜。干刻会在刻蚀到二氧化硅保护薄膜的时候停止（如图2B）。之后再沉积一层二氧化硅保护薄膜，以便在之后的干刻过程中对NMOS区域的氮化硅薄膜进行保护，接下来是沉积一层可以在沟道中形成压应力的氮化硅薄膜（如图2C），这有利于提高PMOS器件的空穴迁移率。最后，利用干刻的方法移除NMOS区域的压应力氮化硅薄膜（如图2D）。最终形成的器件结构中，NMOS沟道中形成张应力，PMOS沟道中形成压应力。双重通孔刻蚀停止层应力工程，即能够提高NMOS器件中的电子迁移率，又能够提高PMOS器件中的空穴迁移率。

[0006] 在双重通孔刻蚀停止层工艺中，在两种应力的（压应力和张应力）刻蚀停止层的交叠部分会带来后续通孔刻蚀工艺中的问题，如图3A~3B所描述。图3A中，已经完成双重通孔刻蚀停止层工艺，后续的层间绝缘介质（一般采用磷硅玻璃，即PSG）沉积和化学机械抛光也已完成。两种不同应力的氮化硅薄膜在一浅沟槽之上的多晶硅上方有交叠。接下来会进行通孔刻蚀工艺。如图3B所示，通孔A落在有源区，通孔B落在氮化硅薄膜的交叠区域。对于通孔A的刻蚀，首先第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法，通孔会首先停在氮化硅薄膜（通孔刻蚀停止层）之上，然后进行第二步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿氮化硅薄膜，并停在二氧化硅保护薄膜之上，最后第三步，采用高二氧化硅/硅选择比的刻蚀方法把通孔完全打开，并停在有源区硅和多晶硅上，完成通孔刻蚀。但对于通孔B，由于其位于两种不同应力氮化硅薄膜的交叠区，该区域存在上下两层二氧化硅保护薄膜，在进行第二步通孔刻蚀工艺后，通孔只会停在交叠区上面一层二氧化硅保护薄膜之上，这会造成第三步刻蚀无法完全刻穿下层氮化硅薄膜，最终通孔B无法完全打开。

[0007] 本发明针对以上问题，使用碳化硅保护薄膜替代原先工艺中的第一层二氧化硅保护薄膜，采用高氮化硅/碳化硅选择比，以及高二氧化硅/碳化硅选择比刻蚀方法，对通孔进行刻蚀，达到普通区域和交叠区域的通孔都能够完美打开的目的。

发明内容

[0008] 本发明公开了一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，用以解决现有技术中形成在交叠区域上的通孔无法完全打开的问题。

[0009] 本发明的上述目的是通过以下技术方案实现的：

[0010] 一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，在一衬底上形成至少一第一晶体管和至少一第二晶体管，且在第一晶体管与第二晶体管之间形成浅沟槽区域；在衬底上依次淀积一层第一保护薄膜层和一第一应力膜层，第一保护模层和第一应力膜层将第一晶体管、第二晶体管、浅沟槽区域同时覆盖；刻蚀去除覆盖在第二晶体管区域上方的第一应力膜层，将部分覆盖在浅沟槽区域上的应力膜层保留；依次淀积一第二保护薄膜层和一第二应力膜层，使第二保护膜层及第二应力膜层覆盖在露出的第一保护膜层及未被刻蚀掉的第一应力膜层的上方，其中，包括以下步骤：

[0011] 刻蚀去除覆盖在第一晶体管区域上方的第二应力膜层，保留部分位于浅沟槽区域上方且位于第一应力膜层上方的部分第二应力膜层，使第一应力膜层与第二应力膜层具有一位于浅沟槽区域上方的交叠区域，浅沟槽区域上方形成有多晶硅，使交叠区域位于多晶硅区域的上方；

[0012] 淀积一层间绝缘介质层，层间绝缘介质层覆盖在残留的第二应力膜层及露出的第二保护膜层的上方；

[0013] 在浅沟槽区域的上方进行刻蚀，采用不同选择比的刻蚀方法分别打开叠加区域上方的层间绝缘介质层、第二应力膜层、第二保护膜层、第一应力膜层、第一保护膜层形成止于多晶硅的第一通孔。

[0014] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，衬底上还形成有一第一有源区，使得第一保护膜层、第一应力膜层、第二保护膜层将第一有源区覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔的过程中同时分别依次打开层间绝缘介质层、第二保护膜层、第一应力膜层、第一保护膜层形成止于第一有源区的第二通孔。

[0015] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，衬底上还形成有一第二有源区，使得第一保护膜层、第二保护膜层、第二应力膜层将第二有源区覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔的过程中同时分别依次打开层间绝缘介质层、第二应力膜层、第二保护膜层、第一保护膜层形成止于第二有源区的第三通孔。

[0016] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，在衬底上淀积碳化硅保护膜以形成第一保护膜层。

[0017] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，在露出的第一保护膜层及未被刻蚀掉的第一应力膜层的上方淀积二氧化硅保护膜以形成第二保护膜层。

[0018] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，第一晶体管为NMOS管，第二晶体管为PMOS管。

[0019] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，淀积产生张应力的第一应力膜层，刻蚀去除部分第二晶体管上方的第一应力膜层后，残留在第一晶体管上方的第一应力膜层向第一晶体管提供张应力；淀积产生压应力的第二应力膜层，刻蚀去除部分第一晶体管上方的第二应力膜层后，残留在第二晶体管上方的第二应力膜层向第二晶体管提供压应力。

[0020] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，淀积产生张应力的氮化硅薄膜形成第一应力膜层，淀积产生压应力的氮化硅薄膜形成第二应力膜层。

[0021] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，第一通孔的刻蚀形成方法具体包括：

[0022] 步骤a：采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀打开层间绝缘介质层止于第二应力膜层；

[0023] 步骤b：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀打开第二应力膜层止于第二保护膜层；

[0024] 步骤c：采用高二氧化硅/碳化硅选择比的刻蚀方法刻蚀打开第一保护膜层止于第一应力膜层；

[0025] 步骤d：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀打开第一应力膜层止于第一保护膜层；

[0026] 步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀打开第一保护膜层止于多晶硅，形成第一通孔。

[0027] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，第二通孔的刻蚀形成方法具体包括：

[0028] 步骤a：采用高二氧化硅/氮化硅选择比的刻蚀方法刻蚀的过程中，同时打开层间绝缘介质层止于第第一应力膜层上；

[0029] 步骤b：采用氮化硅/碳化硅选择比的刻蚀方法刻蚀的过程中，同时打开第一应力膜层止于第一保护膜层；

[0030] 步骤c与步骤d只针对第一通孔进行刻蚀，并不会刻蚀打开第一有源区上方的第一保护膜层，不会对第二通孔的刻蚀产生影响；

[0031] 步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀打开第一保护膜层止于第一有源区，形成第二通孔。

[0032] 如上所述的改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，其中，第三通孔的刻蚀形成方法具体包括：

[0033] 步骤a：采用高二氧化硅/氮化硅选择比的刻蚀方法刻蚀的过程中，同时打开层间绝缘介质层止于第二应力膜层；

[0034] 步骤b：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀的过程中，同时打开第二应力膜层止于第二保护膜层；

[0035] 步骤c：采用高二氧化硅/碳化硅选择比的刻蚀方法刻蚀打开第二保护膜层止于第一保护膜层；

[0036] 步骤d只针对第一通孔进行刻蚀，并不会刻蚀打开第二有源区上方的第一保护膜层，故不会对第三通孔的刻蚀产生影响；

[0037] 步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀的过程中，同时打开第一保护膜层止于第二有源区，形成第三通孔。

[0038] 综上所述，本发明改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法将原有工艺中的覆盖在衬底上的二氧化硅保护膜层替换为碳化硅保护膜，并分别采用不同选择比的气体依次对覆盖在衬底上的多层应力层及保护层进行刻蚀，使得普通区域与交叠区域的通孔都能够完美打开。

附图说明

[0039] 通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

[0040] 图1是现有技术中利用通孔刻蚀停止层的应力工程提高NMOS器件电子迁移率的原理图；

[0041] 图2A是现有技术中沉积在沟道中形成第一应力膜后的示意图；

[0042] 图2B是现有技术中采用干刻的方法去除覆盖在第二晶体管器件区域的部分第一应力膜层后的示意图；

[0043] 图2C是现有技术中沉积可以在沟道中形成应力的第二应力膜后的示意图；

[0044] 图2D是现有技术中移除第一晶体管器件区域的第二应力膜后的示意图；

[0045] 图3A是现有技术中两种不同应力的氮化硅薄膜在一浅沟槽之上的多晶硅上方有交叠的示意图；

[0046] 图3B是现有技术中交叠区之上的通孔B无法完全打开的示意图；

[0047] 图4A是本发明的使用碳化硅保护薄膜替代原先工艺中的第一层二氧化硅保护薄膜的示意图；

[0048] 图4B是本发明完成步骤c后的示意图；

[0049] 图4C是本发明的位于交叠区的通孔和位于普通区域的通孔被完全打开后的示意图。

具体实施方式

[0050] 下面结合附图对本发明的具体实施方式作进一步的说明：

[0051] 图2A是现有技术中沉积在沟道中形成第一应力膜后的示意图，请参见图2A，一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，在一衬底10上形成至少一第一晶体管和至少一第二晶体管，且在第一晶体管与第二晶体管之间形成浅沟槽区域101；在衬底10上依次淀积一层第一保护膜层201和一第一应力膜层301，第一保护模层和第一应力膜层301将第一晶体管、第二晶体管、浅沟槽区域101同时覆盖；图2B是现有技术中采用干刻的方法去除覆盖在第二晶体管器件区域的部分第一应力膜层的示意图，请参见图2B，刻蚀去除覆盖在第二晶体管区域上方的第一应力膜层301，将部分覆盖在浅沟槽区域101上的应力膜层保留，同时覆盖在第一晶体管上方的第一应力膜层301也会被保留下来，从而可以为第一器件提供应力，进而可以对第一器件的性能产生影响；图2C是现有技术中沉积可以在沟道中形成应力的第二应力膜后的示意图，请参见图2C，依次淀积一第二保护薄膜层和一第二应力膜层302，使第二保护膜层202及第二应力膜层302覆盖在露出的第一保护膜层
201及未被刻蚀掉的第一应力膜层301的上方，其中，包括以下步骤：

[0052] 结合图2C，请参见图4A，刻蚀去除覆盖在第一晶体管区域上方的第二应力膜层302，保留部分位于浅沟槽区域101上方且位于第一应力膜层301上方的部分第二应力膜层
302，使得第二应力膜层302可以为第二器件提供应力，从而对第二器件的性能产生影响，且使第一应力膜层301与第二应力膜层302具有一位于浅沟槽区域101上方的交叠区域，浅沟槽区域101上方形成有多晶硅102，该多晶硅102形成于第一保护膜层201形成之前，使交叠区域位于多晶硅102区域的上方；

[0053] 请参见图4A，淀积一层间绝缘介质层501，层间绝缘介质层501覆盖在残留的第二应力膜层302及露出的第二保护膜层202的上方；

[0054] 请参见图4B~4C在浅沟槽区域101的上方进行刻蚀，采用不同选择比的刻蚀方法分别打开叠加区域上方的层间绝缘介质层501、第二应力膜层302、第二保护膜层202、第一应力膜层301、第一保护膜层201形成止于多晶硅102的第一通孔401。

[0055] 请参见图4A~4C，第一通孔401的刻蚀形成方法具体包括：

[0056] 步骤a：采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀打开叠加区域上方的层间绝缘介质层501，止于位于叠加区域的第二应力膜层302；

[0057] 步骤b：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀打开第二应力膜层302止于第二保护膜层202，刻蚀打开叠加区域的第二应力膜；

[0058] 请参见图4B，步骤c：采用高二氧化硅/碳化硅选择比的刻蚀方法刻蚀打开第二保护膜层202止于第一应力膜层301；

[0059] 步骤d：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀打开第一应力膜层301止于第一保护膜层201；

[0060] 步骤e：采用高氮化硅/硅选择比的刻蚀方法刻蚀打开第一保护膜层201止于多晶硅102，形成第一通孔401。

[0061] 其中，不同于现有技术淀积二氧化硅薄膜形成第一保护膜层201，本发明中采用在衬底10上淀积碳化硅保护膜的方法以形成第一保护膜层201。

[0062] 进一步的，本发明中在露出的第一保护膜层201及未被刻蚀掉的第一应力膜层301的上方淀积二氧化硅保护膜以形成第二保护膜层202。

[0063] 本发明中的第一晶体管为NMOS管，第二晶体管为PMOS管，从而可以淀积产生张应力的第一应力膜层301，刻蚀去除部分第二晶体管上方的第一应力膜层301后，残留在第一晶体管上方的第一应力膜层301向第一晶体管提供张应力；淀积产生压应力的第二应力膜层302，刻蚀去除部分第一晶体管上方的第二应力膜层302后，残留在第二晶体管上方的第二应力膜层302向第二晶体管提供压应力，张应力膜可以有效提高NMOS器件的性能，而压应力膜可以有效提高PMOS器件的性能。

[0064] 进一步的，淀积产生张应力的氮化硅薄膜形成第一应力膜层301，淀积产生压应力的氮化硅薄膜形成第二应力膜层302。

[0065] 在本发明的一个实施例中，请参见图4B~4C，衬底10上还形成有一第一有源区103，使得第一保护膜层201、第一应力膜层301、第二保护膜层202将第一有源区103覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔401的过程中同时分别依次打开层间绝缘介质层501、第二保护膜层202、第一应力膜层301、第一保护膜层201形成止于第一有源区103的第二通孔402。

[0066] 请参见图4A~4C，在刻蚀形成第一通孔401的同时形成第二通孔402，故第二通孔402形成过程中引用的步骤均为第一通孔401形成过程中采用的步骤，第二通孔402的刻蚀形成方法具体包括：

[0067] 步骤a：采用高二氧化硅/氮化硅选择比的刻蚀方法刻蚀的过程中，同时打开层间绝缘介质层501和第二保护膜层202止于第一应力膜层301上，也就是说完成步骤a后叠加区域的第一通孔401止于第二应力膜层302，而第一有源区103上方的第二通孔402止于第一应力膜层301；

[0068] 步骤b：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀的过程中，同时打开第一应力膜层301止于第一保护膜层201，也就是说完成步骤b后叠加区域的第一通孔401止于第二保护膜层202，第一有源区103域上方的第二通孔402止于第一保护膜层201；

[0069] 进行步骤c与步骤d只针对第一通孔401进行刻蚀，并不会刻蚀打开有源区上方的第一保护膜层201，不会对第二通孔402的刻蚀产生影响。

[0070] 步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀打开第一保护膜层201止于第一有源区103，形成第二通孔402，也就是说完成步骤e之后，第一通孔401与第二通孔402同时完成。

[0071] 进一步的，在本发明的另外一个实施例中，由于第二有源区上第三通孔的形成工艺与第一有源区上第二通孔的形成工艺类似，本领域的技术人员可根据第二通孔的实施工艺制作第三通孔，故未在附图中对第二有源区及第三通孔进行标记，衬底上还形成有一第二有源区，使得第一保护膜层、第二保护膜层、第二应力膜层将第二有源区覆盖，在采用不同选择比的刻蚀方法刻蚀形成第一通孔的过程中同时分别依次打开层间绝缘介质层、第二应力膜层、第二保护膜层、第一保护膜层形成止于第二有源区的第三通孔。

[0072] 在刻蚀形成第一通孔的同时形成第三通孔，故第三通孔形成过程中引用的步骤均为第一通孔形成过程中采用的步骤，第三通孔的刻蚀形成方法具体包括：

[0073] 步骤a：采用高二氧化硅/氮化硅选择比的刻蚀方法刻蚀的过程中，同时打开层间绝缘介质层止于第二应力膜层，也就是说完成步骤a后叠加区域的第一通孔止于第二应力膜层，第三通孔止于第二应力膜层；

[0074] 步骤b：采用高氮化硅/碳化硅选择比的刻蚀方法刻蚀的过程中，同时打开第二应力膜层止于第二保护膜层，也就是说完成步骤b后叠加区域的第一通孔止于第二保护膜层，第三通孔止于第二保护膜层；

[0075] 步骤c：采用高二氧化硅/碳化硅选择比的刻蚀方法刻蚀打开第二保护膜层止于第一保护膜层，也就是说，完成步骤c之后，叠加区域的第一通孔止于第一应力膜层，第二有源区的第三通孔止于第一保护膜层；

[0076] 进行步骤d只针对第一通孔进行刻蚀，并不会刻蚀打开第二有源区上方的第一保护膜层，故不会对第三通孔的刻蚀产生影响。

[0077] 步骤e：采用高碳化硅/硅选择比的刻蚀方法刻蚀的过程中，同时打开第一保护膜层止于第二有源区，形成第三通孔，完成步骤e之后，第一通孔与第三通孔均完成。

[0078] 综上所述，由于采用了上述技术方案，本发明改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法解决了现有技术中形成在交叠区域上的通孔无法完全打开的问题，将原有工艺中的覆盖在衬底上的二氧化硅保护膜层替换为碳化硅保护膜，并分别采用不同选择比的气体依次对覆盖在衬底上的多层应力层及保护层进行刻蚀，使得普通区域与交叠区域的通孔都能够完美打开。

[0079] 本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

[0080] 以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。