由感光二极管与电容性次基座所构成的混成堆迭结构

摘要

本发明关于一种由感光二极管与电容性次基座所构成的混成堆迭(hybrid stacked)结构，其包含一电容性次基座。该电容性次基座包含：一重掺杂硅基板；一凹槽，在该硅基板的上表面形成；一介电层，在该硅基板的上表面或下表面形成；一第一电极，沉积在该硅基板的下表面而与该硅基板形成一金属绝缘体半导体(MIS，metal-insulator-semiconductor)电容；以及一第二电极，沉积在该硅基板的上表面以及该凹槽的表面上。该堆迭结构还包含一感光二极管，电性(electrically)粘置在位于该凹槽底部的该第二电极上，其中该凹槽的底部尺寸与感光二极管的尺寸相匹配，而具有将感光二极管精密定位的功能。

权利要求

1.一种由感光二极管与电容性次基座所构成的混成堆迭结构，包含：一电容性次基座，包含：

一重掺杂硅基板；

一凹槽，形成在该硅基板的上表面；

多个沟渠，形成在该硅基板的下表面；

一介电层，形成在该硅基板的下表面以及该沟渠的表面上；

一第一电极，沉积在该介电层上并且覆盖该多个沟渠；及一第二电极，沉积在该硅基板的上表面以及该凹槽的表面上；

一感光二极管，电性粘置在位于该凹槽底部的该第二电极上，其中，该凹槽的底部尺寸与该感光二极管的尺寸相匹配，而得以使该感光二极管被精确局限在该凹槽内。

2.一种由感光二极管与电容性次基座所构成的混成堆迭结构，包含：一电容性次基座，包含：

一重掺杂硅基板；

一凹槽，形成在该硅基板的上表面；

多个沟渠，形成在该硅基板的上表面并且位于该凹槽的周围；

一介电层，形成在该硅基板的上表面以及该凹槽、该沟渠的表面上；

一第一电极，沉积在该硅基板的下表面；及一第二电极，沉积在该介电层上并且覆盖该多个沟渠；

一感光二极管，电性粘置在位于该凹槽底部的该第二电极上，其中，该凹槽的底部尺寸与该感光二极管的尺寸相匹配，而得以使该感光二极管被精确局限在该凹槽内。

3.一种由感光二极管与电容性次基座所构成的混成堆迭结构，包含：一电容性次基座，包含：

一重掺杂硅基板；

一凹槽，形成在该硅基板的上表面；

一介电层，形成在该硅基板的下表面；

一第一电极，沉积在该介电层上；及一第二电极，沉积在该硅基板的上表面以及该凹槽的表面上；

一感光二极管，电性粘置在位于该凹槽底部的该第二电极上，其中，该凹槽的底部尺寸与该感光二极管的尺寸相匹配，而得以使该感光二极管被精确局限在该凹槽内。

4.一种由感光二极管与电容性次基座所构成的混成堆迭结构，包含：一电容性次基座，包含：

一重掺杂硅基板；

一凹槽，形成在该硅基板的上表面；

一介电层，形成在该硅基板的上表面以及该凹槽的表面上；

一第一电极，沉积在该硅基板的下表面；及一第二电极，沉积在该介电层上；

一感光二极管，电性粘置在位于该凹槽底部的该第二电极上，其中，该凹槽的底部尺寸与该感光二极管的尺寸相匹配，而得以使该感光二极管被精确局限在该凹槽内。

5.如权利要求1至4中任一项所述的由感光二极管与电容性次基座所构成的混成堆迭结构，其中，该重掺杂硅基板为一N型或P型重掺杂单晶硅基板。

6.如权利要求5所述的由感光二极管与电容性次基座所构成的混成堆迭结构，其中，该重掺杂单晶硅基板具有<100>晶向；而该凹槽是藉由异方蚀刻而形成有一定倾斜角度的侧壁，该凹槽的底部尺寸与该感光二极管的尺寸相匹配。

7.如权利要求1至4中任一项所述的由感光二极管与电容性次基座所构成的混成堆迭结构，其中，该重掺杂硅基板为一N型或P型重掺杂多晶硅基板。

8.如权利要求6所述的由感光二极管与电容性次基座所构成的混成堆迭结构，其中，该凹槽是藉由深蚀刻而形成，而足以容纳一感光二极管晶粒于其中。

9.如权利要求7所述的由感光二极管与电容性次基座所构成的混成堆迭结构，其中，该凹槽是藉由深蚀刻而形成，而足以容纳一感光二极管晶粒于其中。

10.如权利要求1或3所述的由感光二极管与电容性次基座所构成的混成堆迭结构，还包含：一绝缘层，涂布在该电容性次基座的四周侧表面，以覆盖该电容性次基座的四周侧表面所裸露的该介电层、该第一电极以及至少一部分该硅基板。

11.如权利要求1至4中任一项所述的由感光二极管与电容性次基座所构成的混成堆迭结构，还包含：一浸入式透镜，设置在该堆迭结构的上部，以使该感光二极管被包覆于该透镜中，并且用以增进入射光的对准性及增加接收的光通量，其中，该浸入式透镜是由任一透明聚合物所制成。

说明书

由感光二极管与电容性次基座所构成的混成堆迭结构

技术领域

[0001] 本发明关于一种由感光二极管与电容性次基座所构成的预置性(presetted)混成堆迭结构，尤其是关于一种在光通讯构件的光接收器次组件(ROSA，receiving optical sub-assembly)中，由感光二极管与电容性次基座所构成的混成堆迭结构。

背景技术

[0002] 在现有光通讯构件(例如TO-46金属罐封结构)的光接收器次组件(ROSA)中，感光二极管由于必须具有非接地性的电连接关系，所以必须先将该元件安置在一平面型绝缘基板上，通称为次基座(submount)，造成一种与地隔离的堆迭结构。其后，再将此堆迭结构粘置在金属罐头座(header)进行封装，因此使感光二极管与接地端的金属罐头座达成绝缘。然而，如图10所示，为了能够同时在此绝缘基板上安装感光二极管以及一旁通(bypass)陶瓷电容器，该基板必须具有足以容纳感光二极管以及陶瓷电容器的面积，因此导致必须加大基板的尺寸(如图9所示)。此外，在将感光二极管安装于此绝缘基板上时会产生元件的一次定位误差；另外在将堆迭结构设置在金属罐头座上时又会进一步产生元件的二次定位误差，这些定位误差具有累积效应，增加最终装置的定位误差，而可能失去光轴对准性(alignment)。不良的光轴对准性会降低光通量接收能力而达不到制定的规范，无法正当操作。因此，在光通讯元件的组装中极需一种可提供较佳空间可用性，并且减少元件定位误差的组装方法。

[0003] 为消除上述基板尺寸的增加，如在本案申请人于2010年5月24日所申请的中国台湾专利申请案第99116559号「具有嵌入式高密度电容的硅基座」中，提出一硅质电容性次基座的构造，其是以一金属绝缘体半导体(MIS)电容性次基座来取代现有陶瓷电容，同时又允许感光二极管座落于此电容性次基座上而使感光二极管与地(ground)呈电性隔离，如图11所示；我们将此种结合电容的基座称为电容性次基座，其可大幅降低现有基板的尺寸。本发明是更进一步对此电容性次基座的改良。

发明内容

[0004] 为解决上述问题，依照本发明的一实施例，提供一种由感光二极管与电容性次基座所构成的混成堆迭结构，其包含一电容性次基座。此电容性次基座包含：一重掺杂硅基板；一凹槽，形成在此硅基板的上表面；一介电层，形成在此硅基板的下表面；一第一电极，沉积在此介电层上；以及一第二电极，沉积在此硅基板的上表面以及此凹槽的表面上。此堆迭结构还包含一感光二极管，其是电性粘置在位于此凹槽底部的第二电极上，其中，凹槽的底部尺寸与感光二极管的尺寸相匹配，而得以使此感光二极管被精确局限在此凹槽内。

[0005] 依照本发明的另一实施例，提供一种由感光二极管与电容性次基座所构成的混成堆迭结构，其包含一电容性次基座。此电容性次基座包含：一重掺杂硅基板；一凹槽，形成在此硅基板的上表面；一介电层，形成在此硅基板的上表面以及此凹槽的表面上；一第一电极，沉积在此硅基板的下表面；以及一第二电极，沉积在此介电层上。此堆迭结构还包含一感光二极管，其是电性粘置在位于此凹槽底部的第二电极上，其中，凹槽的底部尺寸与感光二极管的尺寸相匹配，而得以使此感光二极管被精确局限在此凹槽内。

[0006] 依照本发明的又另一实施例，提供一种由感光二极管与电容性次基座所构成的混成堆迭结构，其包含一电容性次基座。此电容性次基座包含：一重掺杂硅基板；一凹槽，形成在此硅基板的上表面；多个沟渠，形成在此硅基板的上表面并且位于此凹槽的周围；一介电层，形成在此硅基板的上表面以及凹槽、沟渠的表面上；一第一电极，沉积在此硅基板的下表面；以及一第二电极，沉积在此介电层上并且覆盖这些沟渠。此堆迭结构还包含一感光二极管，其是电性粘置在位于此凹槽底部的第二电极上，其中，凹槽的底部尺寸与感光二极管的尺寸相匹配，而得以使此感光二极管被精确局限在此凹槽内。

[0007] 依照本发明的又另一实施例，提供一种由感光二极管与电容性次基座所构成的混成堆迭结构，其包含一电容性次基座。此电容性次基座包含：一重掺杂硅基板；一凹槽，形成在此硅基板的上表面；多个沟渠，形成在此硅基板的下表面；一介电层，形成在此硅基板的下表面以及沟渠的表面上；一第一电极，沉积在此介电层上，并且覆盖这些沟渠；以及一第二电极，沉积在此硅基板的上表面以及凹槽的表面上。此堆迭结构还包含一感光二极管，其是电性粘置在位于此凹槽底部的第二电极上，其中，凹槽的底部尺寸与感光二极管的尺寸相匹配，而得以使此感光二极管被精确局限在此凹槽内。

[0008] 当依照本发明来形成上述混成堆迭(hybrid stacked)结构时，不仅因为沟渠状电容性次基座的高电容密度而降低硅基板的尺寸。亦降低ROSA内部的拥挤程度；同时又可因为凹槽制作时的尺寸精确性，实质上消除使用现有二极管接合方法的定位误差，亦即将感光二极管安装在平面型基板上时所产生的焊晶定位误差。

[0009] 本发明提供光纤通讯用的封装ROSA构件具有较佳的光学对准(alignment)。同时，可因为利用凹槽的精密尺寸而具有精确局限(confine)二极管晶片粘着位置的能力。如此，感光二极管的尺寸可缩小而不妨碍封装焊晶的制作，具有大幅降低成本的效益。由于感光二极管一般是由磷化铟(indium phosphate)单晶基材所制成，所以极为昂贵且易碎，当晶粒太小又薄时，其焊晶制程不易处理，必须利用昂贵的焊晶机制作，过程较为缓慢。藉由本发明的堆迭结构的凹槽，可利用自陷性(self trapping)的制作方式来改善感光二极管粘置的准确性与制作速度，因而可缩小感光二极管的尺寸，而大幅降低感光二极管的成本以及重工(rework)的机率。除了上述优点以外，使用本发明的堆迭结构，还可使TO-46金属罐封结构的内部空间更为宽松，而得以在此内部空间中容纳其他元件。

[0010] 本发明的其他实施样态以及优点可从以下与附图相结合的详细说明而更显明白。

附图说明

[0011] 在本发明的附图中，相同的元件以相同的元件符号表示。

[0012] 图1显示依照本发明的一实施例的由感光二极管与电容性次基座所构成的混成堆迭结构的概略横剖面图。

[0013] 图2显示在图1的堆迭结构上设置浸入式透镜时的概略横剖面图。

[0014] 图3显示将图2所示的堆迭结构用在光接收器的TO-46金属罐封结构上的概略横剖面图。

[0015] 图4显示依照本发明的另一实施例的由感光二极管与电容性次基座所构成的堆迭结构的概略横剖面图。

[0016] 图5显示依照本发明的另一实施例的由感光二极管与电容性次基座所构成的堆迭结构的概略横剖面图。

[0017] 图6显示依照本发明的另一实施例的由感光二极管与电容性次基座所构成的堆迭结构的概略横剖面图。

[0018] 图7A-7G显示图1的电容性次基座的制程步骤。

[0019] 图8A-8K显示图6的电容性次基座的制程步骤。

[0020] 图9显示现有光接收器的标准TO-46金属罐封结构。

[0021] 图10显示图9所示的各元件的等效电路。

[0022] 图11显示将不具有凹槽的现有电容性次基座应用在TO封装结构上的封装结构俯视图。

[0023] 元件符号说明：

[0024] 1 电容性次基座

[0025] 2 硅基板

[0026] 2a 上表面

[0027] 2b 下表面

[0028] 3 介电层

[0029] 5 第一电极

[0030] 7 第二电极

[0031] 9 绝缘层

[0032] 10 凹槽

[0033] 11 感光二极管

[0034] 11a 上电极

[0035] 11b PN接面

[0036] 13 下电极

[0037] 15 光轴

[0038] 17 浸入式透镜

[0039] 19 导电层

[0040] 21 第一导线

[0041] 23 第二导线

[0042] 25 金属罐头座

[0043] 27 第一接点部

[0044] 29 第二接点部

[0045] 31 绝缘层

[0046] 33 封装盖

[0047] 35 窗口

[0048] 36 透光玻璃板或透镜

[0049] 37 氮化物层

[0050] 39 光阻层

[0051] 41 沟渠

[0052] 100 电容性次基座

[0053] 101 硅基板

[0054] 103 介电层

[0055] 106 再填物

[0056] 200 电容性次基座

[0057] 201 硅基板

[0058] 203 介电层

[0059] 300 电容性次基座

[0060] 301 硅基板

[0061] 301a 上表面

[0062] 301b 下表面

[0063] 303 介电层

[0064] 306 再填物

[0065] 400 金属罐头座

[0066] 401 感光二极管

[0067] 403 转阻放大器

[0068] 405 陶瓷电容器

[0069] 407 硅基座

[0070] 409 电极

[0071] 411 配线

[0072] 412 端子

[0073] 413 端子

[0074] 500 金属罐头座

[0075] 501 感光二极管

[0076] 503 转阻放大器

[0077] 505 电容性次基座

具体实施方式

[0078] 图1显示依照本发明的一实施例由感光二极管与电容性次基座所构成的混成堆迭结构的概略横剖面图。如图1所示，此混成堆迭结构包含电容性次基座1。电容性次基座1可包含：硅基板2，在其上表面形成一凹槽10；介电层3，形成在硅基板2的下表面；第一电极5，沉积在介电层3上；第二电极7，沉积在硅基板2的上表面以及凹槽10的表面上。感光二极管11可包含上电极11a、PN接面11b、以及下电极13，而凹槽10的底部具有可与感光二极管11的尺寸相匹配的尺寸。感光二极管11可藉由一导电层(未显示)而电性粘置在位于凹槽10的底部的第二电极7上，并且与光轴15对准。在本发明的实施例中，此导电层可为金属性共晶(eutectic)层或导电粘着层，例如银胶。此外，在将电容性次基座1分割成晶粒之后，可在电容性次基座1的四周侧表面上涂布绝缘层9，以覆盖电容性次基座
1在分割成晶粒后于四周侧表面所裸露的介电层3、第一电极5以及至少一部分硅基板2。
如此可防止焊晶粒时造成电容电极与硅基板间的短路。绝缘层9可藉由任何方式(例如网印)而涂布在电容性次基座1的四周侧表面上。

[0079] 在本发明的实施例中，介电层3可例如为原生性氧化层(native oxide)或者为藉由低压化学气相沉积(LPCVD，low pressure chemical vapor deposition)法进行沉积的氧化层。

[0080] 在本发明的实施例中，凹槽10可透过异方蚀刻(anisotropic etching)在<100>晶向的单晶硅晶圆(硅基板)的上或下表面形成斜侧面凹槽，如图1所示；或者，可透过深蚀刻(deep etching)在具有任何晶向的硅晶圆(硅基板)的其中一表面形成具有某程度倾斜侧壁的凹槽。

[0081] 图2显示在图1的堆迭结构上设置浸入式透镜(immersion lens)17时的概略横剖面图。如图2所示，在图1所示的堆迭结构的上部可更进一步设置一浸入式透镜17，以使感光二极管11被包覆于此透镜中。浸入式透镜17可由透明聚合物所制成，例如透明环氧树脂。浸入式透镜17不但可增加感光二极管11的照射度，而且亦可与感光二极管11产生自光学对准(self optical alignment)而进一步消除对准误差，即，其可用以增进入射光的对准性以及增加接收的光通量。在本发明中，浸入式透镜17是一种可选的(optional)装置。

[0082] 图3显示将图2所示的堆迭结构用在光接收器的TO-46金属罐封结构上的一概略横剖面图。如图3所示，藉由例如导电粘着层的导电层19，将设有浸入式透镜17的堆迭结构设置并固定在TO-46金属罐封结构的金属罐头座25上，而使电容性次基座1的第一电极5与金属罐头座25电性连接；并且分别藉由第一导线21以及第二导线23，而使电容性次基座1的第二电极7与金属罐头座25的第一接点部27电性连接，并且使感光二极管11的上电极11a与金属罐头座25的第二接点部29电性连接。然而，我们可明白第一导线21与第二导线23是在浸入式透镜17设置之前完成打线接合。金属罐头座25的第一接点部27以及第二接点部29可分别藉由绝缘层31而与金属罐头座25产生绝缘。涂布在电容性次基座1的四周侧表面的绝缘层9可避免硅基板2、介电层3以及第一电极5与导电层19接触，以防止短路现象的发生。

[0083] 然后，将封装盖33套设在金属罐头座25上，以使设有浸入式透镜17并且与金属罐头座25连接的堆迭结构被包覆在由金属罐头座25以及封装盖33所形成的一密闭空间内。封装盖33具有一窗口35。窗口35、浸入式透镜17、以及感光二极管11的PN接面11a与光轴15对准。在本发明的实施例中，窗口35可设有透光玻璃板或透镜36。如上所述，浸入式透镜17可与感光二极管11产生自对准，而与堆迭晶粒在金属罐头座上的固定位置无严密关系。

[0084] 藉由电容性次基座1的凹槽10，可大幅降低在将感光二极管11安装于电容性次基座1上时的对准误差，因此可提高感光二极管11的定位准确性。具体而言，吾人可在不具有准确晶粒安装程序的情况下，藉由可与光感测晶粒的尺寸匹配的凹槽10的底部，而使例如感光二极管等等的光感测晶粒精确地定位在电容性次基座1上，如此，即可免除步骤繁琐且具高成本的准确晶粒安装程序。此外，电容性次基座1可同时使用作为绝缘基座以及高密度电容器。

[0085] 图1所示的电容性次基座1是属于平面式电容性次基座。以下参考图4，图4显示依照本发明的另一实施例之由感光二极管与电容性次基座所构成的混成堆迭结构的概略横剖面图。图4所示的电容性次基座100是属于沟渠式电容性次基座。图4所示的电容性次基座100相似于图1所示的电容性次基座1。在图4中，将硅基板101的下表面选择性蚀刻成指定的图案，以在硅基板101的下表面形成一群沟渠，因此可增加其表面积，进而增加电容密度。然后，在硅基板101的下表面(包含沟渠的表面)形成介电层(氧化层)103，并且将多晶硅再填物106填入到这些沟渠内。接着，将作为电容性次基座100的第一电极5的导电金属层沉积在介电层103上并且覆盖这些沟渠。在硅基板101的上表面形成一凹槽，然后将作为电容性次基座100的第二电极7的导电金属层沉积在硅基板101的上表面(包含凹槽的表面)上。在本发明的其他实施例中，多晶硅再填物106可被金属再填物所取代，例如钨(W)金属再填物。若沟渠具有较小的纵横比时，我们可以不将多晶硅再填物或金属再填物填入到沟渠内，而是直接沉积第一电极5以覆盖并填满这些沟渠。在本发明的实施例中，沟渠是藉由标准微电子制造程序而形成。此外，在电容性次基座100的四周侧表面可涂布绝缘层9，以覆盖电容性次基座100的四周侧表面所裸露的介电层103、第一电极5以及至少一部分硅基板101。绝缘层9的制作过程如下：首先，在完成的次基座晶圆的切割道(cut line)部份实施厚刀锯半切割，形成预定深度的沟槽，然后再藉由任何方式，如网印，涂布树脂填于沟槽内，待添满的树脂固化后，以更薄的刀锯再次做全切割，形成分立(discrete)的次基座晶粒，如一般半导体；此时遗留于切割道上未被去除的硬化后树脂即成为次基座四周侧表面上的绝缘层。在焊粘次基座时，溢出底部的导电银胶将不致使电容的两端造成短路。

[0086] 图5显示依照本发明的另一实施例的由感光二极管与电容性次基座所构成的混成堆迭结构的概略横剖面图。图5所示的电容性次基座200相似于图1所示的电容性次基座1。在图5中，电容性次基座200的介电层203与凹槽形成在硅基板201的同一侧，即，在硅基板201的上表面(包含凹槽的表面)形成介电层203。图5所示的电容性次基座200属于平面式电容性次基座。

[0087] 图6显示依照本发明的另一实施例的由感光二极管与电容性次基座所构成的混成堆迭结构的概略横剖面图。图6所示的电容性次基座300是属于沟渠式电容性次基座。图6所示的电容性次基座300相似于图5所示的电容性次基座200。在图6中，于硅基板
301的上表面形成一凹槽，并且将此凹槽周围的表面选择性蚀刻成指定的图案以产生一群沟渠(即，这些沟渠亦是形成在硅基板301的上表面)，因此可增加其表面积，进而增加电容。然后，在硅基板301的上表面(包含沟渠的表面以及凹槽的表面)形成介电层(氧化层)303，并且将多晶硅再填物306填入到这些沟渠内。接着，将作为电容性次基座300的第二电极7的导电金属层沉积在介电层303上并且覆盖这些沟渠，以及将作为电容性次基座
300的第一电极5的导电金属层沉积在硅基板301的下表面。若沟渠具有较小的纵横比时，我们可以不将多晶硅再填物或金属再填物填入到沟渠内，而是直接沉积第二电极7以覆盖并填满这些沟渠。

[0088] 在本发明的实施例中，硅基板是一种低阻值的重掺杂单晶硅或多晶硅基板，此种18 3 ++
重掺杂硅基板是以10 /cm 以上的浓度进行N型重掺杂，即，此硅基板可为N 型重掺杂单晶硅或多晶硅基板，N型掺杂可得十分简易MIS电容，其电容值完全由绝缘层的特性决定。重掺杂可降低硅材料的内串电阻提高元件的频宽至10GHz以上。然而，此硅基板亦可为P型重掺杂单晶硅或多晶硅基板。P型掺杂有较复杂的半导体寄生电容特性，但在重掺杂的条件下，半导体寄生电容可忽略。

[0089] 以下，依照本发明的一实施例，以图1所示的电容性次基座1为范例来说明平面式电容性次基座的制程步骤。图7A-7G显示图1的电容性次基座1的制程步骤。在图7A中，++首先，例如藉由低压化学气相沉积法在N 型重掺杂硅基板2(此处以具有<100>晶向的单晶硅基板为范例)的表面上形成氮化物层37。在图7B中，将部分的氮化物层37移除。在图7C中，藉由异方蚀刻法，对不被氮化物层37所覆盖的硅基板部分进行蚀刻，以形成凹槽
10。在图7D中，移除剩余的氮化物层37。在图7E中，于硅基板2的下表面形成介电层3。
在图7F中，于介电层3上沉积第一电极5。在图7G中，于硅基板2的上表面沉积第二电极
7。为了促进了解，在图7D中标出硅基板2的上表面2a以及下表面2b。虽然，在图7A-7G所示的实施例中是先沉积第一电极5然后再沉积第二电极7，但第一电极5与第二电极7的沉积顺序亦可颠倒，即，先沉积第二电极7然后再沉积第一电极5。

[0090] 以下，依照本发明的另一实施例，以图6所示的电容性次基座300为范例来说明沟渠式电容性次基座的制程步骤。图8A-8K显示图6的电容性次基座300的制程步骤。在图++8A中，首先，例如藉由低压化学气相沉积法在N 型重掺杂硅基板301(此处以具有<100>晶向的单晶硅基板为范例)的表面上形成氮化物层37。在图8B中，将部分的氮化物层37移除。在图8C中，藉由异方蚀刻法，对不被氮化物层37所覆盖的硅基板部分进行蚀刻，以形成凹槽10。在图8D中，移除剩余的氮化物层37。在图8E中，于硅基板301的上表面涂布光阻层39，并且移除在凹槽10周围的部分光阻层39。在图8F中，对不被光阻层39所覆盖的硅基板部分进行蚀刻，以在凹槽10的周围形成多个沟渠41。在图8G中，移除剩余的光阻层39。在图8H中，于硅基板301的上表面形成介电层303。在图8I中，将多晶硅再填物
306填入到沟渠41内。在图8J中，将导电金属层沉积在介电层303以及多晶硅再填物306上，以作为电容性次基座的第二电极7。在图8K中，将导电金属层沉积在硅基板301的下表面，以作为电容性次基座的第一电极5。为了促进了解，在图8D中标出硅基板301的上表面
301a以及下表面301b。虽然，在图8A-8K所示的实施例中是先沉积第二电极7然后再沉积第一电极5，但第一电极5与第二电极7的沉积顺序亦可颠倒，即，先沉积第一电极5然后再沉积第二电极7。

[0091] 虽然本发明已参考较佳实施例及附图详加说明，但本领域技术人员可了解在不离开本发明的精神与范畴的情况下，可进行各种修改、变化以及等效替代，然而这些修改、变化以及等效替代仍落入本发明所附的权利要求范围内。