本发明提供了一种高介电常数介质-金属栅极的制造方法，在淀积高k介质后，不是直接淀积金属层，而是淀积底部抗反射涂层，然后通过设置合适的刻蚀时间，使得沟槽侧壁的高k介质与底部抗反射涂层一同被去除，但沟槽底部的高k介质保留下来。在此之后再淀积金属层以构造出高k介质-金属栅极。这样在金属栅极和侧墙之间就不会有高k介质，可以有效减小寄生电容对器件性能的影响。
1.一种高介电常数介质-金属栅极的制造方法，其特征在于，包括如下步骤：A、构造一硅片；所述硅片包括一硅基底、硅基底表面的多晶硅栅极、多晶硅栅极两侧的氮化硅侧墙、多晶硅栅极两侧的硅基底上形成的源极和漏极、所述多晶硅栅极的顶面以及源极和漏极的表面覆盖的金属硅化物、源极和漏极的表面的金属硅化物的表面覆盖的层间介质层；所述层间介质层的表面与多晶硅栅极的顶面覆盖的金属硅化物的表面位于同一水平面；
B、移除多晶硅栅极及其顶面上的金属硅化物，在多晶硅栅极原有位置形成沟槽结构，在沟槽结构两侧的层间介质的上表面以及所述沟槽结构的底部和侧壁表面淀积高k介质层；
C、在高k介质层的上表面淀积底部抗反射涂层，底部抗反射涂层完全填充所述沟槽结构；
D、对硅片进行垂直方向的干蚀刻，除去位于层间介质上表面的高k介质，以及除去沿着所述沟槽结构侧壁分布的高k介质和底部抗反射涂层，保留沟槽底部水平分布的高k介质；
E、在所述层间介质的上表面、沟槽结构的侧壁以及沟槽底部的高k介质的上表面淀积金属层。
2.根据权利要求1所述的方法，其特征在于，所述层间介质为氧化硅层。
3.根据权利要求2所述的方法，其特征在于，所述步骤A包括：
在硅基底的上表面，依次淀积栅极氧化物层和多晶硅层；对所述多晶硅层进行选择性蚀刻，形成多晶硅栅极；在多晶硅栅极两侧的硅基底上进行低浓度离子注入形成硅衬底；
在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；
在所述多晶硅栅极的顶面以及源极和漏极的表面形成金属硅化物；在硅片表面淀积氧化硅形成层间介质层；对硅片进行第一次化学机械研磨CMP，当多晶硅栅极顶面上的金属硅化物露出硅片则停止第一次CMP。
4.根据权利要求3所述的方法，其特征在于，所述步骤C进一步包括：对硅片进行第二次CMP，当位于层间介质上表面的高k介质层露出硅片表面时则停止第二次CMP。
5.根据权利要求4所述的方法，其特征在于，所述步骤E之后，进一步包括：在所述金属层上表面淀积多晶硅层；
对硅片进行第三次CMP，当层间介质露出硅片表面时则停止第三次CMP。
6.根据权利要求1所述的方法，其特征在于，所述对硅片进行垂直方向的干蚀刻时，硅片所在的反应室温度为10摄氏度至100摄氏度。
7.根据权利要求6所述的方法，其特征在于，其特征在于，所述干蚀刻的反应气体为四氟化碳CF4与氧气O2的混合气体,或者六氟化硫SF6与氮气N2的混合气体。
8.根据权利要求1至7任一项所述的方法，其特征在于，所述对硅片进行垂直方向的干蚀刻，除去位于层间介质上表面的高k介质，以及除去沿着所述沟槽结构侧壁分布的高k介质和底部抗反射涂层，保留沟槽底部水平分布的高k介质的步骤包括：在所述干蚀刻的过程中，实时检测刻蚀气体的成分，当在刻蚀气体中检测不到底部抗反射涂层的成分时，结束干蚀刻过程。
9.根据权利要求1至7任一项所述的方法，其特征在于，所述对硅片进行垂直方向的干蚀刻之前进一步包括：测算出所述干蚀刻对于底部抗反射涂层的刻蚀速率，以及硅片上淀积的底部抗反射涂层的高度，用所述高度除以刻蚀速率得出去除底部抗反射涂层的时间T；
一种高介电常数介质-金属栅极的制造方法
技术领域
[0001] 本发明涉及半导体集成电路执照技术领域，特别涉及一种高介电常数介质-金属栅极的制造方法。
背景技术
[0002] 高介电常数（k）介质-金属栅极主要应用于小尺寸互补金属氧化物半导体（CMOS）的制造工艺中。目前常见的高介电常数介质-金属栅极的制造方法主要包括栅极在后（Gate-last）工艺以及栅极在前（Gate-first）工艺。Gate-last工艺的特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火工艺步骤完成之后再形成金属栅极；与此相对的Gate-first工艺则是在对硅片进行漏/源区离子注入操作以及随后的退火工步完成之前便生成金属栅极。
[0003] 现有技术中的Gate-last工艺简述如下：
[0004] 在硅基底的上表面，依次淀积栅极氧化物层和多晶硅层；对所述多晶硅层进行选择性蚀刻，形成多晶硅栅极；在多晶硅栅极两侧的硅基底上进行低浓度离子注入（LDD IMP）形成硅衬底；在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；
[0005] 在所述多晶硅栅极的顶面以及源极和漏极的表面形成金属硅化物；在硅片表面淀积氧化硅，形成层间介质（ILD，Inter Layer Dielectric）层，该层间介质层的厚度要足够厚，完全覆盖多晶硅栅极顶部的金属硅化物后，层间介质层的上表面基本为水平面；
[0006] 对硅片进行第一次化学机械研磨（CMP），以去除多余的层间介质，直到多晶硅栅极顶面上的金属硅化物露出硅片表面则停止第一次CMP；移除多晶硅栅极顶面上的金属硅化物和多晶硅栅极，在多晶硅栅极原有位置形成沟槽结构；
[0007] 在层间介质层表面、所述沟槽结构的侧壁和底部表面淀积高k介质层；高k介质层的厚度较小，其中沿着沟槽结构的表面分布的高k介质形成U字型结构；
[0008] 在高k介质层的表面淀积金属层，并在该金属层上表面淀积多晶硅层；
[0009] 对硅片进行第二次CMP，去除多余的金属层以及多晶硅层，使得层间介质层露出硅片表面则停止第二次CMP。
[0010] 图1所示为现有技术中采用Gate-last工艺制造的CMOS器件截面示意图。其中，高k介质101的截面为U字型，因此高k介质101在底部以及两侧环绕着内侧的金属栅极102，而高k介质的外侧则是侧墙103。这样，金属栅极102、侧墙103以及夹在金属栅极102和侧墙103之间的高k介质101组成的结构实际上等效于一个电容值很高的电容104，将该电容104称为寄生电容。该寄生电容对于源极105和漏极106之间的电流会造成较强的阻抗效应，使得该器件的性能变差。
发明内容
[0011] 本发明提供了一种高介电常数介质-金属栅极的制造方法，可以有效减少寄生电容的大小，提高CMOS器件的性能。
[0012] 本发明实施例提出的一种高介电常数介质-金属栅极的制造方法，包括如下步骤：
[0013] A、构造一硅片；所述硅片包括一硅基底、硅基底表面的多晶硅栅极、多晶硅栅极两侧的氮化硅侧墙、多晶硅栅极两侧的硅基底上形成的源极和漏极、所述多晶硅栅极的顶面以及源极和漏极的表面覆盖的金属硅化物、源极和漏极的表面的金属硅化物的表面覆盖的层间介质层；所述层间介质层的表面与多晶硅栅极的顶面覆盖的金属硅化物的表面位于同一水平面；
[0014] B、移除多晶硅栅极及其顶面上的金属硅化物，在多晶硅栅极原有位置形成沟槽结构，在沟槽结构两侧的层间介质的上表面以及所述沟槽结构的底部和侧壁表面淀积高k介质层；
[0015] C、在高k介质层的上表面淀积底部抗反射涂层，底部抗反射涂层完全填充所述沟槽结构；
[0016] D、对硅片进行垂直方向的干蚀刻，除去位于层间介质上表面的高k介质，以及除去沿着所述沟槽结构侧壁分布的高k介质和底部抗反射涂层，保留沟槽底部水平分布的高k介质；
[0017] E、在所述层间介质的上表面、沟槽结构的侧壁以及沟槽底部的高k介质的上表面淀积金属层。
[0018] 较佳地，所述层间介质为氧化硅层。
[0019] 较佳地，所述步骤A包括：
[0020] 在硅基底的上表面，依次淀积栅极氧化物层和多晶硅层；对所述多晶硅层进行选择性蚀刻，形成多晶硅栅极；在多晶硅栅极两侧的硅基底上进行低浓度离子注入形成硅衬底；在多晶硅栅极两侧构造由氮化硅构成的侧墙；对多晶硅栅极两侧的硅衬底上分别进行源极和漏极离子注入，形成源极和漏极；
[0021] 在所述多晶硅栅极的顶面以及源极和漏极的表面形成金属硅化物；在硅片表面淀积氧化硅形成层间介质层；对硅片进行第一次化学机械研磨CMP，当多晶硅栅极顶面上的金属硅化物露出硅片则停止第一次CMP。
[0022] 较佳地，所述步骤C进一步包括：
[0023] 对硅片进行第二次CMP，当位于层间介质上表面的高k介质层露出硅片表面时则停止第二次CMP。
[0024] 较佳地，所述步骤E之后，进一步包括：在所述金属层上表面淀积多晶硅层；
[0025] 对硅片进行第三次CMP，当层间介质露出硅片表面时则停止第三次CMP。
[0026] 较佳地，所述对硅片进行垂直方向的干蚀刻时，硅片所在的反应室温度为10摄氏度至100摄氏度。
[0027] 较佳地，其特征在于，所述干蚀刻的反应气体为四氟化碳CF4与氧气O2的混合气体,或者六氟化硫SF6与氮气N2的混合气体。
[0028] 较佳地，所述对硅片进行垂直方向的干蚀刻，除去位于层间介质上表面的高k介质，以及除去沿着所述沟槽结构侧壁分布的高k介质和底部抗反射涂层，保留沟槽底部水平分布的高k介质的步骤包括：
[0029] 在所述干蚀刻的过程中，实时检测刻蚀气体的成分，当在刻蚀气体中检测不到底部抗反射涂层的成分时，结束干蚀刻过程。
[0030] 较佳地，所述对硅片进行垂直方向的干蚀刻之前进一步包括：测算出所述干蚀刻对于底部抗反射涂层的刻蚀速率，以及硅片上淀积的底部抗反射涂层的高度，用所述高度除以刻蚀速率得出去除底部抗反射涂层的时间T；
[0031] 则所述干蚀刻步骤的持续时间为时间T。
[0032] 从以上技术方案可以看出，在淀积高k介质后，不是直接淀积金属层，而是淀积底部抗反射涂层，然后通过设置合适的刻蚀时间，使得沟槽侧壁的高k介质与底部抗反射涂层一同被去除，但沟槽底部的高k介质保留下来。在此之后再淀积金属层以构造出高k介质-金属栅极。这样在金属栅极和侧墙之间就不会有高k介质，可以有效减小寄生电容对器件性能的影响。
附图说明
[0033] 图1为现有技术中采用Gate-last工艺制造的CMOS器件截面示意图；
[0034] 图2为本发明实施例提出的高介电常数介质-金属栅极的制造流程示意图。
具体实施方式
[0035] 根据对图1的分析可以知道，寄生电容104的产生，就是因为形成了金属栅极102与侧墙103之间夹着高k介质102的这种结构。本发明方案就是通过工艺的优化，使得高k介质的分布情况发生变化，使金属栅极与侧墙直接接触，从而大幅降低了寄生电容的大小。
[0036] 图2所示为本发明实施例提出的高介电常数介质-金属栅极的制造流程示意图，其中的2a至2q分别示出了每道工序后硅片截面的变化情况。
[0037] 2a：提供一个硅基底201；
[0038] 2b：在所述硅基底201的上表面，依次淀积栅极氧化物层202和多晶硅层203；
[0039] 2c：对多晶硅层203进行选择性蚀刻，形成2c所示形状的多晶硅栅极203；
[0040] 2d：对多晶硅栅极203两侧的硅基底201进行低浓度离子注入（LDDIMP）形成p型（或n型）硅衬底204和p型（或n型）硅衬底205；
[0041] 2e：在多晶硅栅极203两侧构造由氮化硅构成的侧墙206；
[0042] 2f：对多晶硅栅极203两侧的硅衬底204和硅衬底205上分别进行源极和漏极离子注入，形成源极207和漏极208；
[0043] 2g：在所述多晶硅栅极203的顶面以及源极207和漏极208的表面形成金属硅化物，在多晶硅栅极203以及源极207/漏极208上形成的金属硅化物分别用209、210和211表示；
[0044] 2h：在硅片表面淀积氧化硅，形成层间介质（ILD，Inter Layer Dielectric）层212，层间介质层212的厚度要足够厚，完全覆盖多晶硅栅极203顶部的金属硅化物209后，层间介质层212的上表面基本为水平面；
[0045] 2i：对硅片进行第一次化学机械研磨（CMP），以去除多余的层间介质，使得层间介质层212的厚度减少，直到金属硅化物209露出硅片表面则停止第一次CMP；
[0046] 2j：移除多晶硅栅极203顶面上的金属硅化物209和多晶硅栅极203，在多晶硅栅极203原有位置形成沟槽结构；
[0047] 2k：在硅片表面淀积高k介质层213，所述高k介质层213分布在层间介质层表面、所述沟槽结构的侧壁和底部表面；高k介质层213的厚度较小，其中沿着沟槽结构的表面分布的高k介质形成U字型；
[0048] 2l：在高k介质层213的上表面淀积底部抗反射涂层（BARC）214，底部抗反射涂层214的厚度要足以填充沟槽结构，其上表面为水平面；
[0049] 2m：对硅片进行第二次CMP，以去除多余的底部抗反射涂层，使得位于较高位置（即层间介质212上表面）的高k介质层213露出硅片表面则停止第二次CMP；
[0050] 2n：对硅片进行垂直方向的干蚀刻，除去位于沟槽两侧较高位置以及沿着所述沟槽结构内壁分布的高k介质和底部抗反射涂层214，保留位于沟槽底部水平分布的高k介质；
[0051] 2o：在硅片上表面淀积金属层215；
[0052] 2p：在金属层215上表面淀积多晶硅层216；
[0053] 2q：对硅片进行第三次CMP，去除多余的金属层以及多晶硅层，使得层间介质层212露出硅片表面则停止第三次CMP。
[0054] 上述工艺流程中，2a至2k的步骤与现有技术完全相同，其中，2a至2i的作用是构造一硅片；所述硅片包括一硅基底、硅基底表面的多晶硅栅极，多晶硅栅极两侧的氮化硅侧墙、多晶硅栅极两侧的硅基底上形成的源极和漏极、所述多晶硅栅极的顶面以及源极和漏极的表面覆盖的金属硅化物、源极和漏极的表面的金属硅化物的表面覆盖的层间介质层；所述层间介质层的表面与多晶硅栅极的顶面覆盖的金属硅化物的表面位于同一水平面。步骤2j至2k是移除所述多晶硅栅极以及多晶硅栅极顶面覆盖的金属硅化物形成沟槽结构，并在所述沟槽结构的底面和侧壁上淀积高k介质，高k介质呈“U”型分布。
[0055] 而2l至2n为本发明的关键步骤。步骤2n所述干刻蚀采用的气体通常包括氟基的一些气体，如SF6，CF4，C2F6等。通过设置合适的刻蚀时间，使得沟槽侧壁的高k介质与BARC一同被去除，但沟槽底部的高k介质保留下来。
[0056] 所述刻蚀过程中，硅片所在的反应室温度为10摄氏度至100摄氏度。
[0057] 较佳地，所述干蚀刻的反应气体为四氟化碳CF4与氧气O2的混合气体,或者六氟化硫SF6与氮气N2的混合气体。
[0058] 该干蚀刻的持续时间可以采用如下任一种方式确定：
[0059] 在所述干蚀刻的过程中，实时检测刻蚀气体的成分，当在刻蚀气体中检测不到底部抗反射涂层的成分时，结束干蚀刻过程。
[0060] 或者，预先测算出所述干蚀刻对于底部抗反射涂层的刻蚀速率，以及硅片上淀积的底部抗反射涂层的高度，用所述高度除以刻蚀速率得出去除底部抗反射涂层的时间T；
[0061] 则所述干蚀刻步骤的持续时间为时间T。
[0062] 可以看出，通过上述工艺制造的高k介质-金属栅极，高k介质213仅分布在金属栅极215的正下方，在侧墙206和金属栅极215之间没有高k介质，这样就几乎不会有寄生电容的产生。
[0063] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
