显示驱动电路、显示装置及显示驱动方法

摘要

在进行CC(Charge Coupling：电荷耦合)驱动的液晶显示装置的显示驱动电路，在2线(2H)反转驱动模式和1线(1H)反转驱动模式之间进行切换，该2线(2H)反转驱动模式是按每两个水平扫描期间使供给到源极线的数据信号(S)的极性反转的模式，该1线(1H)反转驱动模式是按每一个水平扫描期间使供给到上述源极线的上述数据信号(S)的极性反转的模式。极性信号(CMI)在上述2线(2H)反转驱动模式时，按每两个水平扫描期间极性反转，在上述1线(1H)反转驱动模式时，按每一个水平扫描期间极性反转。

权利要求

1.一种显示驱动电路，其特征在于：

其用于显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，所述显示驱动电路在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数，在所述第一模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在所述第二模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同，具备移位寄存器，该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级，与所述移位寄存器的各级对应地各设置一个保持电路，并且向各个保持电路输入保持对象信号，本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路，当所述逻辑电路的输出变为有效时，与本级对应的保持电路将所述保持对象信号取入并加以保持，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，根据各模式设定被输入至各个保持电路的所述保持对象信号的相位。

2.如权利要求1所述的显示驱动电路，其特征在于：

各个保持电路，在经由对应的逻辑电路被输入的本级的输出信号和后一级的输出信号变为有效的各自的定时，将所述保持对象信号取入并加以保持，所述保持对象信号为极性以规定的周期进行反转的信号，并且所述本级的输出信号变为有效时的该保持对象信号的极性与所述后一级的输出信号变为有效时的该保持对象信号的极性互不相同。

3.如权利要求1或2所述的显示驱动电路，其特征在于：

在所述第一模式时被输入至与本级对应的保持电路的后一级的输出信号和在所述第二模式时被输入至与本级对应的保持电路的后一级的输出信号，从互不相同的级输出。

4.如权利要求1或2所述的显示驱动电路，其特征在于：

所述保持对象信号为极性以规定的周期进行反转的信号，并且在所述第一模式和所述第二模式中，极性反转的周期互不相同。

5.如权利要求3所述的显示驱动电路，其特征在于：

在使供给到数据信号线的信号电位的极性按每一个水平扫描期间反转的模式中，与第x级对应的保持电路在所述移位寄存器的第x级的输出信号变为有效时，保持所述保持对象信号，并且在第（x＋1）级的输出信号变为有效时，保持所述保持对象信号，在使供给到数据信号线的信号电位的极性按每两个水平扫描期间反转的模式中，与第x级对应的保持电路在所述移位寄存器的第x级的输出信号变为有效时，保持所述保持对象信号，并且在第（x＋2）级的输出信号变为有效时，保持所述保持对象信号，在使供给到数据信号线的信号电位的极性按每三个水平扫描期间反转的模式中，与第x级对应的保持电路在所述移位寄存器的第x级的输出信号变为有效时，保持所述保持对象信号，并且在第（x＋3）级的输出信号变为有效时，保持所述保持对象信号。

6.一种显示驱动电路，其特征在于：

其用于显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，所述显示驱动电路在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数，在所述第一模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在所述第二模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同，具备移位寄存器，该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级，与所述移位寄存器的各级对应地各设置一个保持电路，并且向各个保持电路输入保持对象信号，本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路，当所述逻辑电路的输出变为有效时，与本级对应的保持电路将所述保持对象信号取入并加以保持，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，根据各个模式对被输入至多个保持电路的所述保持对象信号的相位和被输入至其它的多个保持电路的所述保持对象信号的相位进行设定。

7.如权利要求1、2和6中的任一项所述的显示驱动电路，其特征在于：

所述各个保持电路构成为D闩锁电路或存储电路。

8.一种显示装置，其特征在于，具备：

权利要求1至7中的任一项所述的显示驱动电路；和

显示面板。

9.一种显示驱动方法，其特征在于：

其利用显示驱动电路驱动显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，所述显示驱动方法在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数，在所述第一模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在所述第二模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同，所述显示驱动电路具备移位寄存器，该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级，与所述移位寄存器的各级对应地各设置一个保持电路，并且向各个保持电路输入保持对象信号，将本级的输出信号和本级的后一级的输出信号输入至与本级对应的逻辑电路，当所述逻辑电路的输出变为有效时，与本级对应的保持电路将所述保持对象信号取入并加以保持，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，根据各模式设定被输入至各个保持电路的所述保持对象信号的相位。

10.一种显示驱动方法，其特征在于：

其利用显示驱动电路驱动显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，所述显示驱动方法在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数，在所述第一模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在所述第二模式中，使通过向所述保持电容配线供给所述保持电容配线信号而引起的从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同，所述显示驱动电路具备移位寄存器，该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级，与所述移位寄存器的各级对应地各设置一个保持电路，并且向各个保持电路输入保持对象信号，将本级的输出信号和本级的后一级的输出信号输入至与本级对应的逻辑电路，当所述逻辑电路的输出变为有效时，与本级对应的保持电路将所述保持对象信号取入并加以保持，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，根据各个模式对被输入至多个保持电路的所述保持对象信号的相位和被输入至其它的多个保持电路的所述保持对象信号的相位进行设定。

说明书

显示驱动电路、显示装置及显示驱动方法

技术领域

[0001] 本发明涉及具有例如有源矩阵型液晶显示面板的液晶显示装置等显示装置的驱动，特别涉及用于对采用称为CC(Charge Coupling：电荷耦合)驱动的驱动方式的显示装置的显示面板进行驱动的显示驱动电路及显示驱动方法。

背景技术

[0002] 历来，在有源矩阵方式的液晶显示装置中采用的CC驱动方式例如在专利文献1中有所公开。以该专利文献1的公开内容为例对CC驱动进行说明。

[0003] 图23表示实现CC驱动的装置的结构。图24表示图23的装置的CC驱动的各种信号的动作波形。

[0004] 如图23所示，进行CC驱动的液晶显示装置具备图像显示部110、源极线驱动电路111、栅极线驱动电路112、CS总线驱动电路113。

[0005] 图像显示部110包括多个源极线(信号线)101、多个栅极线(扫描线)102、开关元件103、像素电极104、多个CS(Capacity Storage：电容存储器)总线(共用电极线)105、保持电容106、液晶107、对置电极109。在多个源极线101和多个栅极线102交叉的交点附近配置有开关元件103。在该开关元件103连接有像素电极104。

[0006] CS总线105与栅极线102成对且平行地配置。保持电容106的一端与像素电极104连接，另一端与CS总线105连接。对置电极109按照隔着液晶107与像素电极104相对的方式设置。

[0007] 源极线驱动电路111为驱动源极线101而设置，栅极线驱动电路112为驱动栅极线102而设置。另外，CS总线驱动电路113为驱动CS总线105而设置。

[0008] 开关元件103由非晶硅(a-Si)、多晶硅(p-Si)、单晶硅(c-Si)等形成。在这样的结构上，在开关元件103的栅极-漏极间形成电容108。由于该电容108，发生来自栅极线102的栅极脉冲使像素电极104的电位向负侧移动(移位)的现象。

[0009] 如图24所示，在上述的液晶显示装置，某栅极线102的电位Vg仅在该栅极线102被选择的H期间(水平扫描期间)成为Von，在其它期间被保持为Voff。源极线101的电位Vs根据所显示的影像信号的不同其振幅不同，但是对同一行的所有像素而言极性相同，并且成为极性按每1行(一个水平扫描期间)反转而形成的波形(1线(1H)反转驱动)。另外，在图24中，由于设想为输入相同的影像信号的情况，因此电位Vs以一定的振幅变化。

[0010] 像素电极104的电位Vd因为在电位Vg为Von的期间开关元件103导通，所以成为与源极线101的电位Vs相同的电位，在电位Vg成为Voff的瞬间，通过栅极-漏极间电容108稍向负侧移动。

[0011] CS总线105的电位Vc在对应的栅极线102被选择的H期间及其下一个H期间为Ve+。此外，电位Vc在更下一个H期间向Ve-切换，之后，保持Ve-至下一个场。通过该切换，电位Vd通过保持电容106向负侧移动。

[0012] 其结果是，电位Vd以比电位Vs还大的振幅变化，因此，能够更加减小电位Vs的变化振幅。由此，能够实现源极线驱动电路111的电路结构的简化及消耗电力的削减。

[0013] 现有技术文献

[0014] 专利文献

[0015] 专利文献1：日本国公开专利公报“特开2001-83943号公报”(2001年3月30日公开)

发明内容

[0016] 发明所要解决的问题

[0017] 但是，在上述液晶显示装置中以1线(1H)反转驱动为前提，因此例如不能与影像信号相应地切换为2线(2H)反转驱动或3线(3H)反转驱动。今后，特别是在小型的液晶显示装置中，为了实现充电率的提高和消耗电力的降低，优选具有能够在驱动方式之间进行切换(即，在n线反转驱动和m线反转驱动之间进行切换)的功能。

[0018] 本发明是鉴于上述的问题点而完成的，其目的在于，提供一种在CC驱动方式中、能够在n线(nH)反转驱动和m线(mH)反转驱动之间进行切换的显示驱动电路及显示驱动方法。

[0019] 用于解决问题的方式

[0020] 本发明的显示驱动电路的特征在于：

[0021] 其用于显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

[0022] 上述显示驱动电路在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数。

[0023] 在上述显示驱动电路，通过保持电容配线信号，使写入像素电极的信号电位变化为与该信号电位的极性相应的方向。由此实现CC驱动。

[0024] 在这样的CC驱动中采用如下结构：在上述显示驱动电路，在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式(n线(nH)反转驱动)，该第二模式是按每m个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式(m线(mH)反转驱动)，其中，n为整数，m为与n不同的整数。由此，能够实现充电率的提高和/或消耗电力的降低。

[0025] 此处，在现有技术中，在日本特开2005-258013和日本特开平7-75135等公开有与在栅极方向使用视差屏障(parallax barrier：也称为“视差栅栏”)的3D显示装置相关的技术。在3D显示装置中，通常采用如下结构：在奇数线显示左眼用图像，在偶数线显示右眼用图像。在这样的3D显示装置中，在应用1H反转驱动的情况下，右眼用图像和左眼用图像各自看起来如同在按每帧进行反转，从而会产生闪烁等显示不良。在这一点上，应用本发明的显示驱动电路，例如能够在两个驱动模式之间进行切换，使得在3D显示时进行2H反转驱动、在通常显示(2D显示)时进行1H反转驱动。由此，在3D显示时也能够对右眼用图像和左眼用图像中的各个图像与通常显示(2D显示)同样地以1H反转进行显示，因此能够抑制闪烁等显示不良。

[0026] 在上述显示驱动电路中，也能够采用如下结构：在上述第一模式中，使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在上述第二模式中，使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

[0027] 在现有的液晶显示装置中，在假设将n线反转驱动切换为m线反转驱动的情况下，存在如后所述(参照图22)那样在刚切换之后的帧的显示产生横线(横纹)的问题。

[0028] 在这一点上，根据上述显示驱动电路的结构，在第一模式(n线反转驱动)中，从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在第二模式(m线反转驱动)中，从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同，因此能够防止上述横线的产生。

[0029] 本发明的显示驱动方法的特征在于：

[0030] 其驱动显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

[0031] 上述显示驱动方法在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数。

[0032] 发明的效果

[0033] 如上所述，本发明的显示驱动电路及显示驱动方法为如下结构：在CC驱动中，在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式，其中，n为整数，m为与n不同的整数。由此，能够在n线反转驱动和m线反转驱动之间进行切换。

附图说明

[0034] 图1是表示本发明的一个实施方式的液晶显示装置的结构的框图。

[0035] 图2是表示图1的液晶显示装置的各像素的电结构的等价电路图。

[0036] 图3是表示实施例1的栅极线驱动电路和CS总线驱动电路的结构的框图。

[0037] 图4是表示实施例1的液晶显示装置的各种信号的波形的时序图。

[0038] 图5是表示在实施例1中的CS总线驱动电路被输入输出的各种信号的波形的时序图。

[0039] 图6是表示实施例2的栅极线驱动电路和CS总线驱动电路的结构的框图。

[0040] 图7是表示实施例2的液晶显示装置的各种信号的波形的时序图。

[0041] 图8是表示在实施例2中的CS总线驱动电路被输入输出的各种信号的波形的时序图。

[0042] 图9是表示实施例3的栅极线驱动电路和CS总线驱动电路的结构的框图。

[0043] 图10是表示实施例3的液晶显示装置的各种信号的波形的时序图。

[0044] 图11是表示在实施例3中的CS总线驱动电路被输入输出的各种信号的波形的时序图。

[0045] 图12是表示实施例4的栅极线驱动电路和CS总线驱动电路的结构的框图。

[0046] 图13是表示实施例4的液晶显示装置的各种信号的波形的时序图。

[0047] 图14是表示在实施例4中的CS总线驱动电路被输入输出的各种信号的波形的时序图。

[0048] 图15是表示实施例5的栅极线驱动电路和CS总线驱动电路的结构的框图。

[0049] 图16是表示实施例5的液晶显示装置的各种信号的波形的时序图。

[0050] 图17是表示在实施例5中的CS总线驱动电路被输入输出的各种信号的波形的时序图。

[0051] 图18是表示实施例6的栅极线驱动电路和CS总线驱动电路的结构的框图。

[0052] 图19是表示实施例6的液晶显示装置的各种信号的波形的时序图。

[0053] 图20是表示在实施例6中的CS总线驱动电路被输入输出的各种信号的波形的时序图。

[0054] 图21是表示图3所示的栅极线驱动电路和CS总线驱动电路的另一个结构的框图。

[0055] 图22是表示现有液晶显示装置的各种信号的波形的时序图。

[0056] 图23是表示进行CC驱动的现有液晶显示装置的结构的框图。

[0057] 图24是表示图23所示的液晶显示装置的各种信号的波形的时序图。

[0058] 图25是表示本发明的液晶显示装置的栅极线驱动电路的另一个结构的框图。

[0059] 图26是表示具备图25所示的栅极线驱动电路的液晶显示装置的结构的框图。

[0060] 图27是表示构成图25所示的栅极线驱动电路的移位寄存器电路的结构的框图。

[0061] 图28是表示构成图27所示的移位寄存器电路的触发器(flip flop：触发电路)的结构的电路图。

[0062] 图29是表示图28所示的触发器的动作的时序图。

具体实施方式

[0063] 根据附图对本发明的一个实施方式进行说明如下。

[0064] 首先，根据图1和图2对相当于本发明的显示装置的液晶显示装置1的结构进行说明。另外，图1是表示液晶显示装置1的整体结构的框图，图2是表示液晶显示装置1的像素的电结构的等价(等效)电路图。

[0065] 液晶显示装置1包括：分别相当于本发明的显示面板、数据信号线驱动电路、扫描信号线驱动电路、保持电容配线驱动电路和控制电路的有源矩阵型液晶显示面板10、源极总线驱动电路20、栅极线驱动电路30、CS总线驱动电路40和控制电路50。

[0066] 液晶显示面板10在未图示的有源矩阵基板和对置基板(相对基板)之间夹持有液晶而构成，具有排列成行列状的大量的像素P。

[0067] 而且，液晶显示面板10在有源矩阵基板上设置有分别相当于本发明的数据信号线、扫描信号线、开关元件、像素电极和保持电容配线的源极总线11、栅极线12、薄膜晶体管(Thin Film Transistor，以下称为“TFT”)13、像素电极14和CS总线15，在对置基板上设置有对置电极(相对电极)19。另外，TFT13仅在图2图示，而在图1中省略。

[0068] 源极总线11以在列方向(纵方向)相互平行的方式在各列各形成一个，栅极线12以在行方向(横方向)相互平行的方式在各行各形成一个。TFT13和像素电极14分别与源极总线11和栅极线12的各交叉点(交点)对应地形成，TFT13的源极电极s与源极总线11连接，栅极电极g与栅极线12连接，漏极电极d与像素电极14连接。此外，像素电极14在其与对置电极19之间介设液晶而形成有液晶电容17。

[0069] 由此，如果TFT13的栅极通过供给到栅极线12的栅极信号(扫描信号)而导通，来自源极总线11的源极信号(数据信号)被写入像素电极14，则对像素电极14施加与上述源极信号相应的电位。其结果是，对介设于像素电极14与对置电极19之间的液晶施加与上述源极信号相应的电压，由此，能够实现与上述源极信号相应的灰度等级显示。

[0070] CS总线15以在行方向(横方向)相互平行的方式在各行各形成一个，且以与栅极线12成对的方式配置。该各CS总线15通过在与分别在各行配置的像素电极14之间形成保持电容16(也称为“補助电容”)，与像素电极14电容耦合。

[0071] 另外，在TFT13，在其结构上，由于在栅极电极g和漏极电极d之间形成引入电容18，像素电极14的电位受到由栅极线12的电位变化引起的影响(引入)。但是，在此为了说明的简略，对上述影响不予考虑。

[0072] 如上所述那样构成的液晶显示面板10由源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40驱动。此外，控制电路50向源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40供给液晶显示面板10的驱动所需的各种信号。

[0073] 在本实施方式中，在周期性重复的垂直扫描期间中的有效期间(有效扫描期间)，依次分配各行的水平扫描期间，并依次扫描各行。因此，栅极线驱动电路30与各行的水平扫描期间同步地将用于使TFT13导通的栅极信号对该行的栅极线12依次输出。对该栅极线驱动电路30的详细说明在之后进行。

[0074] 源极总线驱动电路20对各源极总线11输出源极信号。该源极信号是将从液晶显示装置1的外部经由控制电路50供给到源极总线驱动电路20的影像信号在源极总线驱动电路20分配给各列、并进行了升压等而得到的信号。

[0075] 此外，源极总线驱动电路20为了进行n线(nH)反转驱动或m线(mH)反转驱动，使得输出的源极信号的极性对同一行的所有像素而言极性相同，并且按每n线或每m线反转。例如，在表示在第一帧进行2线(2H)反转驱动、在第二帧进行1线(1H)反转驱动的驱动定时的图4中，在第一帧，在第一行和第二行的水平扫描期间、以及第三行和第四行的水平扫描期间，源极信号S的极性反转，在第二帧，在第一行的水平扫描期间和第二行的水平扫描期间，源极信号S的极性反转。即，在n线(nH)反转驱动中，源极信号S的极性(像素电极的电位的极性)按每n线(n个水平扫描期间)反转，在m线(mH)反转驱动中，源极信号S的极性(像素电极的电位的极性)按每m线(m个水平扫描期间)反转。此处，切换n线(nH)反转驱动和m线(mH)反转驱动的定时能够任意地设定，例如，也可以按每一帧切换。

[0076] CS总线驱动电路40将相当于本发明的保持电容配线信号的CS信号对各CS总线15输出。该CS信号是电位在2值(电位电平的高低)间切换的(上升或下降)信号，以如下的方式被控制：该行的TFT13从导通被切换到断开的时刻(栅极信号下降后的时刻)的电位按每n线或每m线互不相同。对该CS总线驱动电路40的详细说明在之后进行。

[0077] 控制电路50通过控制上述的栅极线驱动电路30、源极总线驱动电路20、CS总线驱动电路40，使图4所示的信号从这些电路中的各电路输出。

[0078] 此处，在现有的液晶显示装置中，以1线反转驱动为前提，因此，例如在从1线反转驱动切换到2线反转驱动的情况下，会在切换之后产生显示不良。图22是表示用于说明其原因的上述液晶显示装置的动作的时序图。

[0079] 在图22中，GSP表示规定垂直扫描的定时的栅极开始脉冲，GCK1(CK)和GCK2(CKB)表示从控制电路50输出的、规定移位寄存器的动作定时的栅极时钟。从GSP的下降起至下一次下降为止的期间相当于一个垂直扫描期间(1V期间)。从GCK1的上升起至GCK2的上升为止的期间以及从GCK2的上升起至GCK1的上升为止的期间为一水平扫描期间(1H期间)。CMI是极性与水平扫描期间同步地反转的信号。

[0080] 此外，图22中，依次图示有：从源极线驱动电路111(图23)供给到某源极线101(设置在第x列的源极线101)的源极信号S；从栅极线驱动电路112和CS总线驱动电路
113分别供给到设置在第一行的栅极线102和CS总线105的栅极信号G1和CS信号CS1；
和设置在第一行且第x列的像素电极的电位Vpix1。依次图示有：分别供给到设置在第二行的栅极线102和CS总线105的栅极信号G2和CS信号CS2；和设置在第二行且第x列的像素电极的电位Vpix2。依次图示有：分别供给到设置在第三行的栅极线102和CS总线105的栅极信号G3和CS信号CS3；和设置在第三行且第x列的像素电极的电位Vpix3。第四行和第五行也一样，依次图示有栅极信号G4、CS信号CS4、电位波形Vpix4、以及、栅极信号G5、CS信号CS5、电位波形Vpix5。

[0081] 另外，电位Vpix1、Vpix2、Vpix3、Vpix4、Vpix5的虚线表示对置电极19的电位。

[0082] 在图22，对表示1线反转驱动的动作的第(k-1)帧和第k帧以及表示刚切换到2线反转驱动之后的动作的第(k+1)帧进行图示。

[0083] 在第(k-1)帧和第k帧，源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每1H期间反转的信号。另外，在图22中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。此外，栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一～第五1H期间为栅极导通电位(使开关元件103的栅极导通的电位)，在其它期间为栅极断开电位。

[0084] 而且，CS信号CS1～CS5为在对应的栅极信号G1～G5下降之后反转且其反转方向成为彼此相反的关系那样的波形。具体而言，在第k帧，CS信号CS1、CS3、CS5在对应的栅极信号G1、G3、G5下降之后下降，CS信号CS2、CS4在对应的栅极信号G2、G4下降之后上升。

[0085] 另外，CS信号CS1～CS5的反转的定时为栅极信号G1～G5下降以后、即对应的水平扫描期间以后即可，也可以为水平扫描期间结束的瞬间(与栅极信号的下降同步地反转)。在图22所示的结构中，与对应的行的下一行的栅极信号的上升同步地反转。即，在图22的第k帧，CS信号CS1与栅极信号G2的上升同步地从正极性反转为负极性，CS信号CS2与栅极信号G3的上升同步地从负极性反转为正极性，CS信号CS3与栅极信号G4的上升同步地从正极性反转为负极性。

[0086] 这样，在进行1线反转驱动的第k帧(和第(k-1)帧)，像素电极的电位Vpix1～Vpix5均通过CS信号CS1～CS5被适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。

[0087] 与此相对，在进行2线反转驱动的第(k+1)帧，源极信号S为具有与影像信号所示的灰度等级相应的振幅且为极性按每2H期间反转的信号。而且，CS信号CS1～CS5与第k帧一样，CS信号CS1、CS3、CS5在对应的栅极信号G1、G3、G5下降之后下降，CS信号CS2、CS4在对应的栅极信号G2、G4下降之后上升。即，在2线反转驱动中，源极信号S的极性按每2H期间反转，与此相对，CS信号的极性按每1H期间反转。

[0088] 因此，在第(k十1)帧，CS信号的极性和源极信号S的极性不一致，因此，像素电极的电位Vpix2、Vpix3不通过CS信号CS2、CS3被适当地移动(图22的斜线部)。其结果是，不依赖于是否输入有同一灰度等级的源极信号S，电位Vpix1、Vpix4、Vpix5与电位Vpix2、Vpix3不同，因此，在第一行和第二行以及第三行和第四行之间产生亮度差。作为整个图像显示部，该亮度差表现为每2行的亮度差。因此，在第(k十1)帧的影像，会观察到由每两行的明暗构成的横线。这种现象并不仅限于从1线反转驱动切换到2线反转驱动的情况，在将n线(nH)反转驱动切换到m线(mH)反转驱动的情况下，同样产生。

[0089] 在这一点上，在本实施方式的液晶显示装置1，在进行n线反转驱动(第一模式)的情况下，以对应的行的开关元件从导通被切换到断开的时刻的该行的CS信号的电位按每相邻的n行互不相同的方式输出该CS信号，另一方面，在进行m线反转驱动(第二模式)的情况下，以对应的行的开关元件从导通被切换到断开的时刻的该行的CS信号的电位按每相邻的m行互不相同的方式输出CS信号。因此，在刚切换驱动方式(n线反转驱动→m线反转驱动)之后的帧，能够消除上述横线的产生。

[0090] 在本实施方式中应该注目的是，在由上述各部件构成的液晶显示装置1，特别是栅极线驱动电路30和CS总线驱动电路40的特征。之后，进行对栅极线驱动电路30和CS总线驱动电路40的详细说明。

[0091] 〔实施方式1〕

[0092] (实施例1)

[0093] 图4是表示从2线(2H)反转驱动切换为1线(1H)反转驱动的液晶显示装置1的各种信号的波形的时序图。在图4中，与图22相同，GSP表示规定垂直扫描的定时的栅极开始脉冲，GCK1(CK)和GCK2(CKB)表示从控制电路50输出的、规定移位寄存器的动作定时的栅极时钟。从GSP的下降起至下一次下降为止的期间相当于一个垂直扫描期间(1V期间)。从GCK1的上升起至GCK2的上升为止的期间以及从GCK2的上升起至GCK1的上升为止的期间为一水平扫描期间(1H期间)。CMI是极性按照规定的定时进行反转的极性信号。

[0094] 另外，图4中，依次图示有：从源极总线驱动电路20供给到某源极总线11(设置在第x列的源极总线11)的源极信号S(视频信号)；从栅极线驱动电路30和CS总线驱动电路40分别供给到设置在第一行的栅极线12和CS总线15的栅极信号G1和CS信号CS1；和设置在第一行且第x列的像素电极14的电位波形Vpix1。依次图示有：分别供给到设置在第二行的栅极线12和CS总线15的栅极信号G2和CS信号CS2；和设置在第二行且第x列的像素电极14的电位波形Vpix2。依次图示有：分别供给到设置在第三行的栅极线12和CS总线15的栅极信号G3和CS信号CS3；和设置在第三行且第x列的像素电极14的电位波形Vpix3。第四行和第五行也一样，依次图示有栅极信号G4、CS信号CS4、电位波形Vpix4、以及、栅极信号G5、CS信号CS5、电位波形Vpix5。

[0095] 另外，电位Vpix1、Vpix2、Vpix3、Vpix4、Vpix5的虚线表示对置电极19的电位。

[0096] 在下述的说明中，令显示影像的最初的帧为第一帧，以其之前的状态为初始状态。如图4所示，在初始状态，CS信号CS1～CS5均被固定在一方的电位(在图4中为低电平)。
在第一帧，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为高电平。

[0097] 第一帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每两个水平扫描期间(2H)反转的信号。此外，在图4中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一～第五1H期间为栅极导通电位，在其它期间为栅极断开电位。

[0098] 第一帧的CS信号CS1～CS5在对应的栅极信号G1～G5下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后上升。

[0099] 另一方面，在第二帧，第一行的CS信号CS1在对应的栅极信号G1(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

[0100] 第二帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间(1H)反转的信号。此外，在图4中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。

[0101] 第二帧的CS信号CS1～CS5中，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

[0102] 这样，在进行2线反转驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每两行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性的源极信号被写入与相邻的两行对应的像素，并且正极性的源极信号被写入与该两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)两行对应的CS信号的电位，在向与上述下一个两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现2线反转驱动。此外，根据上述结构，能够通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移动，因此，还能够消除显示影像的最初的帧的每两行产生的横线。

[0103] 此外，在进行1线反转驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现1线反转驱动。因此，根据上述结构，在将2线反转驱动切换为1线反转驱动的情况下，也能够在刚切换之后的帧(此处为第二帧)通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移动，因此能够消除图22所示的横线的产生。

[0104] 此处，对用于实现上述的控制的栅极线驱动电路30和CS总线驱动电路40的具体结构进行说明。

[0105] 图3表示栅极线驱动电路30和CS总线驱动电路40的结构。CS总线驱动电路40与各行对应地设置有多个CS电路41、42、43、…、4n。各CS电路41、42、43、…、4n分别包括：D闩锁(锁存)电路41a、42a、43a、…、4na；或电路(OR circuit)41b、42b、43b、…、4nb；和MUX电路(multiplexer：多路复用器)41c、42c、43c、…、4nc。栅极线驱动电路30包括多个移位寄存器电路SR1、SR2、SR3、…、SRn。另外，在图1和图3，栅极线驱动电路30和CS总线驱动电路40形成于液晶显示面板的一端侧，但是，并不仅限于此，也可以分别形成于互不相同的侧。

[0106] 输向CS电路41的输入信号为：与栅极信号G1对应的移位寄存器输出SRO1；MUX电路41c的输出；极性信号CMI；和复位信号RESET，输向CS电路42的输入信号为：与栅极信号G2对应的移位寄存器输出SRO2；MUX电路42c的输出；极性信号CMI；和复位信号RESET，输向CS电路43的输入信号为：与栅极信号G3对应的移位寄存器输出SRO3；MUX电路43c的输出；极性信号CMI；和复位信号RESET，输向CS电路44的输入信号为：与栅极信号G4对应的移位寄存器输出SRO4；MUX电路44c的输出；极性信号CMI；和复位信号RESET。这样，在各CS电路4n，被输入对应的第n行的移位寄存器输出SROn和MUX电路41n的输出，并且被输入极性信号CMI。极性信号CMI和复位信号RESET从控制电路50被输入。

[0107] 以下，为了便于说明，主要以与第二和第三行对应的CS电路42、43为例。

[0108] 在D闩锁电路42a的复位端子CL，被输入复位信号RESET，在数据端子D，被输入极性信号CMI(保持对象信号)，在时钟端子CK，被输入或电路42b的输出。该D闩锁电路42a根据被输入至时钟端子CK的信号的电位电平的变化(从低电平到高电平或从高电平到低电平)，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)作为表示电位电平的变化的CS信号CS2输出。

[0109] 具体而言，D闩锁电路42a在被输入至时钟端子CK的信号的电位电平为高电平时，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)输出。此外，D闩锁电路42a在被输入至时钟端子CK的信号的电位电平从高电平变化为低电平时，将变化的时刻的被输入至端子D的极性信号CMI的输入状态(低电平或高电平)闩锁，并且将闩锁的状态保持至下次被输入至时钟端子CK的信号的电位电平成为高电平为止。然后，D闩锁电路42a从输出端子Q输出表示电位电平的变化的CS信号CS2。

[0110] 在D闩锁电路43a的复位端子CL和数据端子D，同样分别被输入复位信号RESET和极性信号CMI。另一方面，在D闩锁电路43a的时钟端子CK，被输入或电路43b的输出。由此，从D闩锁电路43a的输出端子Q输出表示电位电平的变化的CS信号CS3。

[0111] 或电路42b通过被输入对应的第二行的移位寄存器电路SR2的输出信号SRO2和MUX电路42c的输出信号，输出图3和图5所示的信号M2。此外，或电路43b通过被输入对应的第三行的移位寄存器电路SR3的输出信号SRO3和MUX电路43c的输出信号，输出图3和图5所示的信号M3。

[0112] 在MUX电路42c，被输入第三行的移位寄存器电路SR3的输出信号SRO3、第四行的移位寄存器电路SR4的输出信号SRO4和选择信号SEL，并根据选择信号SEL，向或电路42b输出移位寄存器输出SRO3或移位寄存器输出SRO4。例如，在选择信号SEL为高电平的情况下，从MUX电路42c输出移位寄存器输出SRO4，在选择信号SEL为低电平的情况下，从MUX电路42c输出移位寄存器输出SRO3。

[0113] 这样，在或电路4nb，被输入第n行的移位寄存器电路SRn的输出信号SROn和第(n+1)行的移位寄存器电路SRn+1的输出信号SROn+1或第(n+2)行的移位寄存器电路SRn+2的输出信号SROn+2。

[0114] 选择信号SEL是在2线反转驱动和1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行2线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。极性信号CMI根据选择信号SEL，极性反转定时切换，此处，在选择信号SEL为高电平时，极性按每两个水平扫描期间反转，在选择信号SEL为低电平时，极性按每一个水平扫描期间反转。

[0115] 另外，移位寄存器输出SRO利用众所周知的方法在图3所示的设置有D型触发电路(D型触发器电路)的栅极线驱动电路30被生成。栅极线驱动电路30按具有一个水平扫描期间的周期的栅极时钟GCK的定时，使从控制电路50供给的栅极开始脉冲GSP依次移动至下级的移位寄存器电路SR。栅极线驱动电路30的结构并不仅限于此，也可以采用其它结构。

[0116] 图5表示在实施例1的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。此处表示在第一帧进行2线反转驱动且在第二帧进行1线反转驱动的情况下的波形。即，在第一帧，选择信号SEL被设定为高电平，极性信号CMI按每两个水平扫描期间极性反转，在第二帧，选择信号SEL被设定为低电平，极性信号CMI按每一个水平扫描期间反转极性。

[0117] 首先，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

[0118] 之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0119] 接着，在或电路42b的另一个端子被输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO4从MUX电路42c被输出，并被输入至或电路42b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0120] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

[0121] 在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0122] 接着，在或电路42b的另一个端子，被输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO3从MUX电路42c被输出，并被输入至或电路42b。另外，该移位寄存器输出SRO3还被输入至CS电路43的或电路43b的一个端子。

[0123] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

[0124] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在CS电路43的D闩锁电路43a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

[0125] 然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI的输入状态即低电平被转送。然后，输出低电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3成为高电平为止。

[0126] 接着，在或电路43b的另一端子被输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO5从MUX电路43c被输出，并被输入至或电路43b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或电路45b的一个端子。

[0127] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO5电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。然后，输出高电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第二帧成为高电平为止。

[0128] 在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3成为高电平为止。

[0129] 接着，在或电路43b的另一端子，被输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO4从MUX电路43c被输出，并被输入至或电路43b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0130] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第三帧成为高电平为止。

[0131] 另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，由此输出图5所示的CS信号CS4。

[0132] 这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在1线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0133] 即，在进行2线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成。

[0134] 此外，在进行1线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成。

[0135] 由此，在2线反转驱动方式和1线反转驱动方式中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止从2线反转驱动方式切换至1线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0136] (实施例2)

[0137] 图7是表示从3线(3H)反转驱动切换为1线(1H)反转驱动的液晶显示装置1的各种信号的波形的时序图，图6是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

[0138] 在本实施例2的液晶显示装置1中，被输入至MUX电路4nc的移位寄存器电路SR的输出信号与实施例1不同，此外，极性信号CMI的极性反转的定时与实施例1不同。

[0139] 在本液晶显示装置1中，如图6所示，在与第一行对应的MUX电路41c，被输入第二行的移位寄存器电路SR2的输出信号SRO2、第四行的移位寄存器电路SR4的输出信号SRO4和选择信号SEL，根据选择信号SEL，向或电路41b输出移位寄存器输出SRO2或移位寄存器输出SRO4。在与第二行对应的MUX电路42c，被输入第三行的移位寄存器电路SR3的输出信号SRO3、第五行的移位寄存器电路SR5的输出信号SRO5和选择信号SEL，根据选择信号SEL，向或电路42b输出移位寄存器输出SRO3或移位寄存器输出SRO5。例如，如果以第二行的MUX电路42c为例，则在选择信号SEL为高电平的情况下，从MUX电路42c输出移位寄存器输出SRO5，在选择信号SEL为低电平的情况下，从MUX电路42c输出移位寄存器输出SRO3。

[0140] 即，如图6所示，在或电路4nb，被输入第n行的移位寄存器电路SRn的输出信号SROn和第(n+1)行的移位寄存器电路SRn+1的输出信号SROn+1或第(n+3)行的移位寄存器电路SRn+3的输出信号SROn+3。

[0141] 选择信号SEL是在3线反转驱动和1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。极性信号CMI根据选择信号SEL，极性反转定时切换，此处，在选择信号SEL为高电平时，极性按每三个水平扫描期间反转，在选择信号SEL为低电平时，极性按每一个水平扫描期间反转。

[0142] 如图7所示，在初始状态，CS信号CS1～CS7均被固定在一方的电位(图7中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

[0143] 第一帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间(3H)反转的信号。此外，在图7中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

[0144] CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

[0145] 另一方面，在第二帧，第一行的CS信号CS1在对应的栅极信号G1(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

[0146] 第二帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间(1H)反转的信号。另外，在图7中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。

[0147] 第二帧的CS信号CS1～CS7中，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

[0148] 这样，在进行3线反转驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性的源极信号被写入与相邻的三行对应的像素，并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现3线反转驱动。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此，还能够消除显示影像的最初的帧的每三行产生的横线。

[0149] 此外，在进行1线反转驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现1线反转驱动。因此，根据上述结构，在将3线反转驱动切换为1线反转驱动的情况下，也能够在刚切换之后的帧(此处为第二帧)通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此能够消除图22所示的横线的产生。

[0150] 此处，使用图7和图8对实施例2的液晶显示装置1的动作进行说明。图8表示在实施例2的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例。

[0151] 首先，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

[0152] 之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0153] 接着，在或电路42b的另一端子被输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO5从MUX电路42c被输出，并被输入至或电路42b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或电路45b的一个端子。

[0154] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO5电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

[0155] 在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0156] 接着，在或电路42b的另一端子，被输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO3从MUX电路42c被输出，并被输入至或电路42b。另外，该移位寄存器输出SRO3还被输入至CS电路43的或电路43b的一个端子。

[0157] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

[0158] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在CS电路43的D闩锁电路43a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

[0159] 然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。然后，输出高电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

[0160] 接着，在或电路43b的另一端子被输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO6从MUX电路43c被输出，并被输入至或电路43b。另外，该移位寄存器输出SRO6还被输入至CS电路46的或电路46b的一个端子。

[0161] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO6的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO6电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO6的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO6的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

[0162] 在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。在信号M3的移位寄存器输出SRO3的高电平的期间，被输入至数据端子D的极性信号CMI的输入状态(低电平)被转送之后，移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI的输入状态(低电平)被闩锁，将低电平保持至信号M3下次成为高电平为止。

[0163] 接着，在或电路43b的另一端子，被输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO4从MUX电路43c被输出，并被输入至或电路43b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0164] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。然后，输出高电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第三帧成为高电平为止。

[0165] 另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO7将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，由此输出图8所示的CS信号CS4。

[0166] 这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在3线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在1线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0167] 即，在进行3线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+4)行的栅极信号G(n+4)上升时的极性信号CMI的电位电平闩锁而被生成。

[0168] 此外，在进行1线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成。

[0169] 由此，在3线反转驱动方式和1线反转驱动方式中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止从3线反转驱动方式切换至1线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0170] (实施例3)

[0171] 图10是表示从3线(3H)反转驱动切换为2线(2H)反转驱动的液晶显示装置1的各种信号的波形的时序图，图9是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

[0172] 在本实施例3的液晶显示装置1中，被输入至MUX电路4nc的移位寄存器电路SR的输出信号与实施例1不同，此外，CMI的极性反转的定时与实施例1不同。

[0173] 在本液晶显示装置1中，如图9所示，在与第一行对应的MUX电路41c，被输入第三行的移位寄存器电路SR3的输出信号SRO3、第四行的移位寄存器电路SR4的输出信号SRO4和选择信号SEL，根据选择信号SEL，向或电路41b输出移位寄存器输出SRO3或移位寄存器输出SRO4。在与第二行对应的MUX电路42c，被输入第四行的移位寄存器电路SR4的输出信号SRO4、第五行的移位寄存器电路SR5的输出信号SRO5和选择信号SEL，根据选择信号SEL，向或电路42b输出移位寄存器输出SRO4或移位寄存器输出SRO5。例如，如果以第二行的MUX电路42c为例，则在选择信号SEL为高电平的情况下，从MUX电路42c输出移位寄存器输出SRO5，在选择信号SEL为低电平的情况下，从MUX电路42c输出移位寄存器输出SRO4。

[0174] 即，如图9所示，在或电路4nb，被输入第n行的移位寄存器电路SRn的输出信号SROn和第(n+2)行的移位寄存器电路SRn+2的输出信号SROn+2或第(n+3)行的移位寄存器电路SRn+3的输出信号SROn+3。

[0175] 选择信号SEL是在3线反转驱动和2线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行2线反转驱动。极性信号CMI根据选择信号SEL，极性反转定时切换，此处，在选择信号SEL为高电平时，极性按每三个水平扫描期间反转，在选择信号SEL为低电平时，极性按每两个水平扫描期间反转。

[0176] 如图10所示，在初始状态，CS信号CS1～CS7均被固定在一方的电位(图10中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

[0177] 第一帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间(3H)反转的信号。此外，在图10中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

[0178] CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

[0179] 另一方面，在第二帧，第一行的CS信号CS1在对应的栅极信号G1(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为低电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

[0180] 第二帧的CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降。

[0181] 这样，在进行3线反转驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性的源极信号被写入与相邻的三行对应的像素，并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现3线反转驱动。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此，还能够消除显示影像的最初的帧的每三行产生的横线。

[0182] 此外，在进行2线反转驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的两行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，负极性的源极信号被写入与相邻的两行对应的像素，并且，并且正极性的源极信号被写入该与两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)两行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现2线反转驱动。因此，根据上述结构，在将3线反转驱动切换为2线反转驱动的情况下，也能够在刚切换之后的帧(此处为第二帧)通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此能够消除图22所示的横线的产生。

[0183] 此处，使用图10和图11对实施例3的液晶显示装置1的动作进行说明。图11表示在实施例3的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例。

[0184] 首先，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

[0185] 之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0186] 接着，在或电路42b的另一端子被输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO5从MUX电路42c被输出，并被输入至或电路42b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或电路45b的一个端子。

[0187] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO5电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

[0188] 在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。在信号M2的移位寄存器输出SRO2的高电平的期间，被输入至数据端子D的极性信号CMI的输入状态(低电平)被转送之后，移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI的输入状态(低电平)被闩锁，将低电平保持至信号M2下次成为高电平为止。

[0189] 接着，在或电路42b的另一端子，被输入MUX电路42c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO4从MUX电路42c被输出，并被输入至或电路42b。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0190] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。然后，输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M2在第三帧成为高电平为止。

[0191] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在CS电路43的D闩锁电路43a的数据端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

[0192] 然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。然后，输出高电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

[0193] 接着，在或电路43b的另一端子被输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为高电平，因此移位寄存器输出SRO6从MUX电路43c被输出，并被输入至或电路43b。另外，该移位寄存器输出SRO6还被输入至CS电路46的或电路46b的一个端子。

[0194] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO6的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO6电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO6的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO6的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

[0195] 在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即高电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

[0196] 接着，在或电路43b的另一端子，被输入MUX电路43c的输出信号。此处，由于选择信号SEL被设定为低电平，因此移位寄存器输出SRO5从MUX电路43c被输出，并被输入至或电路43b。另外，该移位寄存器输出SRO5还被输入至CS电路45的或电路45b的一个端子。

[0197] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI的输入状态即低电平被转送。即，在移位寄存器输出SRO5电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第三帧成为高电平为止。

[0198] 另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO7将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，由此输出图11所示的CS信号CS4。

[0199] 这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在3线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0200] 即，在进行3线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+4)行的栅极信号G(n+4)上升时的极性信号CMI的电位电平闩锁而被生成。

[0201] 此外，在进行2线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成。

[0202] 由此，在3线反转驱动方式和2线反转驱动方式中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止从3线反转驱动方式切换至2线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0203] 〔实施方式2〕

[0204] 在n线(nH)反转驱动和m线(mH)反转驱动之间进行切换的结构并不仅限于上述实施例1(在1线反转驱动和2线反转驱动之间进行切换的结构)、上述实施例2(在1线反转驱动和3线反转驱动之间进行切换的结构)、上述实施例3(在2线反转驱动和3线反转驱动之间进行切换的结构)。在本实施方式2中，说明在n线(nH)反转驱动和m线(mH)反转驱动之间进行切换的其它结构(实施例4～6)。另外，为了便于说明，对与上述实施方式1所示的部件具有同一功能的部件，标注相同的附图标记，省略其说明。此外，对于在实施方式1中定义的术语，只要没有特别禁止，在本实施方式中也依照其定义使用。

[0205] (实施例4)

[0206] 图13是表示从2线(2H)反转驱动切换为1线(1H)反转驱动的液晶显示装置1的各种信号的波形的时序图。在图13中，极性信号CMI按每一个水平扫描期间极性反转。

[0207] 如图13所示，在初始状态，CS信号CS1～CS5均被固定在一方的电位(在图13中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号Gl(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为高电平。

[0208] 第一帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每两个水平扫描期间(2H)反转的信号。此外，在图13中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一～第五1H期间为栅极导通电位，在其它期间为栅极断开电位。

[0209] CS信号CS1～CS5在对应的栅极信号G1～G5下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后上升。

[0210] 另一方面，在第二帧，第一行的CS信号CS1在对应的栅极信号G1(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

[0211] 第二帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间(1H)反转的信号。此外，在图13中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。

[0212] 第二帧的CS信号CS1～CS5中，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

[0213] 这样，在进行2线反转驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每两行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性的源极信号被写入与相邻的两行对应的像素，并且正极性的源极信号被写入与该两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)两行对应的CS信号的电位，在向与上述下一个两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现2线反转驱动。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此，还能够消除显示影像的最初的帧的每两行产生的横线。

[0214] 此外，在进行1线反转驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现1线反转驱动。因此，根据上述结构，在将2线反转驱动切换为1线反转驱动的情况下，也能够在刚切换之后的帧(此处为第二帧)通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此能够消除图22所示的横线的产生。

[0215] 此处，对用于实现上述的控制的栅极线驱动电路30和CS总线驱动电路40的具体结构进行说明。

[0216] 图12表示栅极线驱动电路30和CS总线驱动电路40的结构。CS总线驱动电路40与各行对应地设置有多个CS电路41、42、43、…、4n。各CS电路41、42、43、…、4n分别包括：D闩锁电路41a、42a、43a、…、4na；或电路41b、42b、43b、…、4nb；和MUX电路(multiplexer：多路复用器)42c、43c、…、4nc。栅极线驱动电路30包括多个移位寄存器电路SR1、SR2、SR3、…、SRn。另外，MUX与规定的行对应地设置，在图12，如第2行、第3行、第6行、第7行、第10行、第11行那样每隔两行、两行连续地设置。

[0217] 输向CS电路41的输入信号为：与栅极信号G1、G2对应的移位寄存器输出SRO1、SRO2；极性信号CMI；和复位信号RESET，输向CS电路42的输入信号为：与栅极信号G2、G3对应的移位寄存器输出SRO2、SRO3；MUX电路42c的输出；和复位信号RESET，输向CS电路43的输入信号为：与栅极信号G3、G4对应的移位寄存器输出SRO3、SRO4；MUX电路43c的输出；和复位信号RESET，输向CS电路44的输入信号为：与栅极信号G4、G5对应的移位寄存器输出SRO4、SRO6；极性信号CMI；和复位信号RESET。这样，在各CS电路，被输入对应的第n行的移位寄存器输出SROn和第(n+1)行的移位寄存器输出SROn+1。极性信号CMI和复位信号RESET从控制电路50被输入。

[0218] 以下，为了便于说明，主要以与第一和第二行对应的CS电路41、42为例。

[0219] 在D闩锁电路41a的复位端子CL，被输入复位信号RESET，在数据端子D，被输入极性信号CMI，在时钟端子CK，被输入或电路42b的输出。该D闩锁电路41a根据被输入至时钟端子CK的信号的电位电平的变化(从低电平到高电平或从高电平到低电平)，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)作为表示电位电平的变化的CS信号CS1输出。

[0220] 具体而言，D闩锁电路41a在被输入至时钟端子CK的信号的电位电平为高电平时，将被输入至数据端子D的极性信号CMI的输入状态(低电平或高电平)输出。此外，D闩锁电路41a在被输入至时钟端子CK的信号的电位电平从高电平变化为低电平时，将变化的时刻的被输入至端子D的极性信号CMI的输入状态(低电平或高电平)闩锁，并且将闩锁的状态保持至下次被输入至时钟端子CK的信号的电位电平成为高电平为止。然后，D闩锁电路41a从输出端子Q输出表示电位电平的变化的CS信号CS1。

[0221] 在D闩锁电路42a的复位端子CL，被输入复位信号RESET，在数据端子D，被输入MUX电路42c的输出(极性信号CMI或CMI的逻辑反转CMIB)，在时钟端子CK，被输入或电路42b的输出。该D闩锁电路42a根据被输入至时钟端子CK的信号的电位电平的变化(从低电平到高电平或从高电平到低电平)，将被输入至数据端子D的极性信号(CMI或CMIB)的输入状态(低电平或高电平)作为表示电位电平的变化的CS信号CS2输出。

[0222] 或电路41b通过被输入对应的第一行的移位寄存器电路SR1的输出信号SRO1和移位寄存器电路SR2的输出信号SRO2，输出图12和图14所示的信号M1。此外，或电路42b通过被输入对应的第二行的移位寄存器电路SR2的输出信号SRO2和移位寄存器电路SR3的输出信号SRO3，输出图12和图14所示的信号M2。

[0223] 在MUX电路42c，被输入极性信号CMI、CMIB和选择信号SEL，并根据选择信号SEL，向或电路42b输出极性信号CMI或CMIB。例如，在选择信号SEL为高电平的情况下，从MUX电路42c输出极性信号CMI，在选择信号SEL为低电平的情况下，从MUX电路42c输出极性信号CMIB。

[0224] 选择信号SEL是在2线反转驱动和1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行2线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。

[0225] 图14表示在实施例4的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。此处表示在第一帧进行2线反转驱动且在第二帧进行1线反转驱动的状态。即，在第一帧，选择信号SEL被设定为高电平，在第二帧，选择信号SEL被设定为低电平。在设置有MUX电路的行，在选择信号SEL为高电平(2线反转驱动)时，在D闩锁电路被输入极性信号CMIB，在选择信号SEL为低电平(1线反转驱动)时，在D闩锁电路被输入极性信号CMI。

[0226] 首先，对第一行的各种信号的波形的变化进行说明。在初始状态，在CS电路41的D闩锁电路41a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路41a的输出端子Q输出的CS信号CS1的电位被保持在低电平。

[0227] 之后，与被供给到第一行的栅极线12的栅极信号G1对应的移位寄存器输出SRO1从移位寄存器电路SR1输出，被输入至CS电路41的或电路41b的一个端子。这样，在时钟端子CK，被输入信号M1的移位寄存器输出SRO1的电位变化(从低到高)，此时被输入至端子D的极性信号CMI(图12的CMI1)的输入状态即高电平被转送。即，在移位寄存器输出SRO1电位变化(从低到高)的定时，CS信号CS1的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M1的移位寄存器输出SRO1的电位发生变化(从高到低)为止(信号M1为高电平的期间)。接着，当信号M1的移位寄存器输出SRO1的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI1的输入状态即高电平被闩锁。之后，将高电平保持至信号M1成为高电平为止。

[0228] 接着，在栅极线驱动电路30被移动至第二行的移位寄存器输出SRO2，被输入至或电路41b的另一个端子。另外，该移位寄存器输出SRO2还被输入至CS电路42的或电路42b的一个端子。

[0229] 在D闩锁电路41a的时钟端子CK，被输入信号M1的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI1的输入状态即低电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS1的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M1的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M1为高电平的期间)。接着，当信号M1的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI1的输入状态即低电平被闩锁。之后，将低电平保持至信号M1在第二帧成为高电平为止。

[0230] 在第二帧，移位寄存器输出SRO1从移位寄存器电路SR1输出，被输入至CS电路41的或电路41b的一个端子。这样，在时钟端子CK，被输入信号M1的移位寄存器输出SRO1的电位变化(从低到高)，此时被输入至端子D的极性信号CMI1的输入状态即低电平被转送。在信号M1的移位寄存器输出SRO1的高电平的期间，被输入至数据端子D的极性信号CMI1的输入状态(低电平)被转送之后，移位寄存器输出SRO1的电位变化(从高到低)被输入时的极性信号CMI1的输入状态(低电平)被闩锁，将低电平保持至信号M1下次成为高电平为止。

[0231] 接着，在栅极线驱动电路30被移动至第二行的移位寄存器输出SRO2被输入至或电路42b的另一个端子。另外，该移位寄存器输出SRO2还被输入至CS电路42的或电路42b的一个端子。

[0232] 在D闩锁电路41a的时钟端子CK，被输入信号M1的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI1的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS1的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M1的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M1为高电平的期间)。接着，当信号M1的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI1的输入状态即高电平被闩锁。之后，将高电平保持至信号M1在第三帧成为高电平为止。

[0233] 接着，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的数据端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

[0234] 然后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMIB(图12的CMI2)的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至下次被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0235] 接着，在栅极线驱动电路30被移动至第三行的移位寄存器输出SRO3被输入至或电路42b的另一个端子。另外，该移位寄存器输出SRO3还被输入至CS电路43的或电路43b的一个端子。

[0236] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

[0237] 在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，信号M2的移位寄存器输出SRO2的电位变化(从低到高)被输入至时钟端子CK，此时被输入至端子D的极性信号CMI2(CMI)的输入状态即高电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0238] 接着，在栅极线驱动电路30被移动至第三行的移位寄存器输出SRO3被输入至或电路42b的另一个端子。另外，该移位寄存器输出SRO3还被输入至CS电路43的或电路43b的一个端子。

[0239] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

[0240] 另外，在第三行，在第一帧，利用移位寄存器输出SRO3、SRO4将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO3、SRO4将极性信号CMI闩锁，由此输出图14所示的CS信号CS3。

[0241] 这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在1线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0242] 即，在进行2线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI或CMIB的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI或CMIB的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成。

[0243] 此外，在进行1线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成。

[0244] 由此，在2线反转驱动方式和1线反转驱动方式中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止从2线反转驱动方式切换至1线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0245] (实施例5)

[0246] 图16是表示从3线(3H)反转驱动切换为1线(1H)反转驱动的液晶显示装置1的各种信号的波形的时序图，图15是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

[0247] 在本实施例5的液晶显示装置1中，MUX电路4nc如第2行、第5行、第8行、第11行、…、那样每隔两行设置。其它的结构与图12相同。

[0248] 选择信号SEL是在3线反转驱动和1线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行1线反转驱动。极性信号CMI按每一个水平扫描期间极性反转。

[0249] 如图16所示，在初始状态，CS信号CS1～CS5均被固定在一方的电位(图16中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

[0250] 第一帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间(3H)反转的信号。此外，在图16中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G5分别在各帧的有效期间(有效扫描期间)的第一～第五个1H期间为栅极导通电位，在其它期间为栅极断开电位。

[0251] CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

[0252] 另一方面，在第二帧，第一行的CS信号CS1在对应的栅极信号G1(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

[0253] 第二帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每一个水平扫描期间(1H)反转的信号。此外，在图16中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。

[0254] 第二帧的CS信号CS1～CS5中，CS信号CS1、CS3各自在对应的栅极信号G1、G3下降之后上升，CS信号CS2、CS4各自在对应的栅极信号G2、G4下降之后下降。

[0255] 这样，在进行3线反转驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性的源极信号被写入与相邻的三行对应的像素，并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现3线反转驱动。此外，根据上述结构，能够通过CS信号CS1～CS5适当地使像素电极14的电位Vpix1～Vpix5移动，因此，还能够消除显示影像的最初的帧的每三行产生的横线。

[0256] 此外，在进行1线反转驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的行互不相同，因此，像素电极14的电位Vpix1～Vpix5均通过CS信号CS1～CS5适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，正极性的源极信号被写入同一像素列的第奇数个像素，并且，负极性的源极信号被写入第偶数个像素，与第奇数个像素对应的CS信号的电位，在向上述第奇数个像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与第偶数个像素对应的CS信号的电位，在向上述第偶数个像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现1线反转驱动。因此，根据上述结构，在将3线反转驱动切换为1线反转驱动的情况下，也能够在刚切换之后的帧(此处为第二帧)通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix5移动，因此能够消除图22所示的横线的产生。

[0257] 此处，使用图16和图17对实施例5的液晶显示装置1的动作进行说明。图17表示在实施例5的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。此处表示在第一帧进行3线反转驱动且在第二帧进行1线反转驱动的状态。即，在第一帧，选择信号SEL被设定为高电平，在第二帧，选择信号SEL被设定为低电平。在设置有MUX电路的行，在选择信号SEL为高电平(3线反转驱动)时，在D闩锁电路被输入极性信号CMIB，在选择信号SEL为低电平(1线反转驱动)时，在D闩锁电路被输入极性信号CMI。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例进行说明。

[0258] 首先，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

[0259] 之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMIB(图15的CMI2)的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0260] 接着，在栅极线驱动电路30被移动至第三行的移位寄存器输出SRO3，被输入至或电路42b的另一个端子。另外，该移位寄存器输出SRO3还被输入至CS电路43的或电路43b的一个端子。

[0261] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

[0262] 在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2(CMI)的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0263] 接着，在栅极线驱动电路30被移动至第三行的移位寄存器输出SRO3被输入至或电路42b的另一个端子。另外，该移位寄存器输出SRO3还被输入至CS电路43的或电路43b的一个端子。

[0264] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第三帧成为高电平为止。

[0265] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在CS电路43的D闩锁电路43a的数据端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

[0266] 然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI(图15的CMI3)的输入状态即高电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

[0267] 接着，在栅极线驱动电路30被移动至第四行的移位寄存器输出SRO4被输入至或电路43b的另一个端子。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0268] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3的输入状态即低电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

[0269] 在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3(CMI)的输入状态即低电平被转送。在信号M3的移位寄存器输出SRO3的高电平的期间，被输入至数据端子D的极性信号CMI3的输入状态(低电平)被转送之后，移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI3的输入状态(低电平)被闩锁，将低电平保持至信号M3下次成为高电平为止。

[0270] 接着，在栅极线驱动电路30被移动至第四行的移位寄存器输出SRO4被输入至或电路43b的另一个端子。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0271] 在D闩锁电路43a的时钟端子CK，被输入移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI3的输入状态即高电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。然后，输出高电平至被输入至时钟端子CK的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3在第三帧成为高电平为止。

[0272] 另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO5将极性信号CMI闩锁，由此输出图17所示的CS信号CS4。

[0273] 这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在3线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在1线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0274] 由此，在3线反转驱动方式和1线反转驱动方式中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止从3线反转驱动方式切换至1线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0275] (实施例6)

[0276] 图19是表示从3线(3H)反转驱动切换为2线(2H)反转驱动的液晶显示装置1的各种信号的波形的时序图，图18是表示用于实现该动作的栅极线驱动电路30和CS总线驱动电路40的结构的图。

[0277] 在本实施例6的液晶显示装置1中，MUX电路4nc如第3行、第5行、第6行、第7行、第8行、第10行…、那样有规律地设置，极性信号CMI按每两个水平扫描期间极性反转。此外，在或电路4nb，被输入第n行的移位寄存器电路SRn的输出信号SROn和第(n+2)行的移位寄存器电路SRn+2的输出信号SROn+2。

[0278] 选择信号SEL是在3线反转驱动和2线反转驱动之间进行切换的切换信号，此处，在选择信号SEL为高电平时进行3线反转驱动，在选择信号SEL为低电平时进行2线反转驱动。

[0279] 如图19所示，在初始状态，CS信号CS1～CS7均被固定在一方的电位(图19中为低电平)。在第一帧，第一行的CS信号CS1在对应的栅极信号G1下降的时刻为高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。

[0280] 第一帧的源极信号S具有与影像信号所示的灰度等级相应的振幅且为极性按每三个水平扫描期间(3H)反转的信号。此外，在图19中，由于设想为显示相同的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7分别在各帧的有效期间(有效扫描期间)的第一～第七个1H期间为栅极导通电位，在其它期间为栅极断开电位。

[0281] CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。

[0282] 此外，在第二帧，第一行的CS信号CS1在对应的栅极信号G1(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻为低电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻为低电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻为高电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻为高电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。

[0283] CS信号CS1～CS7在对应的栅极信号G1～G7下降之后电位电平在高低之间切换。具体而言，在第一帧，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降。

[0284] 这样，在进行3线反转驱动的第一帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每三行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧，在同一像素列，负极性的源极信号被写入与相邻的三行对应的像素，并且正极性的源极信号被写入与该三行的下一相邻的三行对应的像素，与最初的三行对应的CS信号的电位，在向与上述最初的三行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)三行对应的CS信号的电位，在向与上述下一个三行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现3线反转驱动。此外，根据上述结构，能够通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此，还能够消除显示影像的最初的帧的每三行产生的横线。

[0285] 此外，在进行2线反转驱动的第二帧，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地每相邻的两行互不相同，因此，像素电极14的电位Vpix1～Vpix7均通过CS信号CS1～CS7适当地移动。因此，当输入同一灰度等级的源极信号S时，对置电极电位与移动后的像素电极14的电位的电位差在正极性和负极性相同。即，在第二帧，在同一像素列，负极性的源极信号被写入与相邻的两行对应的像素，并且正极性的源极信号被写入与该两行的下一相邻的两行对应的像素，与最初的两行对应的CS信号的电位，在向与上述最初的两行对应的像素进行的写入中，不进行极性反转，在写入后，向正方向进行极性反转，并且，直至下次的写入为止，不进行极性反转，与下一个(后续的)两行对应的CS信号的电位，在向与上述下一个两行对应的像素进行的写入中，不进行极性反转，在写入后，向负方向进行极性反转，直至下次的写入为止，不进行极性反转。由此，在CC驱动中，实现2线反转驱动。因此，根据上述结构，在将3线反转驱动切换为2线反转驱动的情况下，也能够在刚切换后的帧(此处为第二帧)，通过CS信号CS1～CS7适当地使像素电极14的电位Vpix1～Vpix7移动，因此，能够消除图22所示的横线的产生。

[0286] 此处，使用图19和图20对实施例6的液晶显示装置1的动作进行说明。图20表示在实施例6的液晶显示装置1的CS总线驱动电路40被输入输出的各种信号的波形。以下，为了便于说明，以与第二、第三行对应的CS电路42、43为例进行说明。

[0287] 首先，对第二行的各种信号的波形的变化进行说明。在初始状态，在CS电路42的D闩锁电路42a的端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持在低电平。

[0288] 之后，与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI(图18的CMI2)的输入状态即高电平被转送。即，在移位寄存器输出SRO2电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO2的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2成为高电平为止。

[0289] 接着，在栅极线驱动电路30被移动至第四行的移位寄存器输出SRO4，被输入至或电路42b的另一个端子。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0290] 在D闩锁电路42a的时钟端子CK，被输入信号M2的移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2的输入状态即低电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS2的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M2的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当信号M2的移位寄存器输出SRO4的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即低电平被闩锁。之后，将低电平保持至信号M2在第二帧成为高电平为止。

[0291] 在第二帧，移位寄存器输出SRO2从移位寄存器电路SR2输出，被输入至CS电路42的或电路42b的一个端子。这样，在时钟端子CK，被输入信号M2的移位寄存器输出SRO2的电位变化(从低到高)，此时被输入至端子D的极性信号CMI2(CMI)的输入状态即低电平被转送。在信号M2的移位寄存器输出SRO2的高电平的期间，被输入至数据端子D的极性信号CMI2的输入状态(低电平)被转送之后，移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(低电平)被闩锁，将低电平保持至信号M2下次成为高电平为止。

[0292] 接着，在栅极线驱动电路30被移动至第四行的移位寄存器输出SRO4被输入至或电路42b的另一个端子。另外，该移位寄存器输出SRO4还被输入至CS电路44的或电路44b的一个端子。

[0293] 在D闩锁电路42a的时钟端子CK，被输入移位寄存器输出SRO4的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMI2的输入状态即高电平被转送。即，在移位寄存器输出SRO4电位变化(从低到高)的定时，CS信号CS2的电位从低电平切换为高电平。然后，输出高电平至被输入至时钟端子CK的移位寄存器输出SRO4的电位发生变化(从高到低)为止(信号M2为高电平的期间)。接着，当移位寄存器输出SRO2的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI2的输入状态即高电平被闩锁。之后，将高电平保持至信号M2在第三帧成为高电平为止。

[0294] 接着，对第三行的各种信号的波形的变化进行说明。在初始状态，在CS电路43的D闩锁电路43a的数据端子D被输入极性信号CMI，在复位端子CL被输入复位信号RESET。通过该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持在低电平。

[0295] 然后，与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至数据端子D的极性信号CMIB(图18的CMI3)的输入状态即高电平被转送。然后，输出高电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

[0296] 接着，在栅极线驱动电路30被移动至第五行的移位寄存器输出SRO5被输入至或电路43b的另一个端子。另外，该移位寄存器输出SRO5还被输入至CS电路45的或电路45b的一个端子。

[0297] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3的输入状态即低电平被转送。即，在移位寄存器输出SRO5电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。然后，输出低电平至下次被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第二帧成为高电平为止。

[0298] 在第二帧，移位寄存器输出SRO3从移位寄存器电路SR3输出，被输入至CS电路43的或电路43b的一个端子。这样，在时钟端子CK，被输入信号M3的移位寄存器输出SRO3的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3(CMI)的输入状态即高电平被转送。即，在移位寄存器输出SRO3电位变化(从低到高)的定时，CS信号CS3的电位从低电平切换为高电平。输出高电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO3的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当信号M3的移位寄存器输出SRO3的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即高电平被闩锁。之后，将高电平保持至信号M3成为高电平为止。

[0299] 接着，在栅极线驱动电路30被移动至第五行的移位寄存器输出SRO5被输入至或电路43b的另一个端子。另外，该移位寄存器输出SRO5还被输入至CS电路45的或电路45b的一个端子。

[0300] 在D闩锁电路43a的时钟端子CK，被输入信号M3的移位寄存器输出SRO5的电位变化(从低到高)，此时被输入至端子D的极性信号CMI3的输入状态即低电平被转送。即，在移位寄存器输出SRO5电位变化(从低到高)的定时，CS信号CS3的电位从高电平切换为低电平。输出低电平至被输入至时钟端子CK的信号M3的移位寄存器输出SRO5的电位发生变化(从高到低)为止(信号M3为高电平的期间)。接着，当移位寄存器输出SRO5的电位变化(从高到低)被输入至时钟端子CK时，此时的极性信号CMI3的输入状态即低电平被闩锁。之后，将低电平保持至信号M3在第三帧成为高电平为止。

[0301] 另外，在第四行，在第一帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，在第二帧，利用移位寄存器输出SRO4、SRO6将极性信号CMI闩锁，由此输出图20所示的CS信号CS4。在第五行，在第一帧，利用移位寄存器输出SRO5、SRO7将极性信号CMIB闩锁，在第二帧，利用移位寄存器输出SRO5、SRO7将极性信号CMI闩锁，由此输出图20所示的CS信号CS5。

[0302] 这样，在第一帧，通过与各行对应的CS电路41、42、43、…、4n，在3线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。另外，在第二帧，通过与各行对应的CS电路41、42、43、…、4n，在2线反转驱动中，能够在整个帧，将该行的栅极信号下降的时刻(TFT13从导通被切换为断开的时刻)的CS信号的电位电平在该行的栅极信号下降之后在高低之间切换。

[0303] 即，在进行3线反转驱动的第一帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI或CMIB的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI或CMIB的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI或CMIB的电位电平闩锁而被生成。

[0304] 此外，在进行2线反转驱动的第二帧，输出至第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn上升时的极性信号CMI的电位电平和第(n+2)行的栅极信号G(n+2)上升时的极性信号CMI的电位电平闩锁而被生成，输出至第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)上升时的极性信号CMI的电位电平和第(n+3)行的栅极信号G(n+3)上升时的极性信号CMI的电位电平闩锁而被生成。

[0305] 由此，在3线反转驱动方式和2线反转驱动方式中的任一方式中，均能够使CS总线驱动电路40适当地动作，因此能够防止第一帧的横线的产生，此外，还能够防止从3线反转驱动方式切换至2线反转驱动方式时的最初的帧(在上述的例子中为第二帧)的横线的产生。

[0306] 图21表示在图3所示的液晶显示装置中具有切换扫描方向的功能的结构。在图21所示的液晶显示装置中，与各行对应地设置有升降开关电路(Up Down Switch circuit)UDSW，在各升降开关电路UDSW，被输入从控制电路60(参照图1)输出的UD信号和UDB信号(UD信号的逻辑反转)。具体而言，在第n行的升降开关电路UDSW，被输入第(n-1)行的移位寄存器输出SRBOn-1和第(n+1)行的移位寄存器输出SRBOn+1，根据从控制电路60输出的UD信号和UDB信号选择它们中的任一个。例如，在UD信号为高电平(UDB信号为低电平)时，选择第(n-1)行的移位寄存器输出SRBOn-1，由此将扫描方向确定在从上向下的方向(即，第(n-1)行→第n行→第(n+1)行)，在UD信号为低电平(UDB信号为高电平)时，选择第(n+1)行的移位寄存器输出SRBOn+1，将扫描方向确定在从下向上的方向(即，第(n+1)行→第n行→第(n-1)行)。由此，能够实现双方向扫描(scan)方式的显示驱动电路。

[0307] 本发明的液晶显示装置的栅极线驱动电路30也可以采用图25所示的结构。图26是表示具备该栅极线驱动电路30的液晶显示装置的结构的框图。图27是表示构成栅极线驱动电路30的移位寄存器电路301的结构的框图。各级的移位寄存器电路301包括触发器RS-FF和开关电路SW1、SW2。图28是表示触发器RS-FF的结构的电路图。

[0308] 如图28所示，触发器RS-FF，包括：构成CMOS电路的P沟道晶体管p2和N沟道晶体管n3；构成CMOS电路的P沟道晶体管p1和N沟道晶体管n1；P沟道晶体管p3；N沟道晶体管n2；N沟道晶体管4；SB端子；RB端子；INIT端子；和Q端子·QB端子，并采用如下结构：p2的栅极、n3的栅极、p1的漏极、n1的漏极和QB端子连接，并且p2的漏极、n3的漏极、p3的漏极、p1的栅极、n1的栅极和Q端子连接；n3的源极和n2的漏极连接；SB端子与p3的栅极和n2的栅极连接；RB端子与p3的源极、p2的源极和n4的栅极连接；n1的源极和n4的漏极连接；INIT端子与n4的源极连接；p1的源极与VDD连接；n2的源极与VSS连接。此处，p2、n3、pl和n1构成闩锁电路LC，p3作为设置晶体管(set transistor)ST发挥作用，n2、n4作为闩锁解除晶体管(release transistor：释放晶体管)LRT发挥作用。

[0309] 图29是表示触发器RS-FF的动作的时序图。例如，在图29的t1，RB端子的Vdd被输出至Q端子，n1导通(ON)，INIT(Low：低电平)被输出至QB端子。在t2，SB信号为高电平(High)，p3断开(OFF)，n2导通，因此维持t1的状态。在t3，RB信号为低电平(Low)，因此p1导通，Vdd(High：高电平)被输出至QB端子。

[0310] 如图27所示，触发器RS-FF的QB端子与开关电路SW1的N沟道侧栅极和开关电路SW2的P沟道侧栅极连接，开关电路SW1的一个导通电极与VDD连接，开关电路SW1的另一个导通电极与该级的输出端子即OUTB端子和开关电路SW2的一个导通电极连接，开关电路SW2的另一个导通电极与时钟信号输入用的CKB端子连接。

[0311] 在移位寄存器电路301，在触发器FF的QB信号为低电平(Low)的期间，开关SW2断开且开关电路SW1导通，因此OUTB信号为高电平(High)，在QB信号为高电平(High)的期间，开关电路SW2导通且开关电路SW1断开，因此CKB信号被取入且从OUTB端子被输出。

[0312] 在移位寄存器电路301，本级的OUTB端子与下级的SB端子连接，下级的OUTB端子与本级的RB端子连接。例如，n级的移位寄存器电路SRn的OUTB端子与(n+1)级的移位寄存器电路SRn+1的SB端子连接，(n+1)级的移位寄存器电路SRn+1的OUTB端子与n级的移位寄存器电路SRn的RB端子连接。另外，在移位寄存器电路SR的初级SR1的SB端子被输入GSPB信号。此外，在栅极驱动器GD，奇数级的CKB端子和偶数级的CKB端子与不同的GCK线(供给GCK的线)连接，各级的INIT端子与共用的INIT线(供给INIT信号的线)连接。例如，n级的移位寄存器电路SRn的CKB端子与GCK2线连接，(n+1)级的移位寄存器电路SRn+1的CKB端子与GCK1线连接，n级的移位寄存器电路SRn和(n+1)级的移位寄存器电路SRn+1各自的INIT端子与共用的INIT信号线连接。

[0313] 本发明的液晶显示装置的显示驱动电路也能够采用以下的结构。

[0314] 上述显示驱动电路还能够采用如下结构：其用于对具备多个包括扫描信号线、通过该扫描信号线被导通/断开的开关元件、与该开关元件的一端连接的像素电极和与该像素电极电容耦合的保持电容配线而构成的行，并且具备与上述各行的开关元件的另一端连接的数据信号线的显示面板进行驱动，使上述显示面板进行与上述像素电极的电位相应的灰度等级显示，该显示驱动电路具备保持电容配线驱动电路，且在第一模式和第二模式之间进行切换，其中，该保持电容配线驱动电路，在各行的水平扫描期间以后，根据该水平扫描期间的数据信号的极性，将电位在高低电平之间切换的保持电容配线信号供给到对应的行的保持电容配线，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数。

[0315] 此外，在上述显示驱动电路中，上述保持电容配线驱动电路还能够采用如下结构，即，在上述第一模式中，以对应的行的开关元件从导通切换为断开的时刻的该行的上述保持电容配线信号的电位每相邻的n行互不相同的方式，输出该保持电容配线信号，另一方面，在上述第二模式中，以对应的行的开关元件从导通切换为断开的时刻的该行的上述保持电容配线信号的电位每相邻的m行互不相同的方式，输出该保持电容配线信号。

[0316] 本发明的显示驱动电路的特征在于：

[0317] 其用于显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

[0318] 上述显示驱动电路在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数。

[0319] 在上述显示驱动电路，通过保持电容配线信号，使写入像素电极的信号电位变化为与该信号电位的极性相应的方向。由此实现CC驱动。

[0320] 在这样的CC驱动中采用如下结构：在上述显示驱动电路，在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式(n线(nH)反转驱动)，该第二模式是按每m个水平扫描期间使供给到数据信号线的数据信号的极性反转的模式(m线(mH)反转驱动)，其中，n为整数，m为与n不同的整数。由此，能够实现充电率的提高和/或消耗电力的降低。

[0321] 此处，在现有技术中，在日本特开2005-258013和日本特开平7-75135等公开有与在栅极方向使用视差屏障的3D显示装置相关的技术。在3D显示装置中，通常采用如下结构：在奇数线显示左眼用图像，在偶数线显示右眼用图像。在这样的3D显示装置中，在应用1H反转驱动的情况下，右眼用图像和左眼用图像各自看起来如同在按每帧进行反转，从而会产生闪烁等显示不良。在这一点上，应用本发明的显示驱动电路，例如能够在两个驱动模式之间进行切换，使得在3D显示时进行2H反转驱动、在通常显示(2D显示)时进行1H反转驱动。由此，在3D显示时也能够对右眼用图像和左眼用图像中的各个图像与通常显示(2D显示)同样地以1H反转进行显示，因此能够抑制闪烁等显示不良。

[0322] 在上述显示驱动电路中，也能够采用如下结构：在上述第一模式中，使从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在上述第二模式中，使从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同。

[0323] 在现有的液晶显示装置中，在假设将n线反转驱动切换为m线反转驱动的情况下，存在如后所述(参照图22)那样在刚切换之后的帧的显示产生横线(横纹)的问题。

[0324] 在这一点上，根据上述显示驱动电路的结构，在第一模式(n线反转驱动)中，从数据信号线写入像素电极的信号电位的变化方向按每相邻的n行而不同，在第二模式(m线反转驱动)中，从数据信号线写入像素电极的信号电位的变化方向按每相邻的m行而不同，因此能够防止上述横线的产生。

[0325] 在上述显示驱动电路中，还能够采用如下的结构：具备移位寄存器，该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级，与上述移位寄存器的各级对应地各设置一个保持电路，并且向各个保持电路输入保持对象信号，本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路，当上述逻辑电路的输出变为有效(有源)时，与本级对应的保持电路将上述保持对象信号取入并加以保持，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，根据各模式设定被输入至各个保持电路的上述保持对象信号的相位。

[0326] 在上述显示驱动电路中，还能够采用如下的结构：各个保持电路，在经由对应的逻辑电路被输入的本级的输出信号和后一级的输出信号变为有效的各自的定时，将上述保持对象信号取入并加以保持，上述保持对象信号为极性以规定的周期进行反转的信号，并且上述本级的输出信号变为有效时的该保持对象信号的极性与上述后一级的输出信号变为有效时的该保持对象信号的极性互不相同。

[0327] 在上述显示驱动电路中，还能够采用如下的结构：在上述第一模式时被输入至与本级对应的保持电路的后一级的输出信号和在上述第二模式时被输入至与本级对应的保持电路的后一级的输出信号，从互不相同的级输出。

[0328] 在上述显示驱动电路中，还能够采用如下的结构：上述保持对象信号为极性以规定的周期进行反转的信号，并且在上述第一模式和上述第二模式中，极性反转的周期互不相同。

[0329] 在上述显示驱动电路中，还能够采用如下的结构：在使供给到数据信号线的信号电位的极性按每一个水平扫描期间反转的模式中，与第x级对应的保持电路在上述移位寄存器的第x级的输出信号变为有效时，保持上述保持对象信号，并且在第(x+1)级的输出信号变为有效时，保持上述保持对象信号，在使供给到数据信号线的信号电位的极性按每两个水平扫描期间反转的模式中，与第x级对应的保持电路在上述移位寄存器的第x级的输出信号变为有效时，保持上述保持对象信号，并且在第(x+2)级的输出信号变为有效时，保持上述保持对象信号，在使供给到数据信号线的信号电位的极性按每三个水平扫描期间反转的模式中，与第x级对应的保持电路在上述移位寄存器的第x级的输出信号变为有效时，保持上述保持对象信号，并且在第(x+3)级的输出信号变为有效时，保持上述保持对象信号。

[0330] 在上述显示驱动电路中，还能够采用如下的结构：具备移位寄存器，该移位寄存器包括与多个扫描信号线中的各个扫描信号线对应地设置的多个级，与上述移位寄存器的各级对应地各设置一个保持电路，并且向各个保持电路输入保持对象信号，本级的输出信号和本级的后一级的输出信号被输入至与本级对应的逻辑电路，当上述逻辑电路的输出变为有效时，与本级对应的保持电路将上述保持对象信号取入并加以保持，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，根据各个模式对被输入至多个保持电路的上述保持对象信号的相位和被输入至其它的多个保持电路的上述保持对象信号的相位进行设定。

[0331] 在上述显示驱动电路中，上述各个保持电路能够构成为D闩锁电路或存储电路(存储器电路)。

[0332] 本发明的显示装置的特征在于，具备上述任一显示驱动电路和显示面板。

[0333] 本发明的显示驱动方法的特征在于：

[0334] 其驱动显示装置，该显示装置通过向与像素所包括的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线写入像素电极的信号电位变化为与该信号电位的极性相应的方向，

[0335] 上述显示驱动方法在第一模式和第二模式之间进行切换，该第一模式是按每n个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，该第二模式是按每m个水平扫描期间使供给到数据信号线的信号电位的极性反转的模式，其中，n为整数，m为与n不同的整数。

[0336] 另外，本发明的显示装置优选为液晶显示装置。

[0337] 本发明并不限定于上述的实施方式，基于技术常识将上述实施方式适当变更而得的方式和将它们进行组合而得到的方式也包含在本发明的实施方式中。

[0338] 产业上的可利用性

[0339] 本发明特别能够合适地应用于有源矩阵型液晶显示装置的驱动。

[0340] 附图标记的说明

[0341] 1 液晶显示装置(显示装置)

[0342] 10 液晶显示面板(显示面板)

[0343] 11 源极总线(数据信号线)

[0344] 12 栅极线(扫描信号线)

[0345] 13 TFT(开关元件)

[0346] 14 像素电极

[0347] 15 CS总线(保持电容配线)

[0348] 20 源极总线驱动电路(数据信号线驱动电路)

[0349] 30 栅极线驱动电路(扫描信号线驱动电路)

[0350] 40 CS总线驱动电路(保持电容配线驱动电路)

[0351] 4na D闩锁电路(保持电路、保持电容配线驱动电路)

[0352] 4nb 或电路(逻辑电路)

[0353] 50 控制电路(control电路)

[0354] SR 移位寄存器电路

[0355] CMI 极性信号(保持对象信号)

[0356] SRO 移位寄存器输出(控制信号)