浅沟槽隔离结构的制作方法

摘要

本发明提供了一种浅沟槽隔离结构的制作方法，包括：提供半导体衬底；在所述半导体衬底表面形成垫氧化层；采用炉管氮化工艺在所述垫氧化层表面形成第一垫氮化硅层；采用化学气相沉积工艺在所述第一垫氮化硅层表面形成补偿氮化硅层；刻蚀所述补偿氮化硅层、第一垫氮化硅层、垫氧化层以及半导体衬底形成沟槽；填充所述沟槽，在上述半导体结构表面形成绝缘介质层；研磨所述绝缘介质层，直至露出所述补偿氮化硅层；去除所述补偿氮化硅层以及第一垫氮化硅层。本发明通过采用炉管氮化以及化学气相沉积两步工艺形成垫氮化硅层，改善了垫氮化硅层厚度的均匀性。

权利要求

1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底表面形成垫氧化层；

采用炉管氮化工艺在所述垫氧化层表面形成第一垫氮化硅层；

采用化学气相沉积工艺在所述第一垫氮化硅层表面形成补偿氮化硅层；刻蚀所述补偿氮化硅层、第一垫氮化硅层、垫氧化层以及半导体衬底形成沟槽；

填充所述沟槽，在上述半导体结构表面形成绝缘介质层；

研磨所述绝缘介质层，直至露出所述补偿氮化硅层；

去除所述补偿氮化硅层以及第一垫氮化硅层。

2.如权利要求1所述的制作方法，其特征在于，所述垫氧化层采用热氧化法形成，加热温度为900℃～1000℃，厚度范围为

3.如权利要求1所述的制作方法，其特征在于，所述第一垫氮化硅层的厚度大于所述补偿氮化硅层的厚度。

4.如权利要求1或3所述的制作方法，其特征在于，所述炉管氮化工艺的气体氛围为硅烷以及一氧化二氮混合气体，加热温度为900℃～1200℃，第一垫氮化硅层的厚度范围为

5.如权利要求4所述的制作方法，其特征在于，所述化学气相沉积工艺为等离子增强化学气相沉积，补偿氮化硅层的厚度范围为

6.如权利要求1所述的制作方法，其特征在于，所述刻蚀补偿氮化硅层、第一垫氮化硅层采用等离子刻蚀工艺，工艺参数包括：刻蚀气体为包括含氟气体、氯气、氧气、氦气以及惰性气体的混合气体，流量为40sccm～80sccm，刻蚀反应室的等离子源输出功率为200w～

2000w，衬底温度控制在20℃～80℃之间，腔体压强为5mTorr～50mTorr。

7.如权利要求1所述的制作方法，其特征在于，所述刻蚀垫氧化层以及半导体衬底采用反应离子刻蚀工艺，工艺参数包括：反应气体包括四氟甲烷、六氯乙烷以及三氟甲烷，其中，四氟甲烷的流量为50sccm～100sccm，六氟乙烷的流量为100sccm～400sccm，三氟甲烷的流量为10sccm～100sccm；保护气体为氩气，其流量为100sccm～300sccm；等离子源输出功率为50w～1000w，射频偏置功率为50w～250w；衬底温度控制在20℃～90℃之间；

腔体压强为50mtorr～200mTorr。

8.如权利要求1所述的制作方法，其特征在于，所述沟槽内壁的倾斜角度为70°～

80°，沟槽深度为

9.如权利要求1所述的制作方法，其特征在于，在形成沟槽后还包括在所述沟槽的内壁和底部表面形成衬氧化层。

10.如权利要求9所述的制作方法，其特征在于，所述衬氧化层采用热氧化法或原位蒸汽生长工艺形成，厚度范围为

11.如权利要求1所述的制作方法，其特征在于，所述绝缘介质层的材质为氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃或正硅酸乙酯。

12.如权利要求11所述的制作方法，其特征在于，所述绝缘介质层采用高密度等离子化学气相沉积工艺形成，沉积厚度范围为

13.如权利要求1所述的制作方法，其特征在于，在形成绝缘介质层后还包括在氮气气氛中对所述绝缘介质层退火。

14.如权利要求13所述的制作方法，其特征在于，退火的温度为900℃～1150℃，时间为50min～150min。

说明书

浅沟槽隔离结构的制作方法

技术领域

[0001] 本发明涉及半导体技术领域，更具体地，本发明涉及一种浅沟槽隔离结构的制作方法。

背景技术

[0002] 随着半导体技术的飞速发展，半导体器件特征尺寸逐渐减小，对芯片制造工艺也相应提出了更高的要求。其中一个具有挑战性的课题就是绝缘介质在各个薄膜层之间或沟槽中均匀无孔地填充以提供充分有效的隔离保护。在制造工艺进入深亚微米技术节点后，0.13μm以下的器件例如CMOS器件有源区之间的隔离已大多采用浅沟槽隔离(Shallow Trench Isolation，STI)结构。

[0003] 申请号为200510023987.x的中国专利申请介绍了一种STI隔离结构的形成方法，首先需要在衬底中刻蚀出沟槽，再利用化学气相沉积(CVD)在浅沟槽中填入介电材料，例如氧化硅，再利用化学机械研磨(CMP)的方法使得晶圆表面平坦化。图1至图7为说明上述STI隔离结构的制造过程的剖面示意图。

[0004] 首先如图1所示，在半导体衬底10表面依次形成垫氧化层(Pad Oxide)11和垫氮化硅层(Pad Nitride)12。

[0005] 如图2所示，然后刻蚀所述垫氧化层11以及垫氮化硅层12、半导体衬底10形成沟槽13。

[0006] 如图3所示，随后在沟槽13的内壁和底部表面形成一层衬氧化层(LinerOxide)14，所述衬氧化层用于减少浅沟槽隔离与半导体衬底10界面处所产生的漏电流，并防止后续填充介电材料时因为粘附性问题而产生间隙。

[0007] 如图4所示，利用高密度等离子化学气相沉积工艺(HDP-CVD)在上述步骤形成的半导体结构表面覆盖沉积氧化硅层15。

[0008] 如图5所示，进行化学机械研磨CMP工艺，减薄所述氧化硅层15的表面。由于垫氮化硅层12的硬度要高于氧化硅层15的硬度，在研磨过程中，氧化硅层15比垫氮化硅层12具有更高的研磨速率。所述化学机械研磨进程较容易地停滞于垫氮化硅层12的表面，此时所述氧化硅层15仅剩余位于沟槽13内的部分，其表面与所述垫氮化硅层12平齐，甚至略低。

[0009] 如图6所示，采用湿法刻蚀的方法，选择性去除氮化硅层12。

[0010] 如图7所示，移除垫氧化层11，最终形成所述浅沟槽隔离结构。

[0011] 现有的浅沟槽隔离结构的制作方法存在如下问题：垫氮化硅层12的形成厚度并不均匀，通常晶圆周围的垫氮化硅层12的厚度要高于中心区域，在后续作为化学机械研磨的停止层时，由于垫氮化硅层厚度不均，将导致研磨停止的位置也不确定，最终晶圆表面各处形成的浅沟槽隔离的顶部高度不平齐，严重影响所形成的半导体器件的电性能的均一性。

发明内容

[0012] 本发明的目的在于提供一种浅沟槽隔离结构的制作方法，改善垫氧化层厚度不均匀的情况。

[0013] 本发明所述的浅沟槽隔离的制作方法，包括：

[0014] 提供半导体衬底；

[0015] 在所述半导体衬底表面形成垫氧化层；

[0016] 采用炉管氮化工艺在所述垫氧化层表面形成第一垫氮化硅层；

[0017] 采用化学气相沉积工艺在所述第一垫氮化硅层表面形成补偿氮化硅层；

[0018] 刻蚀所述补偿氮化硅层、第一垫氮化硅层、垫氧化层以及半导体衬底形成沟槽；

[0019] 填充所述沟槽，在上述半导体结构表面形成绝缘介质层；

[0020] 研磨所述绝缘介质层，直至露出所述补偿氮化硅层；

[0021] 去除所述补偿氮化硅层以及第一垫氮化硅层。

[0022] 可选的，所述垫氧化层采用热氧化法形成，加热温度为900℃～1000℃，厚度范围为

[0023] 所述第一垫氮化硅层的厚度大于所述补偿氮化硅层的厚度。可选的，所述炉管氮化工艺的气体氛围为硅烷以及一氧化二氮混合气体，加热温度为900℃～1200℃，所述第一垫氮化硅层的厚度范围为 所述化学气相沉积工艺为等离子增强化学气相沉积，所述补偿氮化硅层的厚度范围为

[0024] 优选的，所述刻蚀补偿氮化硅层、第一垫氮化硅层采用等离子刻蚀工艺，工艺参数包括：刻蚀气体为包括含氟气体、氯气、氧气、氦气以及惰性气体的混合气体。流量为40sccm～80sccm，刻蚀反应室的等离子源输出功率为200w～2000w，衬底温度控制在
20℃～80℃之间，腔体压强为5mTorr～50mTorr。

[0025] 优选的，所述刻蚀垫氧化层以及半导体衬底采用反应离子刻蚀工艺，工艺参数包括：反应气体包括四氟甲烷、六氯乙烷以及三氟甲烷，其中，四氟甲烷的流量为50sccm～100sccm，六氟乙烷的流量为100sccm～400sccm，三氟甲烷的流量为10sccm～100sccm；保护气体为氩气，其流量为100sccm～300sccm；等离子源输出功率为50W～1000w，射频偏置功率为50w～250w；衬底温度控制在20℃～90℃之间；腔体压强为50mtorr～200mTorr。

[0026] 所述沟槽内壁的倾斜角度为70°～80°，沟槽深度为

[0027] 优选的，在形成沟槽后还包括在所述沟槽的内壁和底部表面形成衬氧化层。所述衬氧化层可以采用热氧化法或原位蒸汽生长工艺形成，厚度范围为

[0028] 可选的，所述绝缘介质层的材质为氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃或正硅酸乙酯。所述绝缘介质层采用高密度等离子化学气相沉积工艺形成，沉积厚度范围为优选的，在形成绝缘介质层后还包括在氮气气氛中对所述绝缘介质层退火。

[0029] 与现有技术相比，本发明具有以下优点：通过采用炉管氮化以及化学气相沉积两步工艺形成所述垫氮化硅层，一方面，由于炉管氮化所形成的氮化硅层具有张应力，能够对底部半导体衬底10起到一定的应力作用，有利于改善后续形成的NMOS器件的电性能；另一方面利用化学气相沉积补偿炉管氮化所形成的氮化硅层的中心区域厚度，有效改善了垫氮化硅层厚度的均匀性。

附图说明

[0030] 图1至图7是现有浅沟槽隔离结构制作方法各步骤的剖面示意图；

[0031] 图8是本发明所述浅沟槽隔离结构制作方法的流程示意图；

[0032] 图9至图16是本发明实施例浅沟槽隔离结构制作方法的剖面示意图。

具体实施方式

[0033] 正如背景技术部分所述，现有的制作方法中，由于垫氮化硅层存在厚度不均匀的问题，导致后续化学机械研磨时，研磨停止的位置也不确定，最终晶圆表面各处形成的浅沟槽隔离的顶部高度不平齐，影响半导体器件的电性能的均一性。

[0034] 针对上述问题，本发明的发明人提供了一种浅沟槽隔离结构的制作方法，采用炉管氮化以及化学气相沉积两步工艺形成所述垫氮化硅层，有效改善了所述垫氧化层厚度的均匀性。

[0035] 参考图8，示出了本发明所述浅沟槽隔离结构的制作方法流程，基本步骤包括：

[0036] 执行步骤S101、提供半导体衬底；在所述半导体衬底表面形成垫氧化层；其中，所述半导体衬底不局限于单质硅衬底，还可以为绝缘体上硅。所述垫氧化层为氧化硅，可以采用热氧化法或化学气相沉积工艺形成。

[0037] 执行步骤S102、采用炉管氮化工艺在所述垫氧化层表面形成第一垫氮化硅层；其中，所述炉管氮化工艺所生长的氮化硅较为均匀，且具有较强的张应力。

[0038] 执行步骤S103、采用化学气相沉积工艺在所述第一垫氮化硅层表面形成补偿氮化硅层；所述补偿氮化硅层用于补偿第一垫氮化硅层表面不均匀区域的厚度，其厚度应当远小于所述第一垫氮化硅层的厚度，以避免在所述补偿氮化硅层的表面出现新的均匀性问题。

[0039] 执行步骤S104，刻蚀所述补偿氮化硅层、第一垫氮化硅层、垫氧化层以及半导体衬底形成沟槽；通常，在形成所述沟槽后，还可以在沟槽的内壁以及底部表面形成衬氧化层，以提高浅沟槽隔离结构的绝缘性能。

[0040] 执行步骤S105、填充所述沟槽，在上述半导体结构表面形成绝缘介质层，所述绝缘介质层不但填满所述沟槽还覆盖于补偿氮化硅层的表面。通常在形成绝缘介质层后，还可以进行退火工艺。一方面，能够排除绝缘介质层沉积过程中出现的空洞，并增加其致密度；另一方面，还可以起到应变记忆的作用，将前述第一垫氮化硅层的张应力作用于底部半导体衬底中，提高晶圆上NMOS器件的电性能。

[0041] 执行步骤S106、研磨所述绝缘介质层，直至露出所述补偿氮化硅层。

[0042] 执行步骤S107、去除所述补偿氮化硅层、第一垫氮化硅层；可以用选择性的湿法刻蚀去除所述各氮化硅层。

[0043] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的一个具体实施例做详细的说明。

[0044] 图9至图16示出了本发明浅沟槽隔离结构制作方法的一个具体实施例的各步骤剖面示意图。

[0045] 如图9所示，提供半导体衬底100，在所述半导体衬底100的表面形成垫氧化层101。

[0046] 所述半导体衬底100可以为单质硅衬底，例如单晶硅、多晶硅或非晶硅结构，也可以是绝缘体上硅(SOI)衬底。

[0047] 所述垫氧化层101可以采用热氧化法或化学气相沉积工艺形成。本实施例中，所述垫氧化层101采用炉管(Furnace)氧化法形成，氧化温度控制在900℃～1000℃之间，生长厚度范围为

[0048] 如图10所示，在所述垫氧化层101的表面，采用炉管氮化工艺形成第一垫氮化硅层102。

[0049] 具体的，所述炉管氮化工艺包括：气体氛围为硅烷以及一氧化二氮混合气体，加热温度控制在900℃～1200℃之间，在所述垫氧化层101表面生长厚度范围为的氮化硅层。所述经过炉管氮化工艺形成的第一垫氮化硅层102具有较强的张应力。

[0050] 如图11所示，在所述第一垫氮化硅层102的表面，采用化学气相沉积工艺形成补偿氮化硅层103。

[0051] 具体的，所述化学气相沉积工艺可以为等离子增强化学气相沉积工艺(PECVD)，温度控制在300℃～500℃之间，沉积的厚度范围为 所述补偿氮化硅层103实质上为一层氮化硅薄膜，由于化学气相沉积易于填充介质表面凹陷，因此上述补偿氮化硅层103很容易填充第一垫氮化硅层102的表面凹陷，两者共同构成了厚度均匀、表面平整的垫氮化硅层。

[0052] 如图12所示，在所述补偿氮化硅层103的表面利用旋涂(Spin on)法涂覆光刻胶，并通过曝光、显影等光刻步骤形成光刻胶图形200。所述光刻胶图形200具有开口，所述开口即定义了晶圆上形成浅沟槽隔离结构的位置。以上述光刻胶图形200为掩模，刻蚀补偿氮化硅层103、第一垫氮化硅层102、垫氧化层101以及半导体衬底100，形成沟槽300。

[0053] 具体的，首先采用等离子刻蚀工艺刻蚀所述补偿氮化硅层103以及第一垫氮化硅层102，露出垫氧化层101。具体工艺参数包括：刻蚀气体为包括含氟气体、氯气、氧气、氦气以及惰性气体(例如氩气、氖气等)的混合气体。流量为40sccm～80sccm，刻蚀反应室的等离子源输出功率为200w～2000w，衬底温度控制在20℃～80℃之间，腔体压强为5mTorr～50mTorr。

[0054] 以所述补偿氮化硅层103以及第一垫氮化硅层102为硬掩模，采用反应离子刻蚀工艺刻蚀垫氧化层101以及半导体衬底100，形成沟槽300。在刻蚀过程中，刻蚀的方向性可以通过控制等离子源的偏置功率以及阴极(也就是衬底)偏压功率来实现。具体工艺参数包括：反应气体为包括氩气、四氟甲烷、六氯乙烷以及三氟甲烷等含氟气体。其中氩气为保护气体，其流量为100sccm～300sccm；反应气体中，四氟甲烷的流量为50sccm～100sccm，六氟乙烷的流量为100sccm～400sccm，三氟甲烷的流量为10sccm～100sccm；等离子源输出功率为50w～1000w，射频偏置功率为50w～250w；衬底温度控制在20℃～90℃之间；腔体压强为50mtorr～200mTorr。上述反应离子刻蚀过程是各向异性的刻蚀，反应气体与保护气体的共同作用使得刻蚀后的沟槽300的内壁为斜面，倾斜角度通常为70°～80°，沟槽深度约为

[0055] 如图13所示，采用灰化工艺去除所述光刻胶200，然后采用热氧化法或原位蒸汽生长工艺(ISSG)在沟槽300的内壁和底部生长一层衬氧化层301。本实施例中，采用炉管氧化法，所述氧化温度控制在900℃～1100℃之间，生长厚度为 衬氧化层301可以修复刻蚀过程中沟槽300表面的损伤，并提高浅沟槽隔离结构的绝缘性能。

[0056] 如图14所示，采用高密度等离子化学气相沉积工艺(HDP-CVD)在图13所示的半导体结构表面覆盖沉积绝缘介质层104。所述绝缘介质层104可以为氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃或正硅酸乙酯等。本实施例中，所述绝缘介质层104的材质为未掺杂的硅酸盐玻璃，沉积的厚度范围为 所述绝缘介质层104填满沟槽300，且覆盖于所述补偿氮化硅层103的表面。随后，在氮气气氛中对上述工艺形成的半导体结构进行退火，所述退火的温度为900℃～1150℃，时间为50min～150min。该退火一方面能够排除绝缘介质层104中可能存在的空洞，并增加致密度；另一方面还能将具有张应力的第一垫氮化硅层102的应力作用于半导体衬底100中，改善晶圆上NMOS器件的电性能。

[0057] 如图15所示，利用化学机械研磨工艺(CMP)，减薄所述绝缘介质层104，并使其平坦化。由于底部垫氮化硅层的研磨停止作用，所述化学机械研磨很容易停滞于补偿氮化硅层103的表面。所述绝缘介质层104仅剩余位于沟槽300内的部分，其顶部与补偿氮化硅层103表面相平齐，甚至略低。

[0058] 如图16所示，采用湿法刻蚀工艺，去除所述补偿氮化硅层103以及第一垫氮化硅层102。具体的，采用热磷酸清洗去除上述氮化硅结构。

[0059] 需要指出的是，所述垫氧化层101可以用于保护半导体衬底100表面，且并不会影响后续其他半导体工艺，无需去除。

[0060] 经过上述步骤，最终完成浅沟槽隔离结构的制作。

[0061] 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。