本发明公开了一种适用于芯片内光互连系统的硅基光电异质集成方法，包括：在硅基CMOS芯片内集成光互连系统中有源部件的驱动电路；在硅基CMOS芯片上生长光子材料层，在光子材料层中制作出光互连系统无源部件，并在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔；在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构；将III-V衬底与硅基CMOS芯片进行键合；在键合后的芯片的III-V外延层上制备光互连系统有源部件，通过电互连布线将光互连系统有源部件与驱动电路连接，形成最上层布线，并封装。本发明在硅/III-V材料平台上和CMOS工艺平台上实现III-V有源光子器件、硅基无源光子器件和硅基CMOS微电子电路的单片集成。
1.一种适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，该方法包括：
在硅基CMOS芯片内集成光互连系统中有源部件的驱动电路；
在硅基CMOS芯片上生长光子材料层，包括用于光隔离氧化硅层和光波导层，通过标准光刻和感应耦合等离子刻蚀工艺，在光子材料层中制作出光互连系统无源部件，并在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔；
在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构；
在键合后的芯片的III-V外延层上制备光互连系统有源部件，包括激光器、调制器和探测器；以及通过电互连布线将光互连系统有源部件与驱动电路连接，形成最上层布线，并封装。
2.根据权利要求1所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述硅基CMOS芯片集成的光互连系统中有源部件的驱动电路包括：光发射模块、光调制模块、光接收以及光放大模块的驱动电路。
3.根据权利要求1所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述生长光子材料层的步骤中，采用PECVD技术，首先生长一层氧化硅层，作为光波导的下包层和键合过程中的排气层，氧化硅层厚度大于1微米以保障有效的光隔离作用；
然后再生长一层光波导层，作为光互连系统无源部件的芯层，该光波导层采用多晶硅、非晶硅、氮化硅或氮氧化硅材料。
4.根据权利要求1所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔的步骤中，采用标准光刻和感应耦合等离子刻蚀技术，在光子材料层加工出光互连系统的无源部件和电连接孔。
5.根据权利要求4所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述电连接孔为硅基CMOS芯片有源部件的驱动电路与有源光子器件提供了电流通道，同时也作为晶片键合过程中，键合反应产生气体的排出通道；电连接孔穿透光子材料层，保证硅基CMOS芯片的电连接。
6.根据权利要求1所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构的步骤中，是在III-V衬底外延片上一次性外延了光互连系统的有源部件的多量子阱有源区结构，包括激光器、调制器和光电探测器。
7.根据权利要求6所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构采用离子注入诱导量子阱混杂技术，使不同的有源区结构产生带隙波长蓝移，从而满足不同器件对带隙波长的要求。
8.根据权利要求1所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述将III-V衬底与硅基CMOS芯片进行键合的步骤，采用带有排气孔结构的低温整片晶片键合工艺，或者采用BCB作为粘合介质的胶辅助晶片键合过程；该键合过程及后处理过程的最高温度不超过300℃，保证与CMOS工艺的兼容性。
9.根据权利要求1所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述在键合后的芯片的III-V外延层上制备光互连系统有源部件的步骤包括：首先用选择性化学腐蚀的方法，腐蚀掉刻蚀停止层以上的III-V材料，然后采用标准光刻工艺和半导体制作工艺，制作出III-V片内光互连系统的有源部件。
10.根据权利要求1所述的适用于芯片内光互连系统的硅基光电异质集成方法，其特征在于，所述形成最上层布线并封装的步骤包括：首先通过电互连布线将光互连有源部件与驱动电路连接，形成最上层布线，然后进行后续的封装工艺。
一种适用于芯片内光互连系统的硅基光电异质集成方法
技术领域
[0001] 本发明涉及硅基光电异质集成技术领域，特别涉及一种适用于芯片内光互连系统的硅基光电异质集成方法。
背景技术
[0002] 硅微电子技术一直遵循着摩尔定律不断地向前发展，微电子集成电路的晶体管集成密度飞速地增长，特征尺寸不断地缩小，目前已经达到22nm。在如此小的特征尺寸下，电互连在串扰、延迟和能耗方面出现难以克服的“瓶颈”，使得信息输入输出能力(IO)的增长速度却无法与跟的上信息处理的速度的增长，光互连技术是电互连理想的替代技术，光极大的带宽资源和可以轻易地实现信息交叉和复用优势使单个传输通道可以实现海量数据传输，不同的信道光信号之间彼此独立，没有交叉和串扰。
[0003] 未来的芯片将会是集计算、存储、通信和路由等多种功能于一体，把微电子电路与各种光电子器件单片集成起来，以微电子电路实现主要的信息处理功能，以光电子、光子器件实现光电-电光转换和高速大容量的信息传输功能。因此需要构建芯片内光互连系统的方案，实现芯片内的多核之间的信息海量的交换与传输。
[0004] 光链路(optical link)是芯片内光互连系统中的基本信息传输单元，它一般采用点对点连接方式，基于硅材料体系，采用硅基光电集成和硅基异质光电集成技术，研制芯片内光互连系统中点对点光链路，它包含三大部件的集成：激光器光源、调制器、光放大器和光电探测器等有源光子器件；硅基光波导、耦合器、波分复用等硅基无源器件；以及激光器驱动和高频调制射频电路以及光电探测器的放大和接收电路。
[0005] 实现硅基异质集成的主要技术有：倒扣焊、异质外延和晶片键合。其中晶片键合技术因为可以实现高质量的III-V族外延层，集成效率高、集成密度高等突出的优点得到国内外研究学者的青睐。美国DARPAMTO项目资助UCSB大学和Intel公司，研究出晶片键合技术，并基于此技术研制成功消逝场耦合硅基混合集成激光器、探测器、SOA和带有前置放大(SOA)的光探测器。器件的性能水平已经达到直接采用III-V族材料制作的器件性能。欧洲ePIXnet FP6资助IMEC将III-V族材料与硅材料间采用BCB实现键合，基于此材料研制成功了的微碟激光器和光探测器。
[0006] 实现硅基微电子电路与光子集成回路的CMOS集成工艺有三种：合并前端工艺，即把光子集成回路集成于晶体管多晶硅层中；第二种是把光子集成回路集成于金属互连层内；第三种是CMOS后端工艺，即在CMOS工艺完成的后端增加工艺，实现光子回路的集成。前两种方法需要对CMOS工艺进行很大的调整，增加了制造难度和成本。而CMOS后端工艺使光子回路的集成独立于CMOS工艺，具有很高的灵活性。本发明属于一种CMOS后端光电集成工艺。
发明内容
[0007] (一)要解决的技术问题
[0008] 有鉴于此，本发明的主要目的在于提供一种适用于芯片内光互连系统的硅基光电异质集成方法，以在硅/III-V材料平台上和CMOS工艺平台上实现III-V有源光子器件、硅基无源光子器件和硅基CMOS微电子电路的单片集成。
[0009] (二)技术方案
[0010] 为达到上述目的，本发明提供了一种适用于芯片内光互连系统的硅基光电异质集成方法，该方法包括：
[0011] 在硅基CMOS芯片内集成光互连系统中有源部件的驱动电路；
[0012] 在硅基CMOS芯片上生长光子材料层，包括用于光隔离氧化硅层和光波导层，通过标准光刻和感应耦合等离子刻蚀工艺，在光子材料层中制作出光互连系统无源部件，并在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔；
[0013] 在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构；
[0014] 将III-V衬底与硅基CMOS芯片进行键合；
[0015] 在键合后的芯片的III-V外延层上制备光互连系统有源部件，包括激光器、调制器和探测器；以及
[0016] 通过电互连布线将光互连系统有源部件与驱动电路连接，形成最上层布线，并封装。
[0017] 上述方案中，所述硅基CMOS芯片集成的光互连系统中有源部件的驱动电路包括：光发射模块、光调制模块、光接收以及光放大模块的驱动电路。
[0018] 上述方案中，所述生长光子材料层的步骤中，采用PECVD技术，首先生长一层氧化硅层，作为光波导的下包层和键合过程中的排气层，氧化硅层厚度大于1微米以保障有效的光隔离作用；然后再生长一层光波导层，作为光互连系统无源部件的芯层，该光波导层采用多晶硅、非晶硅、氮化硅或氮氧化硅材料。
[0019] 上述方案中，所述在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔的步骤中，采用标准光刻和感应耦合等离子刻蚀技术，在光子材料层加工出光互连系统的无源部件和电连接孔。
[0020] 上述方案中，所述电连接孔为硅基CMOS芯片有源部件的驱动电路与有源光子器件提供了电流通道，同时也作为晶片键合过程中，键合反应产生气体的排出通道；电连接孔穿透光子材料层，保证硅基CMOS芯片的电连接。
[0021] 上述方案中，所述在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构的步骤中，是在III-V衬底外延片上一次性外延了光互连系统的有源部件的多量子阱有源区结构，包括激光器、调制器和光电探测器。
[0022] 上述方案中，所述在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构采用离子注入诱导量子阱混杂技术，使不同的有源区结构产生带隙波长的蓝移，从而满足不同器件对带隙波长的要求。
[0023] 上述方案中，所述将III-V衬底与硅基CMOS芯片进行键合的步骤，采用带有排气孔结构的低温整片晶片键合工艺，或者采用BCB作为粘合介质的胶辅助晶片键合过程；该键合过程及后处理过程的最高温度不超过300℃，保证与CMOS工艺的兼容性。
[0024] 上述方案中，所述在键合后的芯片的III-V外延层上制备光互连系统有源部件的步骤包括：首先用选择性化学腐蚀的方法，腐蚀掉刻蚀停止层以上的III-V材料，然后采用标准光刻工艺和半导体制作工艺，制作出III-V片内光互连系统的有源部件。
[0025] 上述方案中，所述形成最上层布线并封装的步骤包括：首先通过电互连布线将光互连有源部件与驱动电路连接，形成最上层布线，然后进行后续的封装工艺。
[0026] (三)有益效果
[0027] 从上述技术方案可以看出，本发明具有如下有益的技术效果：
[0028] (1)在硅/III-V材料平台上和CMOS工艺平台上实现了III-V有源光子器件、硅基无源光子器件和硅基CMOS微电子电路的单片集成。
[0029] (2)通过在硅基CMOS芯片后端工艺中集成光子集成回路，该工艺独立于前端CMOS工艺，不需要对其进行修改，具有很高的灵活性和低成本优势。
附图说明
[0030] 图1是包含光互连系统中有源部件的驱动电路的硅基CMOS芯片示意图；
[0031] 图2是生长氧化硅和多晶硅波导层的硅基CMOS芯片示意图；
[0032] 图3是无源光子器件结构和电连接孔的刻蚀；
[0033] 图4是III-V衬底外延片结构示意图；
[0034] 图5是III-V衬底外延片与的硅基CMOS芯片晶片键合过程；
[0035] 图6是片内光互连系统有源部件的集成过程；
[0036] 图7是芯片布线封装过程示意图。
具体实施方式
[0037] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0038] 本发明提供了一种适用于芯片内光互连系统的硅基光电异质集成方法，该方法包括：在硅基CMOS芯片内集成光互连系统中有源部件的驱动电路；在硅基CMOS芯片上生长光子材料层，包括用于光隔离氧化硅层和光波导层，通过标准光刻和感应耦合等离子刻蚀工艺，在光子材料层中制作出光互连系统无源部件，并在硅基CMOS集成电路的电窗口上方刻蚀出电连接孔；在III-V衬底上外延生长芯片内部光互连系统中有源部件的有源区结构；将III-V衬底与硅基CMOS芯片进行键合；在键合后的芯片的III-V外延层上制备光互连系统有源部件，包括激光器、调制器和探测器；以及通过电互连布线将光互连系统有源部件与驱动电路连接，形成最上层布线，并封装，在硅/III-V材料平台上实现了芯片内光互连系统的有源部件、无源部件和驱动电路的单片光电集成。
[0039] 图1所示为硅基CMOS芯片101，该芯片集成有光互连系统中有源部件的驱动电路，包括：光发射模块、光调制模块、光接收以及光放大模块的驱动电路。
[0040] 图2所示过程为：在硅基CMOS的后端工艺中，生长光子材料层，包括用于光隔离氧化硅层102和光波导层103，氧化硅层102厚度不小于1um，作为光波导的下包层和键合过程中的排气层。光波导层103，作为光波导器件的芯层，厚度为200～1000nm。
[0041] 图3所示为在光子材料层刻蚀光互连系统中无源部件结构104和电连接孔105。采用标准光刻和感应耦合等离子刻蚀技术，首先，刻蚀出光互连系统中无源部件结构104，然后刻蚀电连接孔105，电连接孔为硅基CMOS芯片有源部件的驱动电路与有源光子器件提供了电流通道，同时也作为晶片键合过程中，键合反应产生气体的排出通道。电连接孔穿透光子材料层，保证硅基CMOS芯片的电连接。
[0042] 图4所示III-V衬底外延片，一次性外延了光互连系统中无源部件的多量子阱有源区结构，包括激光器、调制器、光电探测器的有源区。从下往上依次为：III-V衬底105、P型接触层(刻蚀停止层)106、P型区107、多量子阱有源区108、n型区109、n型接触层110。采用离子注入诱导量子阱混杂技术，使不同的有源区结构产生带隙波长的移动，从而满足不同器件对带隙波长的要求。
[0043] 图5所示为所述的III-V衬底外延片与所述的硅CMOS芯片晶片键合过程。在此过程中，金属连接孔105起到了排除键合反应产生的气体副产物的作用。键合过程可以采用带有排气孔结构的低温整片晶片键合工艺，也可以采用BCB作为粘合介质的胶辅助晶片键合过程。键合过程和后处理过程的最高温度不超过300℃，保证了与CMOS工艺的兼容性。
[0044] 图6所示为片内光互连有源光子器件的集成过程。首先用选择性化学腐蚀的方法，腐蚀掉刻蚀停止层以上的III-V材料，然后采用标准光刻工艺和半导体制作工艺，制作出III-V片内光互连系统的有源部件。
[0045] 图7为器件电连接过程。在芯片表面沉积一层氧化硅112，采用标准光刻工艺和半导体制作工艺，在氧化硅112上制作金属连接孔113，沉积金属并进行在芯片表面进行平面电互连布线将光互连有源部件与驱动电路连接，形成最上层布线，然后进行后续的封装工艺。
[0046] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
