集成电路中的虚拟金属及该集成电路板的制造方法

摘要

本发明提供了一种集成电路中的虚拟金属，应用在各层集成电路板中，其形状尺寸为加工工艺最小尺度，所述虚拟金属为“十”字形。一种含有所述的虚拟金属的集成电路板的制造方法，包括以下步骤：在一层集成电路板中成型所述虚拟金属；在接下来一层集成电路板中，在与前一层所述虚拟金属垂直于集成电路板方向上的投影相互错开的位置，成型所述虚拟金属。本发明的集成电路中的虚拟金属可以减小涡流的产生，可和减少Q值降低幅度，即可以使由设有本发明的虚拟金属加工得到的集成电路例如射频集成电路、压控振荡器以及低噪音放大器等电感器件的Q值减小幅度有所降低，减少磁损。

权利要求

1.一种集成电路中的虚拟金属，应用在各层集成电路板中，其形状尺寸为加工工艺最小尺度，其特征在于，所述虚拟金属为“十”字形。

2.根据权利要求1所述的虚拟金属，其特征在于，所述虚拟金属在不同层集成电路板间分布排列的方式为，相邻两层的所述虚拟金属在垂直于集成电路板方向上的投影相互错开。

3.一种含有权利要求1所述的虚拟金属的集成电路板的制造方法，其特征在于，包括以下步骤：在一层集成电路板中成型所述虚拟金属；

在接下来一层集成电路板中，在与前一层所述虚拟金属垂直于集成电路板方向上的投影相互错开的位置，成型所述虚拟金属。

说明书

集成电路中的虚拟金属及该集成电路板的制造方法

技术领域

[0001] 本发明涉及集成电路技术领域，具体涉及一种集成电路中的虚拟金属(Dummy Metal)，以及一种含有虚拟金属的该集成电路板的制造方法。

背景技术

[0002] 在集成电路的加工工艺中，虚拟金属(Dummy Metal)是为了晶圆加工的要求而添加在晶圆中的。虚拟金属的作用就是为了满足最低金属密度要求。从晶圆加工的角度出发，如果模具上金属密度差异很大，在化学机械研磨(CMP)时，在金属密度高的区域会出现氧化物(二氧化硅)凹槽，其为氧化物和金属一起被磨凹下去的结果。所以需要在金属密度低的地方要加上一些与电路图形无关的虚拟金属，以防止金属密度高的区域出现的这种氧化物凹槽，减小中间过程中的偏差。另外，在刻蚀(etch)的工艺步骤(process)里，金属密度高的区域和金属密度低的区域的刻蚀速率(etch rate)不一样。所以需要通过加虚拟金属，防止刻蚀时出现刻蚀不足或刻蚀过度，来改善刻蚀效果。集成电路包括多层的电路图形，而每层电路图形的加工都需要加入虚拟金属来实现。现有的虚拟金属的在单层电路中形状如图1、2所示，分别为方形和八边形。

[0003] 集成电路的制作是由多层电路板组成的，如图4、5所示。虚拟金属在多层的电路板上分别设置有一定数量的虚拟金属。其中图4中的虚拟金属301在不同层的电路板之中的分布排列方式是平行排列，即不同层之间的虚拟金属301在垂直于各层电路板方向上的投影会发生完全的相互重叠，即投影与单层的虚拟金属的排列分布是一样的；图5中的虚拟金属302在不同层的电路板之中的分布排列方式是错乱排列，即不同层之间的虚拟金属302在垂直于各层电路板方向上的投影发生相互重叠、部分重叠，以及相互错开的多种情况，分布比较混乱没有一定的规律可言。

[0004] Q值是衡量电感器件的主要参数，是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的Q值越高，其损耗越小，效率越高。在射频集成电路(RFIC)、压控振荡器(VCO，voltage controloscillator)以及低噪音放大器(LNA，low noise amplifier)等器件的集成电路加工中，由于虚拟金属中可以产生涡流，当在集成电路中引入虚拟金属时，会带来超过15％的Q值减小。而上述Q值的减小势必将会增加上述类型器件的磁损。

发明内容

[0005] 有鉴于此，本发明的主要目的是针对现有技术中的虚拟金属的引入将带来Q值大幅度减小的技术问题，提供一种可减少Q值降低幅度进而减少磁损的、集成电路中的虚拟金属。

[0006] 以及，提出一种含有虚拟金属的集成电路板的制造方法。

[0007] 为达到上述目的，本发明提供的技术方案如下：

[0008] 一种集成电路中的虚拟金属，应用在各层集成电路板中，其形状尺寸为加工工艺最小尺度，所述虚拟金属为“十”字形。

[0009] 优选的，所述虚拟金属在不同层集成电路板间分布排列的方式为，相邻两层的所述虚拟金属在垂直于集成电路板方向上的投影相互错开。

[0010] 一种含有上述的虚拟金属的集成电路板的制造方法，包括以下步骤：

[0011] 在一层集成电路板中成型所述虚拟金属；

[0012] 在接下来一层集成电路板中，在与前一层所述虚拟金属垂直于集成电路板方向上的投影相互错开的位置，成型所述虚拟金属。

[0013] 本发明的集成电路中的虚拟金属，其具有以下的有益效果：

[0014] 本发明的集成电路中的虚拟金属，其为“十”字形状，与现有技术的方形和正八边形相比较，其可以避免产生大量的涡流，所以可以减小涡流对能量的消耗，进而可以使由设有本发明的虚拟金属加工得到的集成电路例如射频集成电路、压控振荡器以及低噪音放大器等电感器件的Q值减小幅度有所降低，即减少磁损。

[0015] 本发明的集成电路中的虚拟金属，在不同层集成电路板间分布排列，相邻两层的所述虚拟金属在垂直于集成电路板间方向上的投影相互错开，实验数据表明，虚拟金属这种在不同层间分布排列的方式，可以减少电感器件的Q值减小的幅度，即减少磁损。

附图说明

[0016] 图1和图2分别是现有技术中集成电路中的虚拟金属的俯视结构示意图；

[0017] 图3是本发明的集成电路中的虚拟金属的一种具体实施方式的俯视结构示意图；

[0018] 图4和图5分别是现有技术中集成电路中的虚拟金属在各层间的分布排列的结构示意图；

[0019] 图6是本发明的集成电路中的虚拟金属在不同层集成电路板间分布排列的一种具体实施方式集成电路板纵截面结构示意图。

[0020] 图中附图标记表示为：301，302，401-虚拟金属。

具体实施方式

[0021] 涡流(eddy current)在一根导体外面绕上线圈，并让线圈通入交变电流，那么线圈就产生交变磁场。由于线圈中间的导体在圆周方向是可以等效成一圈圈的闭合电路，闭合电路中的磁通量在不断发生改变，所以在导体的圆周方向会产生感应电动势和感应电流，电流的方向沿导体的圆周方向转圈，就像一圈圈的漩涡，所以这种在整块导体内部发生电磁感应而产生感应电流的现象称为涡流现象。导体的外周长越长，交变磁场的频率越高，涡流就越大。导体内部的涡流也会产生热量，如果导体的电阻率小，则涡流很强，产生的热量就很大。

[0022] 本发明通过减少涡流的产生进而起到减少电感器件磁损的效果，提供了一种集成电路中的虚拟金属以及该虚拟金属在不同层间的分布排列方式。

[0023] 为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

[0024] 实施例1

[0025] 如图3所示，一种集成电路中的虚拟金属，应用在各层集成电路板中，其形状尺寸为加工工艺最小尺度，即如当前的最小加工尺度为45纳米，则该虚拟金属的最小边长为45纳米，如将来集成电路的工艺进行了改进，可以进行更加精微的加工，则上述最小边长的尺度也可以随之进行减小。

[0026] 所述虚拟金属为“十”字形。由于虚拟金属中可以产生涡流，当在集成电路中引入虚拟金属时，会带来Q值减小。图3中的“十”字形虚拟金属与图1中的方形虚拟金属以及图2中的八边形虚拟金属，在相同虚拟金属分布密度的情况下，频率与Q值的对应关系如下表：

[0027]

[0028] 上表中6.00E+08，是指6.00*108，其余数值的表示方式与其类似。

[0029] 通过上表的数据可见，本发明的“十”字形虚拟金属与现有技术的两种形状的虚拟金属相比较，以第一组数据为例：在6.00E+08Hz下，本发明的“十”字形虚拟金属的Q值为3.83E+00，而现有技术中的方形虚拟金属的Q值为3.64E+00，现有技术中的八边形虚拟金属的Q值为3.47E+00，其中，本发明的“十”字形虚拟金属的Q值最高，也就是说，将其引入到集成电路板中所带来的Q值减少最少，从而本发明的虚拟金属可以有效的减小电感器件的Q值降低幅度。

[0030] 进而，由于集成电路的制作是由多层电路板组成的，如图4、5以及图6所示，虚拟金属在多层的电路板上分别设置有一定数量的虚拟金属。其中图4中的虚拟金属301在不同层的电路板之中的分布排列方式是平行排列，即不同层之间的虚拟金属301在垂直于各层电路板方向上的投影会发生完全的相互重叠，即投影与单层的虚拟金属的排列分布是一样的；图5中的虚拟金属302在不同层的集成电路板之中的分布排列方式是错乱排列，即不同层之间的虚拟金属302在垂直于各层集成电路板方向上的投影会发生完全的相互重叠，部分重叠，以及相互错开的情况，虚拟金属的分布混乱。

[0031] 如图6所示，集成电路中的虚拟金属401在不同层集成电路板间分布排列，相邻两层的所述虚拟金属401在垂直于集成电路板间方向上的投影相互错开，这种虚拟金属的排列方式为交错排列方式(Cross Over mode)。

[0032] 在同样的虚拟金属分布密度的情况下，图6中的虚拟金属在不同层间交错排列的分布排列的方式与图4中的平行排列方式和5中的错乱排列方式分布排列的虚拟金属对比，其频率和Q值的对应关系如下表：

[0033]

[0034] 上表中1.15E+09，是指1.15*109，其余数值的表示方式与其类似。

[0035] 通过上表的数据可见，以第一组数据为例：在1.15E+09Hz下，本发明的交错排列方式的虚拟金属的Q值为6.88E+00，而现有技术中的平行排列方式的虚拟金属的Q值为6.27E+00，现有技术中的错乱排列方式的虚拟金属的Q值为5.98E+00，其中，本发明的交错排列方式的虚拟金属的Q值最高。也就是说，在同样的虚拟金属分布密度的情况下，将本发明的交错排列方式的虚拟金属引入到集成电路板中，其所带来的Q值减少最少，从而本发明的虚拟金属在不同层间交错排列分布，可以有效的减小电感器件的Q值降低幅度。

[0036] 含有图6所示的虚拟金属401集成电路板的制造方法为：首先，在一层集成电路板中成型所述虚拟金属401；然后，在接下来一层集成电路板中，在与前一层所述虚拟金属401垂直于集成电路板方向上的投影相互错开的位置，成型所述虚拟金属401。以此类推，成型完多层集成电路板中的全部的虚拟金属401。于是就得到了图6所示的不同层集成电路板的垂直剖面，呈现交错排列方式的虚拟金属401。

[0037] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。