一种硅基光电异质集成中的多量子阱混杂能带方法

摘要

本发明公开了一种硅基光电异质集成中的多量子阱混杂能带方法。该方法采用P离子注入诱导实现多量子阱能带混杂，包括以下过程：在进行III-V族外延时增加一层扩散缓冲层；生长一层氧化硅并进行标准光刻，刻蚀出注入窗口；进行P离子注入工艺；进行第一次快速退火后处理工艺，使注入区产生带隙波长的蓝移；利用标准光刻工艺，刻蚀掉部分区域的扩散缓冲层；进行第二次快速退火后处理工艺，使保留扩散缓冲层在原来的基础上再次产生带隙波长的蓝移，在具有相同量子阱结构的III-V族外延片上形成了具有三种不同带隙波长的区域。本发明为基于硅基异质光电集成技术的芯片内光互连系统中不同III-V族有源器件集成提供了材料基础。

权利要求

1.一种硅基光电异质集成中的多量子阱混杂能带方法，其特征在于，该方法包括：

在进行III-V族外延时在III-V族多量子有源区多层结构上增加一层扩散缓冲层；

在该扩散缓冲层上生长一层氧化硅并进行标准光刻，刻蚀出注入窗口，然后进行P离子注入工艺，并进行第一次快速退火后处理工艺，使注入区产生带隙波长的蓝移；以及利用标准光刻工艺，刻蚀掉部分区域的扩散缓冲层，进行第二次快速退火后处理工艺，使保留扩散缓冲层在原来的基础上再次产生带隙波长的蓝移，进而在具有相同量子阱结构的III-V族外延片上形成具有三种不同带隙波长的区域；

其中，所述第二次快速退火后处理工艺，其过程为：刻蚀掉部分区域的扩散缓冲层，进行第二次快速退火后处理工艺，在高温退火中，保留扩散缓冲层的区域可以继续提供空位使其扩散到多量子阱有源区，使得阱和垒的能带结构进一步蓝移，而刻蚀掉扩散缓冲层的区域则由于没有空位扩散到多量子阱有源区，因而阱和垒的能带结构不发生改变，带隙波长也就不再变化。

2.根据权利要求1所述的硅基光电异质集成中的多量子阱混杂能带方法，其特征在于，所述III-V族多量子有源区多层结构从下到上依次为：InP衬底、p型接触层、p型包层、多量子阱有源区、n型接触层和刻蚀停止层。

3.根据权利要求1所述的硅基光电异质集成中的多量子阱混杂能带方法，其特征在于，所述在III-V族多量子有源区多层结构上增加的一层扩散缓冲层，其厚度为500nm。

4.根据权利要求1所述的硅基光电异质集成中的多量子阱混杂能带方法，其特征在于，所述进行P离子注入工艺的步骤具体包括：首先在III-V族外延片表面生长一层氧化硅，厚度为300nm，用于对非注入区进行保护；然后进行标准光刻工艺，刻蚀掉注入窗口区域的氧化硅；接下来，进行P离子注入工艺，注入的工艺参数如时间、剂量、离子能量根据需要产生带隙波长偏调量的不同要求进行优化调节；最后进行快速退火工艺，该工艺过程使由于P离子注入在扩散缓冲层产生的大量空位扩散至多量子阱有源区，使得阱和垒层间相互扩散，导致其能带结构的改变，从而使带隙波长发生蓝移。

5.根据权利要求1所述的硅基光电异质集成中的多量子阱混杂能带方法，其特征在于，该方法最终形成的III-V族材料，形成了具有三种不同带隙波长的区域，该材料适用于将激光光源、光调制和光电检测器三中不同带隙波长要求的光子器件单片集成到同一芯片上。

说明书

一种硅基光电异质集成中的多量子阱混杂能带方法

技术领域

[0001] 本发明涉及硅基光电异质集成技术领域，特别涉及一种硅基光电异质集成中的多量子阱混杂能带方法。

背景技术

[0002] 硅基光电异质集成技术是实现高密度光电集成的理想平台，它使硅与III-V族半导体材料结合为“新型材料”，在此基础上研究实现各种有源、无源光子器件与微电子电路的半导体集成技术。它结合硅材料在微电子领域、无源光子领域的优势和III-V族材料在有源光子器件方面的优势。在未来构建芯片内光互连领域和集成化的光通信网络节点方面具有广阔的应用前景。

[0003] 以晶片键合技术为基础的硅基光电异质集成技术在近年来迅速发展。晶片键合技术可分为整片键合与单元模块键合，其中整片键合技术可以在一次外延基础上实现有源光子器件的大规模集成，集成效率和集成密度都很高。因而得到国内外研究学者的青睐。美国DARPAMTO项目资助UCSB大学和Intel公司，研究出晶片键合技术，并基于此技术研制成功倏逝波耦合的硅基混合集成激光器、探测器、半导体光放大器和带有前置放大(SOA)的光探测器。器件的性能已经达到III-V族材料器件的水平。

[0004] 对于构建芯片内光互连系统而言，需要异质集成激光器光源、光调制器、光放大器和光探测器等有源光子器件，这些器件需要不同的带隙波长以满足实现不同的功能，这给基于整片晶圆键合技术的硅基光电集成带来了很大的困难。目前欧洲IMEC和Ghent大学采用的单元模块键合技术，该技术采用聚合物BCB实现了III-V族单元模块(Die)与SOI片的键合，此方法虽然可以对不同的有源光子器件进行分别优化，但是需要复杂的对准、夹持工艺进行加工，设备昂贵、效率较低。

[0005] 在整片键合的芯片内光互连系统中，各种III-V族有源器件的多量子阱有源区是在同次外延中形成的，具有相同的结构和带隙波长。为了实现不同的功能，需要对材料带隙波长进行调节。离子注入诱导的多量子阱混杂能带技术为该问题的解决带来了希望，该技术采用成熟P离子注入工艺并结合快速退火技术。通过控制离子注入的能量和剂量，首先在空位缺陷扩散层产生一定浓度的空位缺陷，在快速退火过程中，通过控制退火温度和退火时间等工艺条件，使空位缺陷扩散到多量子阱区，使阱和垒进行混杂，改变量子阱能带结构，从而达到调节带隙波长的目的。该技术可以使同次外延生长的III-V族多量子阱结构产生多种不同的带隙波长。

发明内容

[0006] (一)要解决的技术问题

[0007] 有鉴于此，本发明的主要目的在于提供一种硅基光电异质集成中的多量子阱混杂能带方法，通过采用成熟P离子注入工艺并结合快速退火技术，在同次外延生长的III-V族多量子阱结构材料上产生多种不同的带隙波长的区域，以满足硅基光电异质集成的芯片内光互连系统中功能各异的有源光子器件对材料带隙波长的不同需求。

[0008] (二)技术方案

[0009] 为了实现上述目的，本发明采用了如下技术方案：

[0010] 一种硅基光电异质集成中的多量子阱混杂能带方法，该方法包括：

[0011] 在进行III-V族外延时在III-V族多量子有源区多层结构上增加一层扩散缓冲层；

[0012] 在该扩散缓冲层上生长一层氧化硅并进行标准光刻，刻蚀出注入窗口，然后进行P离子注入工艺，并进行第一次快速退火后处理工艺，使注入区产生带隙波长的蓝移；以及[0013] 利用标准光刻工艺，刻蚀掉部分区域的扩散缓冲层，进行第二次快速退火后处理工艺，使保留扩散缓冲层在原来的基础上再次产生带隙波长的蓝移，进而在具有相同量子阱结构的III-V族外延片上形成具有三种不同带隙波长的区域。

[0014] 上述方案中，所述III-V族多量子有源区多层结构从下到上依次为：InP衬底、p型接触层、p型包层、多量子阱有源区、n型接触层和刻蚀停止层。

[0015] 上述方案中，所述在III-V族多量子有源区多层结构上增加的一层扩散缓冲层，其厚度为500nm。

[0016] 上述方案中，所述进行P离子注入工艺的步骤具体包括：首先在III-V族外延片表面生长一层氧化硅，厚度为300nm，用于对非注入区进行保护；然后进行标准光刻工艺，刻蚀掉注入窗口区域的氧化硅；接下来，进行P离子注入工艺，注入的工艺参数如时间、剂量、离子能量根据需要产生带隙波长偏调量的不同要求进行优化调节；最后进行快速退火工艺，该工艺过程使由于P离子注入在扩散缓冲层产生的大量空位扩散至多量子阱有源区，使得阱和垒层间相互扩散，导致其能带结构的改变，从而使带隙波长发生蓝移。

[0017] 上述方案中，所述第二次快速退火后处理工艺，其过程为：刻蚀掉部分区域的扩散缓冲层，进行第二次快速退火后处理工艺，在高温退火中，保留扩散缓冲层的区域可以继续提供空位使其扩散到多量子阱有源区，使得阱和垒的能带结构进一步蓝移，而刻蚀掉扩散缓冲层的区域则由于没有空位扩散到多量子阱有源区，因而阱和垒的能带结构几乎不发生改变，带隙波长基本不变。

[0018] 上述方案中，该方法最终形成的III-V族材料，形成了具有三种不同带隙波长的区域，该材料适用于将激光光源、光调制和光电检测器三中不同带隙波长要求的光子器件单片集成到同一芯片上。

[0019] (三)有益效果

[0020] 从上述技术方案可以看出，本发明具有如下有益的技术效果：

[0021] 本发明提供的这种硅基光电异质集成中的多量子阱混杂能带方法，通过采用成熟P离子注入工艺并结合快速退火技术，在同次外延生长的III-V族多量子阱结构材料上产生多种不同的带隙波长的区域，满足了硅基光电异质集成的芯片内光互连系统中功能各异的有源光子器件对材料带隙波长的不同需求，为构建芯片内光互连系统中提供了材料基础。

附图说明

[0022] 图1为III-V族多量子阱外延片结构示意图。

[0023] 图2为P离子注入过程示意图。

[0024] 图3为第一次量子阱混杂过程示意图。

[0025] 图4为第二次量子阱混杂过程示意图。

[0026] 图5为包含三中不同带隙波长的区域的III-V族外延片结构示意图。

具体实施方式

[0027] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

[0028] 图1为III-V族多量子阱外延片结构示意图。图中101为III-V族衬底；102为p型接触层；103为p型包层；104为多量子阱有源区；105为n型接触层；106为刻蚀停止层；107为扩散缓冲层。

[0029] 图2为P离子注入过程示意图。首先在III-V族外延片表面生长氧化硅掩膜108，厚度为300nm。进行标准光刻工艺，刻蚀掉注入窗口区域的氧化硅，氧化硅的作用是对非注入区进行保护。接下来，进行P离子注入工艺，注入的工艺参数如时间、剂量、离子能量根据需要产生带隙波长偏调量的不同要求进行优化调节。P离子注入在扩散缓冲层107产生的大量可迁移的空位缺陷109。

[0030] 图3为第一次量子阱混杂过程示意图。在P离子注入工艺完成后，进行第一次快速退火工艺过程，该工艺过程使由于P离子注入在扩散缓冲层107产生的大量空位缺陷109，穿越刻蚀停止层106和n型接触层105，扩散至多量子阱有源区104，使得阱和垒层间相互扩散，导致其能带结构的改变，从而使带隙波长发生蓝移。

[0031] 图4为第二次量子阱混杂过程示意图。去掉剩余的氧化硅掩膜108，进行标准光刻工艺，刻蚀出扩散缓冲层图形。进行第二次快速退火工艺，在保留有扩散缓冲层的区域，其内部的空位缺陷在退火温度下会继续扩散至多量子阱区域104，进行进一步的量子阱混杂效应，使带隙波长发生更加深度的蓝移。而没有扩散缓冲层的区域，由于缺少了空位缺陷的来源，阱和垒的互扩散效应大大减弱，能带结构在退火条件下几乎不再发生变化，带隙波长不再蓝移。

[0032] 图5为包含三中不同带隙波长的区域的III-V族外延片结构示意图。完全腐蚀掉扩散缓冲层107后，形成包含三中不同带隙波长的区域的III-V族外延片。110区域带隙波长最长；111区域次之；112区域带隙波长最短。

[0033] 本发明实施例通过采用P离子注入诱导多量子阱混杂能带技术，在在具有相同量子阱结构的III-V族外延片上形成了具有三种不同带隙波长的区域。该技术解决了硅基光电异质集成的芯片内光互连系统中不同功能有源光子器件对材料带隙波长的不同需求的难题，为基于硅基异质光电集成技术的芯片内光互连系统中不同III-V族有源器件集成提供了材料基础。

[0034] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。