本发明涉及半导体存储器技术领域，公开了一种利用HSG电子抗蚀剂的纳米尺度非挥发性阻变存储器单元及其制备方法，该存储器主要包括：第一导电电极、由HSQ电子束抗蚀剂经电子束曝光和显影后形成的通孔及第一阻变材料、第二阻变材料、第二金属纳米层、第三阻变材料、第三导电电极。利用HSQ电子束抗蚀剂曝光显影后留下的部分作为通孔，通孔的直径可小至纳米量级，通孔底部未完全显影掉的HSQ电子束抗蚀剂可作为阻变材料的一部分或全部。利用本发明，可获得器件面积小、产率高、性能良好的电阻转变存储器，而且这种半导体存储器易于大规模集成和实用化。
1.一种纳米尺度非挥发性阻变存储器单元，其特征在于，该存储器单元包括：
第一导电电极之上的由HSQ电子束抗蚀剂经电子束曝光和显影
2.根据权利要求1所述的纳米尺度非挥发性阻变存储器单元，其特征在于，所述通孔是由HSQ电子束抗蚀剂曝光显影后留下的部分形成的，所述通孔的直径为5纳米至100纳米，深度为50纳米至100纳米；如果所述通孔底部的HSQ电子束抗蚀剂未完全显影掉，则通孔底部残余的HSQ电子束抗蚀剂用于作为第一阻变层，第一阻变层的厚度为10纳米至50纳米。
3.根据权利要求1所述的纳米尺度非挥发性阻变存储器单元，其特征在于，所述第一导电电极采用的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第一导电电极的厚度为10纳米至50纳米。
4.根据权利要求1所述的纳米尺度非挥发性阻变存储器单元，其特征在于，所述第二阻变层采用的材料为二元氧化物材料，包括氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼中的一种；所述第二阻变层的厚度为10纳米至50纳米。
5.根据权利要求1所述的纳米尺度非挥发性阻变存储器单元，其特征在于，所述第二金属纳米层采用的材料为金属性导电材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第二金属纳米层的厚度均为1纳米至3纳米。
6.根据权利要求1所述的纳米尺度非挥发性阻变存储器单元，其特征在于，所述第三阻变层采用的材料为二元氧化物材料，包括氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼中的一种；所述第三阻变层的厚度为10纳米至50纳米。
7.根据权利要求1所述的纳米尺度非挥发性阻变存储器单元，其特征在于，所述第三导电电极采用的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第三导电电极的厚度均为50纳米至200纳米。
8.一种制备纳米尺度非挥发性电阻转变存储器单元的方法，其特征在于，包括以下步骤：在含有选通晶体管接触插塞的介质层上形成阻变存储器的第一导电电极薄膜；
在第一导电电极薄膜上涂覆HSQ电子束抗蚀剂并进行电子束曝光、显影，在选通晶体管漏极接触插塞中心位置上方在第一导电电极薄膜上形成纳米尺度圆形HSQ电子束抗蚀剂通孔和第一阻变层；
在该纳米尺度圆形HSQ电子束抗蚀剂通孔上依次形成第二阻变层薄膜、第二金属纳米层薄膜、第三阻变层薄膜和第三导电电极薄膜；
光刻并依次刻蚀第三导电电极薄膜、第三阻变薄膜、第二金属纳米层薄膜、第二阻变层薄膜、HSQ电子束抗蚀剂和第一导电电极薄膜，在选通晶体管的漏极接触插塞上形成纳米尺度的阻变存储器；
完成后续工序，至少包括介质填充、平坦化和金属互连。
9.根据权利要求8所述的制备纳米尺度非挥发性电阻转变存储器单元的方法，其特征在于，所述形成阻变存储器的第一导电电极薄膜的步骤中，所述第一导电电极薄膜采用的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第一导电电极薄膜的厚度为10纳米至50纳米；所述形成第一导电电极薄膜的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积中的一种。
10.根据权利要求8所述的制备纳米尺度非挥发性电阻转变存储器单元的方法，其特征在于，所述形成纳米尺度圆形HSQ电子束抗蚀剂通孔和第一阻变层的步骤中，所述涂覆的HSQ电子束抗蚀剂的厚度为50纳米至100纳米；所述电子束曝光采用JEOL JBX-6300FS电子束光刻系统，加速电压为100KeV，电子束流小于200pA；所述显影采用TMAH或CD26显影液显影；所述通孔的直径为5纳米至100纳米，深度为50纳米至100纳米；所述第一阻变层为通孔底部未完全显影掉的HSQ电子束抗蚀剂，第一阻变层的厚度为10纳米至50纳米。
11.根据权利要求8所述的制备纳米尺度非挥发性电阻转变存储器单元的方法，其特征在于，所述形成第二阻变层薄膜、第二金属纳米层薄膜、第三阻变层薄膜和第三导电电极薄膜的步骤中，所述第二阻变层和第三阻变层采用的材料为二元氧化物材料，包括氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼中的一种；所述第二阻变层和第三阻变层的厚度均为10纳米至50纳米；
所述形成第二阻变层和第三阻变层的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积、溶胶-凝胶法中的一种；
所述第二金属纳米层的材料为金属性导电材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；
所述形成第二金属纳米层的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积中的一种；
所述第三导电电极的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；
所述形成第三导电电极薄膜的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积中的一种。
12.根据权利要求8所述的制备纳米尺度非挥发性电阻转变存储器单元的方法，其特征在于，所述形成纳米尺度的阻变存储器的步骤中，所述刻蚀采用反应离子刻蚀、电感耦合等离子刻蚀、电子回旋共振刻蚀方法中的一种；所述形成的纳米尺度的阻变存储器的直径为30纳米至150纳米。
一种纳米尺度非挥发性阻变存储器单元及其制备方法
技术领域
[0001] 本发明涉及半导体存储器技术领域，尤其涉及一种利用HSG电子抗蚀剂的纳米尺度非挥发性阻变存储器单元及其制备方法。
背景技术
[0002] 非挥发性存储器在不加电的情况下也能够长期保持存储的信息，既有ROM的特点，又有很高的存取速度。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。当前市场上的非挥发性存储器以闪存(Flash)为主流，但是闪存器件存在操作电压过大、操作速度慢、耐久力不够好以及由于在器件缩小化过程中过薄的隧穿氧化层将导致记忆时间不够长等缺点。理想的非挥发性存储器应具备操作电压低、结构简单、非破坏性读取、操作速度快、记忆时间(Retention)长、器件面积小、耐久力(Endurance)好等条件。
[0003] 目前已经对许多新型材料和器件进行了研究，试图来达到上述的目标，其中有相当部分的新型存储器器件都采用电阻值的改变来作为记忆的方式。其中阻变存储器(RRAM)主要是基于固态氧化物材料的电阻可变特性的。阻变存储器器件的基本结构为具有下电极11、阻变层12、上电极13的三明治结构，如图1所示，阻变层的电阻值在外加电场的作用下可以具有两种不同的状态(高阻和低阻，可以分别用来表征‘0’和‘1’两种状态)而且可以相互可逆转换，如图2所示。RRAM具有在32纳米节点及以下取代现有主流Flash存储器的潜力，因而成为目前新型存储器器件的一个重要研究方向。
[0004] 目前RRAM的材料体系包括：复杂的氧化物，例如Pr1-xCaxMnO3，钙钛矿材料SrTiO3和SrZrO3等；简单的二元金属氧化物，包括Cu、Ti、Ni、Ta、Hf、Nb等过渡族金属元素的氧化物。相比较其它的复杂材料，二元氧化物具有结构简单，制造容易，以及和现有CMOS工艺兼容的优点。阻变存储器目前存在的主要问题是器件尺寸大、阻变性能离散性大、稳定性差、从而不利于集成。
[0005] 另外，二元氧化物转变存储器的电阻转变特性和二元氧化物材料中的缺陷态有很强的关系，由于自然生长形成的缺陷态难以人工控制，所以导致目前基于二元氧化物材料电阻转变特性的存储器器件的产率不高，性能不稳定，如果能够在器件中加入金属纳米层，则可以人工调制缺陷态在氧化层中的分布，那么器件的产率将会得到较大提高。
发明内容
[0006] (一)要解决的技术问题
[0007] 针对上述现有阻变存储器存在的器件尺寸大、阻变性能离散性大、稳定性差的问题，本发明的目的在于提供一种利用HSG电子抗蚀剂的纳米尺度非挥发性阻变存储器单元。HSQ电子抗蚀剂经电子束曝光后形成非晶态的氧化硅，因此可利用HSQ电子抗蚀剂经电子束曝光显影后留下的部分作为制作纳米尺度阻变存储器的通孔，从而使阻变存储器具有器件尺寸小、性能均匀性和稳定性的优点。
[0008] 本发明的另一目的在于通过在阻变层中加入金属纳米层，人工调制缺陷态在氧化层中的分布，提高器件的产率。
[0009] 本发明的第三个目的在于提供了一种工艺简单、方便的采用电子束光刻制备上述利用HSG电子抗蚀剂的纳米尺度非挥发性阻变存储器单元的方法。
[0010] (二)技术方案
[0011] 为达到上述目的，本发明提供了一种纳米尺度非挥发性阻变存储器单元，该存储器单元包括：
[0012] 一选通晶体管；以及
[0013] 一阻变存储器，该阻变存储器包括：
[0014] 选通晶体管漏极接触插塞之上的第一导电电极；
[0015] 第一导电电极之上的由HSQ电子束抗蚀剂经电子束曝光和显影后形成的通孔及第一阻变层；
[0016] 通孔及第一阻变层之上的第二阻变层；
[0017] 第二阻变层之上的第二金属纳米层；
[0018] 第二金属纳米层之上的第三阻变层；以及
[0019] 第三阻变层之上的第三导电电极。
[0020] 上述方案中，所述通孔是由HSQ电子束抗蚀剂曝光显影后留下的部分形成的，所述通孔的直径为5纳米至100纳米，深度为50纳米至100纳米；如果所述通孔底部的HSQ电子束抗蚀剂未完全显影掉，则通孔底部残余的HSQ电子束抗蚀剂用于作为第一阻变层，第一阻变层的厚度为10纳米至50纳米。
[0021] 上述方案中，所述第一导电电极采用的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第一导电电极的厚度为10纳米至50纳米。
[0022] 上述方案中，所述第二阻变层采用的材料为二元氧化物材料，包括氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼中的一种；所述第二阻变层的厚度为10纳米至50纳米。
[0023] 上述方案中，所述第二金属纳米层采用的材料为金属性导电材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第二金属纳米层的厚度均为1纳米至3纳米。
[0024] 上述方案中，所述第三阻变层采用的材料为二元氧化物材料，包括氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼中的一种；所述第三阻变层的厚度为10纳米至50纳米。
[0025] 上述方案中，所述第三导电电极采用的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第三导电电极的厚度均为50纳米至200纳米。
[0026] 为达到上述目的，本发明还提供了一种制备纳米尺度非挥发性电阻转变存储器单元的方法，包括以下步骤：
[0027] 在含有选通晶体管接触插塞的介质层上形成阻变存储器的第一导电电极薄膜；
[0028] 在第一导电电极薄膜上涂覆HSQ电子束抗蚀剂并进行电子束曝光、显影，在选通晶体管漏极接触插塞中心位置上方在第一导电电极薄膜上形成纳米尺度圆形HSQ电子束抗蚀剂通孔和第一阻变层；
[0029] 在该纳米尺度圆形HSQ电子束抗蚀剂通孔上依次形成第二阻变层薄膜、第二金属纳米层薄膜、第三阻变层薄膜和第三导电电极薄膜；
[0030] 光刻并依次刻蚀第三导电电极薄膜、第三阻变薄膜、第二金属纳米层薄膜、第二阻变层薄膜、HSQ电子束抗蚀剂和第一导电电极薄膜，在选通晶体管的漏极接触插塞上形成纳米尺度的阻变存储器；
[0031] 完成后续工序，至少包括介质填充、平坦化和金属互连。
[0032] 上述方案中，所述形成阻变存储器的第一导电电极薄膜的步骤中，所述第一导电电极薄膜采用的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；所述第一导电电极薄膜的厚度为10纳米至50纳米；所述形成第一导电电极薄膜的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积中的一种。
[0033] 上述方案中，所述形成纳米尺度圆形HSQ电子束抗蚀剂通孔和第一阻变层的步骤中，所述涂覆的HSQ电子束抗蚀剂的厚度为50纳米至100纳米；所述电子束曝光采用JEOL JBX-6300FS电子束光刻系统，加速电压为100KeV，电子束流小于200pA；所述显影采用TMAH或CD26显影液显影；所述通孔的直径为5纳米至100纳米，深度为50纳米至100纳米；所述第一阻变层为通孔底部未完全显影掉的HSQ电子束抗蚀剂，第一阻变层的厚度为10纳米至50纳米。
[0034] 上述方案中，所述形成第二阻变层薄膜、第二金属纳米层薄膜、第三阻变层薄膜和第三导电电极薄膜的步骤中，所述第二阻变层和第三阻变层采用的材料为二元氧化物材料，包括氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼中的一种；所述第二阻变层和第三阻变层的厚度均为10纳米至50纳米；
[0035] 所述形成第二阻变层和第三阻变层的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积、溶胶-凝胶法中的一种；
[0036] 所述第二金属纳米层的材料为金属性导电材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；
[0037] 所述第二金属纳米层的厚度均为1纳米至3纳米；
[0038] 所述形成第二金属纳米层的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积中的一种；
[0039] 所述第三导电电极的材料为金属性导电电极材料，包括钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡中的一种；
[0040] 所述第三导电电极的厚度均为50纳米至200纳米；
[0041] 所述形成第三导电电极薄膜的方法为原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积中的一种。
[0042] 上述方案中，所述形成纳米尺度的阻变存储器的步骤中，所述刻蚀采用反应离子刻蚀、电感耦合等离子刻蚀、电子回旋共振刻蚀方法中的一种；所述形成的纳米尺度的阻变存储器的直径为30纳米至150纳米。
[0043] (三)有益效果
[0044] 从上述技术方案可以看出，本发明具有以下有益效果：
[0045] 1、利用本发明，采用简单二元氧化物作为阻变材料，使阻变存储器具有材料和工艺简单、器件性能易控的优点。
[0046] 2、利用本发明，HSQ电子抗蚀剂经电子束曝光后形成非晶态的氧化硅，因此可利用HSQ电子抗蚀剂经电子束曝光显影后留下的部分作为制作纳米尺度阻变存储器的通孔和隔离介质，由于阻变存储器的器件面积取决于该通孔底部的面积，因而通过控制电子束光刻工艺可以最大限度地缩小器件面积，有利于实现大规模集成和高密度存储。
[0047] 3、相比较与传统的通过介质沉积、光刻、刻蚀工艺形成通孔的方法，本发明直接利用曝光、显影后留下的HSQ电子束抗蚀剂作为通孔，工艺步骤大大简化。
[0048] 4、本发明的存储器器件具有结构简单、器件面积小、产率高、成本低、性能良好、易集成、与传统的硅平面CMOS工艺兼容的优点，有利于本发明的广泛推广和应用。
[0049] 5、本发明提供的阻变存储器单元的加工工艺简单可靠，而且与传统CMOS工艺兼容，易于铜互连或铝互连后端工艺集成，为器件的大规模集成和实用化打下基础。
附图说明
[0050] 图1为阻变存储器的基本结构示意图。
[0051] 图2为阻变存储器理想的电流电压曲线示意图。
[0052] 图3为本发明提出的利用HSG电子抗蚀剂的具有新型结构的纳米尺度非挥发性阻变存储器单元结构示意图。
[0053] 图4为本发明采用的具有接触插塞和保护介质的选通晶体管的结构示意图。
[0054] 图5为本发明提出的在含有选通晶体管接触插塞的介质层上形成阻变存储器的第一导电电极薄膜和涂覆HSQ电子抗蚀剂的示意图。
[0055] 图6为电子束曝光图形，斜线区域为曝光区域。
[0056] 图7为本发明提出的通过对HSQ电子抗蚀剂进行电子束曝光、显影，在选通晶体管漏极接触插塞中心位置上方在第一导电电极薄膜上形成纳米尺度圆形HSQ电子束抗蚀剂通孔的示意图，此图对应于没有第一阻变层的情况。
[0057] 图8为本发明提出的通过对HSQ电子抗蚀剂进行电子束曝光、显影，在选通晶体管漏极接触插塞中心位置上方在第一导电电极薄膜上形成纳米尺度圆形HSQ电子束抗蚀剂通孔及第一阻变层的示意图，此图对应于有第一阻变层的情况。
[0058] 图9为本发明提出的依次形成第二阻变层薄膜、第二金属纳米层薄膜、第三阻变层薄膜、第三导电电极薄膜，此图对应于没有第一阻变层的情况。
[0059] 图10为本发明提出的依次形成第二阻变层薄膜、第二金属纳米层薄膜、第三阻变层薄膜、第三导电电极薄膜，此图对应于有第一阻变层的情况。
[0060] 图11为本发明提出的光刻、依次刻蚀第三导电电极薄膜、第三阻变薄膜、第二金属纳米层薄膜、第二阻变层薄膜、HSQ电子束抗蚀剂和第一导电电极薄膜，仅在选通晶体管的漏极接触插塞上形成纳米尺度的阻变存储器的示意图，此图对应于没有第一阻变层的情况。
[0061] 图12为本发明提出的光刻、依次刻蚀第三导电电极薄膜、第三阻变薄膜、第二金属纳米层薄膜、第二阻变层薄膜、HSQ电子束抗蚀剂和第一导电电极薄膜，仅在选通晶体管的漏极接触插塞上形成纳米尺度的阻变存储器的示意图，此图对应于有第一阻变层的情况。
[0062] 附图中器件、部件名称与符号对照：
[0063] 11：阻变存储器的下电极
[0064] 12：阻变存储器的阻变层
[0065] 13：阻变存储器的上电极
[0066] 100：选通晶体管的硅衬底
[0067] 101：不同选通晶体管之间的隔离槽
[0068] 102：选通晶体管的源区
[0069] 103：选通晶体管的漏区
[0070] 110：选通晶体管的栅区
[0071] 111：选通晶体管的栅介质层
[0072] 112：选通晶体管的栅电极
[0073] 113：选通晶体管的低电阻层
[0074] 114：选通晶体管的栅区侧墙
[0075] 120：第一层间介质
[0076] 121：选通晶体管的源极接触插塞
[0077] 122：选通晶体管的漏极接触插塞
[0078] 123：选通晶体管的栅极接触插塞
[0079] 201：阻变存储器的第一导电电极薄膜
[0080] 202：曝光显影前的HSQ电子束抗蚀剂
[0081] 203：曝光显影后构成通孔的HSQ电子束抗蚀剂
[0082] 204：曝光显影后残留的HSQ电子束抗蚀剂即第一阻变层
[0083] 205：阻变存储器的第二阻变层薄膜
[0084] 206：阻变存储器的第二金属纳米层薄膜
[0085] 207：阻变存储器的第三阻变层薄膜
[0086] 208：阻变存储器的第三导电电极薄膜
[0087] 211：阻变存储器的第一导电电极
[0088] 213：HSQ电子束抗蚀剂通孔
[0089] 215：阻变存储器的第二阻变层
[0090] 216：阻变存储器的第二金属纳米层
[0091] 217：阻变存储器的第三阻变层
[0092] 218：阻变存储器的第三导电电极
具体实施方式
[0093] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0094] 如图3所示，图3为本发明提出的利用HSG电子抗蚀剂的具有新型结构的纳米尺度非挥发性阻变存储器单元结构示意图。HSQ电子抗蚀剂经电子束曝光后形成非晶态的氧化硅，因此可利用HSQ电子抗蚀剂经电子束曝光显影后留下的部分作为制作纳米尺度阻变存储器的隔离介质和通孔213。如果通孔底部的HSQ电子束抗蚀剂未完全显影掉，则通孔底部残余的HSQ电子束抗蚀剂可作为第一阻变层204。由于阻变存储器的器件面积取决于该通孔底部的面积，因而通过控制电子束光刻工艺可以最大限度地缩小器件面积，有利于实现大规模集成和高密度存储。
[0095] 图3所示的存储器单元包括：一个选通晶体管和一个阻变存储器，阻变存储器的下电极(即第一导电电极)与选通晶体管漏极接触插塞直接相连。选通晶体管主要包括：硅衬底100、隔离槽101、源区102、漏区103、栅区110(包括、栅介质层111、栅电极112、低电阻层113、侧墙114)、第一层间介质120、源极接触插塞121、漏极接触插塞122、栅极接触插塞123。阻变存储器包括：第一导电电极211、HSQ电子束抗蚀剂通孔213、曝光显影后通孔底部残留的HSQ电子束抗蚀剂即第一阻变层204、第二阻变层215、第二金属纳米层216、第三阻变层217、第三导电电极218。
[0096] 采用电子束光刻制备如图3所示的利用HSG电子抗蚀剂的具有新型结构的纳米尺度非挥发性阻变存储器单元的工艺流程如下：
[0097] 如图4所示，采用具有硅衬底100、隔离槽101、源区102、漏区103、栅区110(包括、栅介质层111、栅电极112、低电阻层113、侧墙114)、第一层间介质120、源极接触插塞121、漏极接触插塞122、栅极接触插塞123的晶体管作为选通晶体管，选通晶体管的层间介质和电极接触插塞的上表面已作平坦化处理。
[0098] 如图5所示，在选通晶体管的嵌有接触插塞121、122、123的第一层间介质120上采用原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积等方法形成阻变存储器的厚度为10纳米至50纳米的钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡等第一导电电极薄膜201。
[0099] 如图5所示，在第一导电电极薄膜201上旋涂50纳米至100纳米厚的HSQ电子束抗蚀剂202。
[0100] 如图6、图7和图8所示，采用JEOL JBX-6300FS电子束光刻系统对HSQ电子束抗蚀剂202进行电子束曝光，加速电压为100KeV，电子束流小于200pA；然后采用TMAH或CD26显影液显影。曝光图形如图6所示，图6中斜线区域即为曝光区域，由于HSQ为负性电子抗蚀剂，曝光的区域在显影后会留下来，未曝光的区域在显影后会被去除，从而形成如图7所示的通孔结构；如果图6中中心位置处未曝光的圆形区域直径很小，如只有10纳米至100纳米，电子束曝光过程中邻近效应及电子散射会十分明显，该圆形区域也会被部分弱曝光，从而会在通孔的底部残留部分HSQ电子束抗蚀剂204，如图8所示，由于电子束曝光和显影后留下的HSQ电子束抗蚀剂为非晶态的氧化硅，因此通孔的底部残留的HSQ电子束抗蚀剂204可以作为第一阻变层。图7和图8中通孔的直径为5纳米至100纳米，深度为50纳米至100纳米。第一阻变层的厚度为10纳米至50纳米。
[0101] 如图9和图10所示，在通孔203和第一阻变层204上采用原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积、溶胶-凝胶法形成10纳米至50纳米厚的氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼等第二阻变层薄膜205；采用原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积等方法形成厚度为1纳米至3纳米的钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡等第二金属纳米层薄膜206；采用原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积、溶胶-凝胶法形成10纳米至50纳米厚的氧化铪、氧化锆、氧化铝、氧化硅、氧化钨、氧化钽、氧化镍、氧化钛、氧化铜、氧化锌、氧化锰、氧化镁、氧化铌、氧化钒和氧化钼等第三阻变层薄膜207；采用原子层沉积、溅射、蒸发、脉冲激光沉积、化学气相沉积等方法形成厚度为50纳米至200纳米的钨、钛、铝、铜、铝铜合金、铂、金、银、铁、锌、镍、铬、钽、氮化钛、氮化钽、石墨、氧化铟锡等第三导电电极薄膜208。
[0102] 如图11和图12所示，光刻、采用反应离子刻蚀、电感耦合等离子刻蚀、电子回旋共振刻蚀等方法依次刻蚀第三导电电极薄膜208、第三阻变薄膜207、第二金属纳米层薄膜206、第二阻变层薄膜205、HSQ电子束抗蚀剂203和第一导电电极薄膜201，仅在选通晶体管的漏极接触插塞122上形成直径为30纳米至150纳米的纳米尺度的阻变存储器，该阻变存储器包括：第一导电电极211、HSQ电子束抗蚀剂通孔213、曝光显影后通孔底部残留的HSQ电子束抗蚀剂即第一阻变层204、第二阻变层215、第二金属纳米层216、第三阻变层217、第三导电电极218。
[0103] 完成平坦化、金属互连等后续工序。
[0104] 实施例
[0105] 在本发明的一个实施例中，插塞121、122、123均采用钨塞(图4)；磁控溅射沉积20纳米厚的铂作为第一导电电极材料201(图5)；涂覆一层厚度为50纳米的HSQ负性电子束抗蚀剂202(图5)；采用JEOLJBX-6300FS电子束光刻系统在100KeV加速电压下、在100pA束流下用图6左图所示的图形进行电子束曝光；显影，形成直径为50纳米的圆形电子束抗蚀剂图形即通孔203(图7)；原子层沉积15纳米厚的氧化铪阻变薄膜205(图9)；磁控溅射沉积2纳米厚的铜作为第二金属纳米层薄膜206(图9)；原子层沉积15纳米厚的氧化铪阻变薄膜207(图9)；磁控溅射沉积30纳米厚的铜作为第三导电电极薄膜208(图9)；光刻、采用各向异性的电感耦合等离子刻蚀工艺依次刻蚀第三导电电极薄膜208、第三阻变薄膜207、第二金属纳米层薄膜206、第二阻变层薄膜205、HSQ通孔203和第一导电电极薄膜
201，仅在选通晶体管的漏极接触插塞122上形成直径为50纳米的阻变存储器(图11)；完成平坦化、金属互连等后续工序，完成整个器件的基本结构。
[0106] 以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
