一种基于SORA平台的空时编码调制跳频系统同步捕获方法

摘要

本发明涉及一种基于SORA平台的空时编码调制跳频系统同步捕获方法，属于通信技术领域，涉及空时编码调制的跳频通信系统，尤其是该系统的同步方法。本发明解决了现有的时空编码调制的跳频系统同步困难的问题，利用跳频频率图案和同步PN序列信息，在接收端获得早迟门同步信号序列，通过同步信号的早迟门序列与多路本地PN并行相关，并充分利用SORA平台的计算资源，在不增加系统实现复杂度的基础上，完成低延时的同步捕获，完善了空时编码调制的跳频系统。

权利要求

1.一种空时编码调制的跳频系统中的同步捕获方法，其特征在于，该方法包括以下步骤：步骤1：同步处理开始时，接收端采用与发送方相同的跳频同步频率图案，以该跳频同步频率图案的任一个频率作为起始频率进行解跳处理。

步骤2：解跳时，分别对该跳的早门和迟门信号进行A/D转换，再经过快速傅里叶变换2

和取模平方处理(即|FFT|)，并将该跳得到的每跳所携带的早迟门调制信息，与之前N-1个早迟门调制信息分别组成早门序列和迟门序列。

步骤3将得到的早迟门序列与接收端本地PN序列进行K路并行相关处理，判断是否有相关峰出现(归一化相关检测值不小于归一化相关门限)。

步骤4：若一定时间内没有相关峰输出，更换起始频率，返回步骤2；若存在则进入步骤

5。

步骤5：进行捕获验证。如果连续V(V值可根据系统虚警概率等指标决定)个同步PN序列相关检测都检测到相关峰大于或等于同步捕获门限值，则同步捕获成功，系统转入同步跟踪状态；反之下一跳更改本地初始频率，转入步骤2重新进行同步捕获。

2.根据权利要求1所述的空时编码调制的跳频系统中的同步捕获方法，其特征在于在同步捕获机制不完善的空时编码调制的跳频系统中实现同步。

3.根据权利要求1所述的空时编码调制的跳频系统中的同步捕获方法，其特征在于通过Microsoft SORA平台将同步捕获方法实际实现，并利用平台计算资源，在不增加系统实现复杂度的基础上，完成低延时的同步捕获。

4.根据权利要求1所述的空时编码调制的跳频系统中的同步捕获方法，其特征在于在接收端将接收信号分为早、迟门信号序列，并行处理。

说明书

一种基于SORA平台的空时编码调制跳频系统同步捕获方

法

技术领域

[0001] 本发明属于无线传输系统领域，是一种基于SORA平台的空时编码调制跳频系统同步捕获方法。

背景技术

[0002] 跳频通信是扩谱技术之一。它有抗干扰和抗截获的优势，因而被广泛使用于军用及民用领域。空时编码调制在高速无线通信领域中有明显的优势。通过多天线空时编码调制，系统可以获得分集增益，以减弱多径衰落信道的影响。此外，还可以提高传输速率及系统容量。

[0003] 在 现 有 研 究成 果 (Hongmin Den，Tao Li，Qionghua Wang，Hongbin Li“A Novel Chaotic Slow FH System Based on Differential Space-Time Modulaion”，2008International Conference on Embedded Software and Systems Symposia)中，已存在合并跳频技术和空时编码调制的系统方案。在该方案所提出的空时编码调制的跳频系统中如附图1所示：

[0004] 首先，由单位能量星座图产生的符号流{si}，映射入代表空时编码调制的矩阵[0005]

[0006] 得到空时编码信号。

[0007] 其次，在系统跳频设置中，由PN序列控制频率合成器产生时变、伪随机的载波频率。并将之前产生的空时编码调制编码符号流调制于变化的载频上。在接收端，我们再通过解跳频，空时解码及解调获得信息码元。

[0008] 在以上的系统中，默认了接收端与发送端已经处于同步状态，没有提出实现同步捕获的方法，这使得以上系统无法在实际中实现。

[0009] 而当前平台Microsoft SORA采用LUT、Cache缓存、SIMO等机制保证了算法的低延时，为码同步提供了发展空间，另外由于Microsoft SORA可通过PCIe高速总线与计算机CPU相接，可以保证平台的并行运算能力。

发明内容

[0010] 本发明涉及一种基于SORA平台实现空时编码调制的跳频系统同步捕获方法，实现了空时编码调制的跳频系统收发的同步。

[0011] 本发明以双发单收为模型阐述同步捕获方法，但由于本发明提出的同步捕获方法并不依赖与发送端数量及时空编码变化，所以同样可以适用于发送端多于两个的时空编码调制的跳频系统。

[0012] 本发明通过利用跳频序列图案和同步PN序列图案，在SORA平台上实现了空时编码调制的跳频系统的同步。

[0013] 设定系统发送采用M个同步跳频频率调制长度为N的同步序列(M≤N，K＝N/M，K为正整数)，其中M个同步跳频频率F＝{f0，f1，…，fM-1}构成一个同步跳频频率图案(为方便接收端解跳，对于本系统中两个发送端的同步跳频频率图案相同)，而发送端在发送信号之前需发送同步码片——PNi，每个码片经过空时编码及跳频调制形成两组分别在两个天线中发送的调制码片，每个天线上N个调制码片构成一个PN序列图案，而在接收端，单天线接收到的信号为发送端双天线发送信号通过信道后的叠加，因此在接收端得到一组PN序列图案(与发送端时空编码前的PN序列图案不同，但可以相互推导得到)，又因为发送端两个天线跳频频率图案相同，所以接收端接收的信号跳频图案与发送端相同，跳频频率图案和PN序列图案构成一个频率和PN序列双图案。在附图2中所示的是跳频频率-PN序列双图案及接收端接收到序列情况。

[0014] 在接收端，对当前跳同步信号解跳，生成解跳后同步信号，在时间上将该解跳后同步信号分成两个半跳信号分析，将前半跳和后半跳信号各形成信号序列分别称为早门、迟门信号序列。结合早迟门信号序列可以通过与本地PN序列相关的方法实现同步。

[0015] 系统同步捕获具体框图如附图3所示，包括以下步骤：

[0016] 步骤1：同步处理开始时，接收端采用与发送方相同的跳频同步频率图案，以该跳频同步频率图案的任一个频率作为起始频率进行解跳处理。

[0017] 步骤2：解跳时，分别对该跳的早门和迟门信号进行A/D转换，再经过快速傅里叶2
变换和取模平方处理(即|FFT|)，并将该跳得到的每跳所携带的早迟门调制信息，与之前N-1个早迟门调制信息分别组成早门序列和迟门序列。

[0018] 步骤3将得到的早迟门序列与接收端本地PN序列进行K路并行相关处理，判断是否有相关峰出现(归一化相关检测值不小于归一化相关门限)。

[0019] 步骤4：若一定时间内没有相关峰输出，更换起始频率，返回步骤2；若存在则进入步骤5。

[0020] 步骤5：进行捕获验证。如果连续V(V值可根据系统虚警概率等指标决定)个同步PN序列相关检测都检测到相关峰大于或等于同步捕获门限值，则同步捕获成功，系统转入同步跟踪状态；反之下一跳更改本地初始频率，转入步骤2重新进行同步捕获。

[0021] 本发明实现了空时编码调制跳频系统的同步捕获，充分利用跳频频率图案和同步序列信息，获得早迟门同步信号序列，利用SORA平台的并行处理能力，实现早迟门信号序列与本地K组PN序列的相关处理，可在不增加系统实现复杂度的基础上，完成低延时的同步捕获。解决了空时编码调制跳频通信系统的技术难点，为空时编码和跳频技术之间的融合提供了必要条件。

附图说明

[0022] 图1是空时编码调制跳频系统的模型框图。

[0023] 图2是跳频频率-PN序列双图案。

[0024] 其中：M是同步跳频频率个数；N是同步PN序列长度。

[0025] 图3是同步捕获系统整体链路图。

[0026] 图4是本发明提供的一种空时编码调制跳频系统的同步捕获方法流程图。

[0027] 图5是实现同步后接收端模型框图。

具体实施方式

[0028] 附图4中描述的是算法实现的流程图，在实际实现中可以通过在SORA平台上编程实现，其中考虑到SORA平台，具有出色的并行计算能力，以上算法，尤其是步骤3可通过多线程编程实现，这既使结构简单，又保证了相关同步算法可以较快实现。因此，可应用本发明的同步方法于编码调制跳频系统的接收端中。

[0029] 附图5描述的即为实现同步后的接收端模型。在未同步的初始条件下，系统在接收端可以利用同步PN序列实现同步捕获，从而能在信号码元时隙中实现同步跟踪，使得接收跳频信号可以在同步下解跳。解跳之后只要通过空时解码算法，即可在接收端复原发送信号。