本发明提供一种双路输出电荷泵电路，运算放大器A1的同相输入端和运算放大器A2的反相输入端均与基准电压源相连，运算放大器A1和运算放大器A2的输出端分别连接电压控制电流源I1和电压控制电流源I2的控制端；电压控制电流源I1的负端与双掷时钟控制开关中的第一定触点相连，电压控制电源I2的正端与双掷时钟控制开关中的第二定触点相连；第一动触点和第四动触点均与电荷泵P1的时钟控制信号端CLKA以及电荷泵P2的时钟控制信号端CLKB相连，所述第二动触点和第三动触点均与电荷泵P1的时钟控制信号端CLKB以及电荷泵P2的时钟控制信号端CLKA相连；所述电荷泵P1和电荷泵P2输出端都与总电压输出端Vout相连。
1.一种双路输出电荷泵电路，其特征在于，包括：电荷泵P1和电荷泵P2、运算放大器A1和A2、双掷时钟控制开关、电阻R1和电阻R2、电压控制电流源I1和I2；
其中，所述运算放大器A1的同相输入端和运算放大器A2的反相输入端均与基准电压源相连，所述运算放大器A1和运算放大器A2的输出端分别连接所述电压控制电流源I1和电压控制电流源I2的控制端；
所述电压控制电流源I1的负端与双掷时钟控制开关中的第一定触点相连，所述电压控制电流源I2的正端与双掷时钟控制开关中的第二定触点相连；
所述双掷时钟控制开关中还包括与所述第一定触点对应的第一动触点和第二动触点，以及与所述第二定触点对应的第三动触点和第四动触点；
在双掷时钟控制开关的第一状态下，所述第一定触点与第一动触点接通，所述第二定触点与第三动触点接通；在双掷时钟控制开关的第二状态下，所述第一定触点与第二动触点接通，所述第二定触点与第四动触点接通；
所述第一动触点和第四动触点均与电荷泵P1的时钟控制信号端CLKA以及电荷泵P2的时钟控制信号端CLKB相连，所述第二动触点和第三动触点均与电荷泵P1的时钟控制信号端CLKB以及电荷泵P2的时钟控制信号端CLKA相连；
所述电荷泵P1和电荷泵P2输出端都与总电压输出端Vout相连，总电压输出端Vout还通过串联的电阻R1和电阻R2接地，所述电阻R1和电阻R2之间的公共端与运算放大器A1的反相输入端以及运算放大器A2的正相输入端相连。
2.根据权利要求1所述的双路输出电荷泵电路，其特征在于，所述运算放大器A1和运算放大器A2均包括：NMOS管M1和NMOS管M2，以及PMOS管M3和PMOS管M4、PMOS管M5；
其中，所述NMOS管M1的栅极作为该运算放大器的同相输入端，NMOS管M2的栅极作为该运算放大器的反相输入端；
所述NMOS管M1的漏极与PMOS管M3的漏极相连；
PMOS管M3和PMOS管M4的栅极相连，并且都与PMOS管M3的漏极相连；
PMOS管M3的源极和PMOS管M4的源极都和电源VDD相连，PMOS管M4的漏极与NMOS管M2的漏极相连；
NMOS管M1和NMOS管M2的源极相连，并且都与PMOS管M5的漏极相连，所述PMOS管M5的源极接地；
NMOS管M2的漏极与该运算放大器的输出端Vo相连。
一种双路输出电荷泵电路
技术领域
[0001] 本发明属于存储器技术领域，尤其涉及一种电流控制的双路输出电荷泵电路。
背景技术
[0002] 电荷泵电路是一种运用电荷在电容中的积累来产生高压的电路，该电路被广泛应用在非易失性存储器电路中。
[0003] 现有的电荷泵电路一般采用控制振荡器间歇振荡的方式使输出电压保持稳定，输出纹波较大，同时还存在过充的问题，大大降低了电荷泵的效率。
发明内容
[0004] 有鉴于此，本发明的目的在于提供一种双路输出电荷泵电路，输出波纹较小，而且电路结构减小了。
[0005] 为实现上述目的，本发明的一个实施例提供一种双路输出电荷泵电路，包括：电荷泵P1和电荷泵P2、运算放大器A1和A2、双掷时钟控制开关、电阻R1和电阻R2、电压控制电流源I1和I2；
[0006] 其中，所述运算放大器A1的同相输入端和运算放大器A2的反相输入端均与基准电压源相连，所述运算放大器A1和运算放大器A2的输出端分别连接所述电压控制电流源I1和电压控制电流源I2的控制端；
[0007] 所述电压控制电流源I1的负端与双掷时钟控制开关中的第一定触点相连，所述电压控制电源I2的正端与双掷时钟控制开关中的第二定触点相连；
[0008] 所述双掷时钟控制开关中还包括与所述第一定触点对应的第一动触点和第二动触点，以及与所述第二定触点对应的第三动触点和第四动触点；
[0009] 在双掷时钟控制开关的第一状态下，所述第一定触点与第一动触点接通，所述第二定触点与第三动触点接通；在双掷时钟控制开关的第二状态下，所述第一定触点与第二动触点接通，所述第二定触点与第四动触点接通；
[0010] 所述第一动触点和第四动触点均与电荷泵P1的时钟控制信号端CLKA以及电荷泵P2的时钟控制信号端CLKB相连，所述第二动触点和第三动触点均与电荷泵P1的时钟控制信号端CLKB以及电荷泵P2的时钟控制信号端CLKA相连；
[0011] 所述电荷泵P1和电荷泵P2输出端都与总电压输出端Vout相连，总电压输出端Vout还通过串联的电阻R1和电阻R2接地，所述电阻R1和电阻R2之间的公共端与运算放大器A1的反相输入端以及运算放大器A2的正相输入端相连。
[0012] 根据本发明实施例，一个时钟周期内的两个半周期内都能对输出电容进行充电，所以本发明中的双路输出结构提高了电荷泵输出电压的稳定性，减小了输出波纹。
附图说明
[0013] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014] 图1是本发明提供的一种双路输出电荷泵电路的示意图；
[0015] 图2是图1中的运算放大器的一种具体实现电路示意图；
[0016] 图3是图1中的电荷泵的一种具体实现电路示意图。
具体实施方式
[0017] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0018] 图1示出了本发明提供的一种双路输出电荷泵电路的示意图，该电路包括：电荷泵P1和电荷泵P2、运算放大器A1和A2、双掷时钟控制开关、电阻R1和电阻R2，其中，电压控制电流源I1和I2。
[0019] 其中，运算放大器A1的同相输入端VP和运算放大器A2的反相输入端VN均与基准电压源Vref相连。运算放大器A1和运算放大器A2的输出端分别连接电压控制电流源I1和电压控制电流源I2的控制端。
[0020] 电压控制电流源I1的负端与双掷时钟控制开关S中的第一定触点S1相连，电压控制电源I2的正端与双掷时钟控制开关S中的第二定触点S2相连。
[0021] 双掷时钟控制开关S中还包括与第一定触点S1对应的第一动触点B1和第二动触点B2，以及与所述第二定触点S2对应的第三动触点B3和第四动触点B4。
[0022] 在双掷时钟控制开关S的第一状态下，第一定触点S1与第一动触点B1接通，所述第二定触点S2与第三动触点B3接通；在双掷时钟控制开关S的第二状态下，所述第一定触点S1与第二动触点B2接通，所述第二定触点S2与第四动触点B4接通。
[0023] 第一动触点B1和第四动触点B4均与电荷泵P1的时钟控制信号端CLKA以及电荷泵P2的时钟控制信号端CLKB相连，所述第二动触点B2和第三动触点B3均与电荷泵P1的时钟控制信号端CLKB以及电荷泵P2的时钟控制信号端CLKA相连。时钟控制信号端CLKA和时钟控制信号端CLKB输入的时钟控制信号总是一对相位相反的控制信号。
[0024] 电荷泵P1和电荷泵P2输出端都与总电压输出端Vout相连，总电压输出端Vout还通过串联的电阻R1和电阻R2接地，所述电阻R1和电阻R2之间的公共端与运算放大器A1的反相输入端以及运算放大器A2的正相输入端相连。
[0025] 在现有技术的方案中采用了单路电荷泵输出的方案，电荷泵在一个时钟周期内只有半个周期对输出电容进行充电操作，而图1示出的本发明的技术方案中将两个电荷泵P1和P2的电压输出端都与总电压输出端Vout相连，因此在一个时钟周期内的两个半周期内都能对输出电容进行充电，所以本发明中的双路输出结构提高了电荷泵输出电压的稳定性，减小了输出波纹。
[0026] 为了实现上述图1中的电路，本发明提出了一种具体结构的运算放大器，该运算放大器的结构可以用在图1中的运算放大器A1和A2上。
[0027] 参见图2，该运算放大器的具体结构包括NMOS管M1和NMOS管M2，以及PMOS管M3、PMOS管M4和PMOS管M5。
[0028] 其中，NMOS管M1的栅极作为该运算放大器的同相输入端，NMOS管M2的栅极作为该运算放大器的反相输入端；
[0029] NMOS管M1的漏极与PMOS管M3的漏极相连；
[0030] PMOS管M3和PMOS管M4的栅极相连，并且都与PMOS管M3的漏极相连；
[0031] PMOS管M3的源极和PMOS管M4的源极都和电源VDD相连，PMOS管M4的漏极与NMOS管M2的漏极相连；
[0032] NMOS管M1和NMOS管M2的源极相连，并且都与PMOS管M5的漏极相连，PMOS管M5的源极接地，M5的栅极接一个预先定义的电平VBIAS，使NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5均工作于饱和区。
[0033] NMOS管M1的漏极与该运算放大器的输出端Vo相连。
[0034] 此外，图3还示出了本发明提供的一种具体的电荷泵的示意图。其由多个构成。每级由一个二极管连接的NMOS管及一个电容器构成；电容器的一端接NMOS管的源极，另一端接时钟信号。
[0035] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
