本发明公开了一种控制变频器功率变换的方法、设备和系统，本发明的方法包括：第一芯片、第二芯片接收控制变频器内半导体器件通/断的控制命令；所述第二芯片从所述控制命令中解析出执行该命令的时间点，在所述时间点向所述第一芯片发送执行所述控制命令的触发信号；所述第一芯片判断接收到所述触发信号与接收的到控制命令为相同的操作、且所述时间点在当前的通信周期内，则在所述时间点执行所述控制命令。本发明由于在准确的时间点控制半导体器件的通/断，从而降低了变频器输出的谐波，提高了功率控制的稳定性。
1.一种控制变频器功率变换的方法，其特征在于，包括以下步骤：
第一芯片、第二芯片接收控制变频器内半导体器件通/断的控制命令；
所述第二芯片从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点，在所述时间点向所述第一芯片发送执行所述第一状态跳变指令的触发信号；
所述第一芯片从所述控制命令中解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；所述第一芯片判断接收到第一状态跳变指令与第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令；
所述第一芯片如果判断到第一状态跳变指令与第二状态跳变指令为不同的操作，或所述时间点不在当前的通信周期内，则在所述通信周期结束时执行第二状态跳变指令。
2.根据权利要求1所述的方法，其特征在于，所述第一芯片为包含ROM的数字处理芯片；所述第二芯片为包含RAM的数字处理芯片。
3.根据权利要求2所述的方法，其特征在于，所述第一芯片为CPLD芯片；所述第二芯片为FPGA或DSP芯片。
4.根据权利要求3所述的方法，其特征在于，CPLD芯片接收的所述控制命令为光信号，经过光电转换后发送至所述第二芯片。
5.一种控制变频器功率变换的设备，其特征在于，包括：
用于接收控制变频器内半导体器件通/断的控制命令的第一芯片和第二芯片；
所述第二芯片，用于从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点，在所述时间点向所述第一芯片发送执行第一状态跳变指令的触发信号；
所述第一芯片，用于从所述控制命令中解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；判断接收到的第一状态跳变指令与第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令；
所述第一芯片如果判断到第一状态跳变指令与第二状态跳变指令为不同的操作，或所述时间点不在当前的通信周期内，则在所述通信周期结束时执行第二状态跳变指令。
6.根据权利要求5所述的设备，其特征在于，所述第一芯片为包含ROM的数字处理芯片；所述第二芯片为包含RAM的数字处理芯片。
7.根据权利要求6所述的设备，其特征在于，所述第一芯片为CPLD芯片，包括：光电转换模块，用于将接收的光信号的控制命令转换为电信号，并发送至第一解码模块和所述第二芯片；
第一解码模块，用于解析接收到的控制命令；解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；
指令综合输出模块，用于判断从所述第二芯片接收到的第一状态跳变指令与所述第一解码模块解析的第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令；如果判断到所述第一状态跳变指令与第二状态跳变指令为不同的操作或所述时间点不在当前的所述通信周期内，则在所述通信周期结束时执行第二状态跳变指令；
第二解码模块，用于从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点；
触发信号模块，用于在所述时间点向所述第一芯片发送执行第一状态跳变指令的触发信号。
8.一种控制变频器功率变换的系统，其特征在于，包括：
控制设备，包括用于接收控制变频器内半导体器件通/断的控制命令的第一芯片和第二芯片；
所述第二芯片，用于从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点，在所述时间点向所述第一芯片发送执行第一状态跳变指令的触发信号；
所述第一芯片，用于从所述控制命令中解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；判断接收到的第一状态跳变指令与第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令；如果判断到所述第一状态跳变指令与第二状态跳变指令为不同的操作或所述时间点不在当前的所述通信周期内，则在所述通信周期结束时执行第二状态跳变指令；
包括半导体器件的受控变频器，用于按照所述第一芯片的第二状态跳变指令导通或关断所述半导体器件。
9.根据权利要求8所述的系统，其特征在于，所述半导体器件至少包括IGBT、IEGT、IGCT、GTO中一种。
控制变频器功率变换的方法、设备和系统
技术领域
[0001] 本发明属于变频器控制技术领域，特别是指一种控制变频器功率变换的方法、设备和系统。
背景技术
[0002] 功率变换的控制需要工作在电磁干扰恶劣的环境下，通常采用的抗干扰方式是尽量降低强电对弱电部分的干扰，光电通讯回路是降低电气耦合干扰很有效的一种方式，光电通讯回路需要借助于数字处理器来进行编码解码工作，因此，需要抗干扰能力强的数字处理器才能保证系统的可靠稳定运行。
[0003] 变频器在功率变换过程中，通过控制变频器内的半导体器件的通/断来实现。由于控制半导体器件的通/断的时间不准确，导致变频器的输出具有较大的谐波，影响了功率控制。
发明内容
[0004] 有鉴于此，本发明在于提供一种控制变频器功率变换的方法、设备和系统，以解决由于控制半导体器件的通/断的时间不准确，导致变频器的输出具有较大的谐波的问题。
[0005] 为了实现上述目的，本发明一种控制变频器功率变换的方法采用如下技术方案：
[0006] 一种控制变频器功率变换的方法，包括以下步骤：第一芯片、第二芯片接收控制变频器内半导体器件通/断的控制命令；所述第二芯片从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点，在所述时间点向所述第一芯片发送执行所述第一状态跳变指令的触发信号；所述第一芯片从所述控制命令中解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；所述第一芯片判断接收到第一状态跳变指令与第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令。
[0007] 本发明进一步的改进在于：所述第一芯片如果判断到第一状态跳变指令与第二状态跳变指令为不同的操作，或所述时间点不在当前的通信周期内，则在所述通信周期结束时执行第二状态跳变指令。
[0008] 本发明进一步的改进在于：所述第一芯片为包含ROM的数字处理芯片；所述第二芯片为包含RAM的数字处理芯片。
[0009] 本发明进一步的改进在于：所述第一芯片为CPLD芯片；所述第二芯片为FPGA或DSP芯片。
[0010] 本发明进一步的改进在于：CPLD芯片接收的所述控制命令为光信号，经过光电转换后发送至所述第二芯片。
[0011] 为了实现上述目的，本发明一种控制变频器功率变换的设备采用如下技术方案：
[0012] 一种控制变频器功率变换的设备，包括：用于接收控制变频器内半导体器件通/断的控制命令第一芯片和第二芯片；所述第二芯片，用于从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点，在所述时间点向所述第一芯片发送执行第一状态跳变指令的触发信号；所述第一芯片，用于从所述控制命令中解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；判断接收到的第一状态跳变指令与第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令。
[0013] 本发明进一步的改进在于：所述第一芯片为包含ROM的数字处理芯片；所述第二芯片为包含RAM的数字处理芯片。
[0014] 本发明进一步的改进在于：所述第一芯片为CPLD芯片，包括：
[0015] 光电转换模块，用于将接收的光信号的控制命令转换为电信号，并发送至第一解码模块和所述第二芯片；
[0016] 第一解码模块，用于解析接收到的控制命令；解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；
[0017] 指令综合输出模块，用于判断从所述第二芯片接收到的第一状态跳变指令所述第一解码模块解析的第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令；如果判断到所述第一状态跳变指令与第二状态跳变指令为不同的操作或所述时间点不在当前的所述通信周期内，则在所述通信周期结束时执行第二状态跳变指令；
[0018] 所述第二芯片为FPGA或DSP芯片，包括：第二解码模块，用于从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点；触发信号模块，用于在所述时间点向所述第一芯片发送执行第一状态跳变指令的触发信号。
[0019] 为了实现上述目的，本发明一种控制变频器功率变换的系统采用如下技术方案：
[0020] 一种控制变频器功率变换的系统，包括：上位机，用于发出控制半导体器件通/断的控制命令；控制设备，包括用于接收控制变频器内半导体器件通/断的控制命令第一芯片和第二芯片；所述第二芯片，用于从所述控制命令中解析出第一状态跳变指令和执行第一状态跳变指令的时间点，在所述时间点向所述第一芯片发送执行第一状态跳变指令的触发信号；所述第一芯片，用于从所述控制命令中解析出第二状态跳变指令和执行第二状态跳变指令的通信周期；判断接收到的第一状态跳变指令与第二状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片解析出的第一状态跳变指令；如果判断到所述第一状态跳变指令与第二状态跳变指令为不同的操作或所述时间点不在当前的所述通信周期内，则在所述通信周期结束时执行第二状态跳变指令；包括半导体器件的受控变频器，用于按照所述第一芯片的第二状态跳变指令导通或关断所述半导体器件。
[0021] 本发明进一步的改进在于：所述半导体器件至少包括IGBT、IEGT、IGCT、GTO中一种。
[0022] 相对于现有技术，本发明具有以下有益效果：本发明由于在准确的时间点控制半导体器件的通/断，从而降低了变频器输出的谐波，提高了功率控制的稳定性。
附图说明
[0023] 图1为本发明具体实施例的设备结构图；
[0024] 图2为本发明具体实施例的方法流程图；
[0025] 图3为本发明具体实施例的控制系统图。
具体实施方式
[0026] 为清楚说明本发明中的技术方案，下面给出优选的实施例并结合附图详细说明。
[0027] 图1为本发明优选的具体实施例的设备结构图，参见图1，本设备包括：用于接收控制变频器内半导体器件通/断控制命令的第一芯片和第二芯片；所述第一芯片为基于ROM的数字处理器CPLD芯片，所述第二芯片为基于RAM的数字处理器FPGA芯片或者DSP芯片，在本实施例中，为了便于阐述，选择FPGA作为优选芯片。
[0028] 基于ROM的数字处理第一数字处理器CPLD芯片，具有较强的抗干扰性，包括以下几个模块：
[0029] 光电转换模块，接收来自上位机的光信号控制命令转换为电信号，并发送至CPLD内的第一解码模块和第二数字处理器FPGA芯片的第二解码模块；
[0030] 第一解码模块，用于解析接收到的控制命令；解析后的内容包括“开”或“关”状态跳变指令信息和执行该命令的通信周期信息【Ts、Te】，并进一步传递给指令综合输出模块；
[0031] 指令综合输出模块，用于判断从第二芯片FPGA接收到的触发信号与所述第一解码模块解析出的状态跳变指令为相同的操作、且所述时间点在当前的通信周期内，则在所述时间点执行第二芯片FPGA解析出的状态跳变指令；如果判断到所述触发信号与第一解码模块解析出的状态跳变指令为不同的操作或所述时间点不在当前的所述通信周期内，则在所述通信周期结束时执行第一解码模块解析出的状态跳变指令；
[0032] 所述第二芯片优选为FPGA，包括以下几个模块：
[0033] 第二解码模块，用于从所述控制命令中解析出包括“开”或“关”状态跳变指令信息和执行该状态跳变指令信息的时间点；
[0034] 触发信号模块，用于在所述时间点向所述第一芯片CPLD发送执行第二解码模块解析出的状态跳变指令的触发信号。
[0035] 图2为本实施例的方法流程图，参见图2，该方法包括：
[0036] 步骤11：第一芯片、第二芯片接收控制变频器内半导体器件通/断的控制命令；
[0037] 步骤12：所述第二芯片从所述控制命令中解析出包括“开”或“关”状态跳变指令信息和执行该状态跳变指令信息的时间点；在所述时间点向所述第一芯片发送执行第二解码模块解析出的状态跳变指令的触发信号；
[0038] 步骤13：所述第一芯片从所述控制命令中解析出包括“开”或“关”状态跳变指令信息和执行该状态跳变指令的通信周期；第一芯片判断接收到的第二解码模块解析出的状态跳变指令与自身解析出的状态跳变指令为相同的操作且所述时间点在当前的通信周期内，则在所述时间点执行第二解码模块解析出的状态跳变指令。
[0039] 优选地，还包括：所述第一芯片如果判断到所述触发信号与自身解析出的状态跳变指令为不同的操作或/且所述时间点不在当前的所述通信周期内，则在所述通信周期结束时执行第一芯片自身解析出的状态跳变指令。
[0040] 优选地，所述第一芯片为包含ROM的数字处理芯片；所述第二芯片为包含RAM的数字处理芯片。
[0041] 优选地，所述第一芯片为复杂可编程逻辑器件CPLD芯片；所述第二芯片为FPGA或DSP芯片。
[0042] 优选地，所述CPLD芯片接收的所述控制命令为光信号，经过光电转换后发送至所述第二芯片。
[0043] 第一芯片发出的控制命令会触发变频器内半导体器件通/断，由于是在时间点控制半导体器件的开通或关断，所以降低了变频器输出的谐波，提高了变频器在功率变换的稳定性。
[0044] 图3为本实施例的控制系统图，参见图3，在该控制系统中包括上位机、控制设备和含有半导体的受控器件，其中受控器件可以是受控变频器，其至少包括一个IGBT、IEGT、IGCT或GTO，受控器件用于按照所述控制命令导通或关断的半导体器件；控制装置为基于ROM的抗干扰程度强的CPLD芯片和可实现复杂逻辑编程的FPGA芯片，各部分的具体关系如下：上位机发出控制半导体器件通/断的控制命令给控制装置的CPLD芯片，CPLD的光电转换模块将此控制信号转换为电信号，并同时传送给CPLD内的第一解码模块和FPGA芯片。第一解码模块将解析此控制命令，解析后的内容包括“开”或“关”状态跳变指令信息和执行该命令的通信周期信息【Ts、Te】，并进一步传递给CPLD的指令综合输出模块。另一方面，FPGA的第二解码模块也将自动对该控制指令进行解析，解析后的内容包括“开”或“关”状态跳变指令信息和执行该命令的精确时间点信息T1时刻，并在T1时刻通过FPGA的信号触发模块向CPLD芯片发送执行所述控制命令的触发信号，收到触发信号的指令综合输出模块进行判断，当接收到所述触发信号与CPLD芯片的第一解码模块接收到的控制命令为相同的操作、且所述时间点T1时刻在当前的通信周期【Ts、Te】内，则在所述时间点T1时刻执行FPGA的第二解码模块解析出的状态跳变指令，进而触发受控器件；反之，当收到所述触发信号与接收到的控制命令为不同的操作、或所述时间点T1时刻不在当前的通信周期【Ts、Te】内，则在所述通信周期结束Te时刻执行CPLD芯片的第一解码模块接收到的控制指令，进而触发受控器件。
[0045] 通过上述的步骤，可实现对变频器内的半导体器件的通/断的精确控制，从而降低变频器输出的谐波，由于采用CPLD和FPGA两个行业内普遍采用的低成本芯片，与单独实现精确时间控制的单个高成本芯片相比，在实现相同功能的情况下，有效降低了产品的成本，从而在总成本不变的情况下，提高了企业生产该设备的数量。
[0046] 该实施例中的装置可应用在各种类型的变频器中，并实现上述方法中的各个步骤，在此不重复赘述。本发明方案由于在准确的时间点控制半导体器件的通/断，从而降低了变频器输出的谐波，进一步有效地提高了功率控制的稳定性。
[0047] 对于本发明各个实施例中所阐述的装置，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
