视频时序信号发生器及其实现方法

摘要

本发明提出一种视频时序信号的实现方法，至少包括如下步骤：根据需要自定义视频时序发生器中所用的指令码；用所述指令码对需要的视频格式进行一帧时序信号描述；用编译器将所述时序信号描述转为机器码文件；所述机器码文件通过CPU送给硬件，并将机器码文件保存到所述视频时序发生器中的存储器中；所述视频时序发生器从所述存储器中读取机器码文件，产生相应的视频时序信号。本发明还提供了一种视频时序信号发生器，通过本发明可以产生任意标准的视频时序信号，以解决现有技术所支持的多标准视频格式有限方面的不足。

权利要求

1.一种视频时序信号的实现方法，其特征在于，至少包括如下步骤：根据需要自定义视频时序发生器中所用的指令码；

用所述指令码对需要的视频格式进行一帧时序信号描述；

用编译器将所述时序信号描述转为机器码文件；

所述机器码文件通过CPU送给硬件，并将机器码文件保存到所述视频时序发生器中的存储器中；

所述视频时序发生器从所述存储器中读取机器码文件，产生相应的视频时序信号，其中，所述时序信号描述为逐行模式描述或隔行模式描述，当所述逐行模式描述为数字时序信号描述，至少包括如下步骤：对各种脉冲所占行数进行一帧时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

当所述逐行模式描述为数字复合时序信号描述，至少包括如下步骤：定义总线高电平对应的总线值；

对各种脉冲所占行数进行一帧时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

当所述隔行模式描述为数字时序信号描述，至少包括如下步骤：对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述当所述隔行模式描述为数字复合时序信号描述，至少包括如下步骤：定义总线高电平对应的总线值；

对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

2.根据权利要求1所述的视频时序信号的实现方法，其特征在于：所述各种脉冲，至少包括锯齿脉冲、后均衡脉冲、数据有效行脉冲和前均衡脉冲。

3.根据权利要求1所述的视频时序信号的实现方法，其特征在于：所述高低电平跳变位置为各种脉冲的上升沿及对应的高低电平值、下降沿及对应的高低电平值。

4.根据权利要求1所述的视频时序信号的实现方法，其特征在于：时序信号描述为

525p、525i、625p、625i、720p、1080i、1080p、VGA、SVGA、XGA、SXGA或者由用户自定义分辨率的视频格式的描述。

5.一种视频时序信号发生器，其特征在于，所述视频时序信号发生器用于通过一指令码对需要的视频格式进行一帧时序信号描述，并通过编译器将所述时序信号描述转为机器码文件，再将机器码文件保存到所述视频时序发生器中的存储器中、并从所述存储器中读取机器码文件、产生相应的视频时序信号，至少包括：第一存储器，所述第一存储器至少包括第一输入通信端口、第二输入通信端口和第一输出通信端口；以及第二存储器，所述第二存储器至少包括第一输入通信端口、第二输入通信端口和第一输出通信端口；以及数字复合时序发生器，所述数字复合时序发生器至少包括2个输入通信端口和2个输出通信端口，其中，所述第一存储器的第二输入通信端口和第一输出通信端口分别连接至所述数字复合时序发生器的第一输出通信端口和第一输入通信端口，所述数字复合时序发生器的第二输入通信端口接收一唤醒信号，所述数字复合时序发生器的第二输出通信端口输出数字复合时序信号；以及数字时序发生器，所述数字时序发生器至少包括2个输入通信端口和4个输出通信端口，其中，所述第二存储器的第二输入通信端口和第一输出通信端口连接至所述数字时序发生器的第一输出通信端口和第一输入通信端口，所述数字时序发生器的第二输入通信端口接收所述唤醒信号，所述数字时序发生器的第二输出通信端口、第三输出通信端口和第四输出通信端口分别输出场同步信号、行同步信号和数据有效信号，所述场同步信号、行同步信号和数据有效信号构成数字时序信号；

其中，所述时序信号描述为逐行模式描述或隔行模式描述，当所述逐行模式描述为数字时序信号描述，至少包括如下步骤：对各种脉冲所占行数进行一帧时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

当所述逐行模式描述为数字复合时序信号描述，至少包括如下步骤：定义总线高电平对应的总线值；

对各种脉冲所占行数进行一帧时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

当所述隔行模式描述为数字时序信号描述，至少包括如下步骤：对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述当所述隔行模式描述为数字复合时序信号描述，至少包括如下步骤：定义总线高电平对应的总线值；

对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

6.根据权利要求5所述的视频时序信号发生器，其特征在于：所述第一存储器存储第一机器码文件、所述第二存储器存储第二机器码文件。

7.根据权利要求5所述的视频时序信号发生器，其特征在于：所述数字复合时序发生器通过所述第一存储器读取第一机器码文件、所述数字时序发生器通过所述第二存储器读取第二机器码文件。

8.根据权利要求5所述的视频时序信号发生器，其特征在于：所述数字复合时序发生器至少还包括：指令跳转器，所述指令跳转器至少包括2个输入通信端口和2个输出通信端口，其中，所述指令跳转器的第二输入通信端口为数字复合时序发生器的第二输入通信端口，接收唤醒信号、所述指令跳转器的第一输出通信端口为数字复合时序信号发生器的第一输出通信端口，输出所述第一存储器的第二输入通信端口的信号、所述指令跳转器的第二输出通信端口为数字复合时序信号发生器的第二输出通信端口，输出数字复合时序信号；以及指令解码器，所述指令解码器至少包括1个输入通信端口和1个输出通信端口，其中，所述指令解码器的第一输入通信端口为数字复合时序信号发生器的第一输入通信端口，接收所述第一存储器的第一输出通信端口的信号、所述指令解码器的第一输出通信端口连接至所述指令跳转器的第二输入通信端口。

9.根据权利要求7所述的视频时序信号发生器，其特征在于：通过所述数字复合时序发生器的第一输出通信端口发送地址给第一存储器，并从第一存储器的当前地址读取所述第一机器码文件；通过所述数字时序发生器的第一输出通信端口发送地址给第二存储器，并从第二存储器的当前地址读取所述第二机器码文件。

10.根据权利要求5所述的视频时序信号发生器，其特征在于：所述各种脉冲，至少包括锯齿脉冲、后均衡脉冲、数据有效行脉冲和前均衡脉冲。

11.根据权利要求5所述的视频时序信号发生器，其特征在于：所述高低电平跳变位置为各种脉冲的上升沿及对应的高低电平值、下降沿及对应的高低电平值。

12.根据权利要求5所述的视频时序信号发生器，其特征在于：时序信号描述为525p、

525i、625p、625i、720p、1080i、1080p、VGA、SVGA、XGA、SXGA或者由用户自定义分辨率的视频格式的描述。

说明书

视频时序信号发生器及其实现方法

技术领域

[0001] 本发明属于视频处理技术领域，尤其涉及一种视频时序信号发生器的技术。

背景技术

[0002] 电视机通过显像管（CRT）显示图像。由于CRT利用电子扫描方式按照一定的时间顺序逐行、逐点排列像素点，因此，电视图像信号的像素信息的传送也是按照CRT显示要求，按时间的顺序逐个传送的，即电视技术传递图像的基本方法是：根据人的视觉特性，利用电子扫描方式将平面图像分解成像素，通过电信号采用逐行扫描或是隔行扫描来传送静止或活动图像。

[0003] 目前，像素的传送具有以下两个特点：第一，要求传送速度快。只有传送迅速，传送时间小于视觉暂留时间，重现图像才会给人以连续无跳动的感觉；第二，传送要准确。每个像素一定要在轮到它传送时才被转换、传送，并被接收方接收，且收、发双方每个像素被转换、还原的几何位置要——对应，即收发双方应同步，可见，同步在电视系统中是十分重要的。

[0004] 其次，随着数字电视的陆续试播及开播，目前的电视机更多的是采用液晶显示屏显示图像。CRT显示的是串行像素信号，而液晶显示的是并行像素信号，虽然液晶屏上的图像也是和CRT一样是由像素组合而成，但是，由于CRT和液晶的显示方式不同，激励信号像素排列方式也不同，因此，还需要通过时序信号发生器将CRT显示的信号转换为液晶屏显示的信号电路。目前市面上一些可以产生数字时序信号的集成电路芯片只能输出固定的几组视频时序信号，而且支持的视频标准单一，缺乏灵活性，往往不能满足视频系统，特别是一些有多个处理单元的视频系统要求多种形式视频时序信号输入的需求。例如，一款芯片支持480、576、720、1080分辨率，但是该芯片却无法应用于小尺寸3''、4''或超大尺寸的显示设备，主要原因就是该款芯片无法提供小尺寸和超大尺寸显示设备所需要的时序信号，而按照传统的设计方法，要想输出多种时序信号，势必增加设计的选择条件，这样会增加硬件成本，控制灵活度也会大大降低。

[0005] 因此，现有技术不能根据实际需要调整同步信号的时序，不能满足液晶电视输出行信号、场信号的周期性以及输入、输出行信号、场信号的同步性，更不能实现多标准的视频格式输出，以满足各种视频显示格式的要求。

发明内容

[0006] 本发明所要解决的技术问题是提供一种视频时序信号发生器及其实现方法，产生任意标准的视频时序信号，以解决现有技术所支持的多标准视频格式有限方面的不足。

[0007] 为解决上述问题，本发明提出一种视频时序信号发生器的实现方法，至少包括如下步骤：

[0008] 根据需要自定义视频时序发生器中所用的指令码；

[0009] 用所述指令码对需要的视频格式进行一帧时序信号描述；

[0010] 用编译器将所述时序信号描述转为机器码文件；

[0011] 所述机器码文件通过CPU送给硬件，并将机器码文件保存到所述视频时序发生器中的存储器中；

[0012] 所述视频时序发生器从所述存储器中读取机器码文件，产生相应的视频时序信号;

[0013] 其中，所述时序信号描述为逐行模式描述或隔行模式描述，

[0014] 当所述逐行模式描述为数字时序信号描述，至少包括如下步骤：

[0015] 对各种脉冲所占行数进行一帧时序描述；

[0016] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

[0017] 当所述逐行模式描述为数字复合时序信号描述，至少包括如下步骤：

[0018] 定义总线高电平对应的总线值；

[0019] 对各种脉冲所占行数进行一帧时序描述；

[0020] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

[0021] 当所述隔行模式描述为数字时序信号描述，至少包括如下步骤：

[0022] 对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

[0023] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

[0024] 当所述隔行模式描述为数字复合时序信号描述，至少包括如下步骤：

[0025] 定义总线高电平对应的总线值；

[0026] 对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

[0027] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

[0028] 进一步地，所述各种脉冲，至少包括锯齿脉冲、后均衡脉冲、数据有效行脉冲和前均衡脉冲。

[0029] 进一步地，所述高低电平跳变位置为各种脉冲的上升沿及对应的高低电平值、下降沿及对应的高低电平值。

[0030] 相应的，本发明提供了一种视频时序信号发生器，所述视频时序信号发生器用于通过一指令码对需要的视频格式进行一帧时序信号描述，并通过编译器将所述时序信号描述转为机器码文件，再将机器码文件保存到所述视频时序发生器中的存储器中、并从所述存储器中读取机器码文件、产生相应的视频时序信号，所述视频时序信号发生器至少包括：

[0031] 第一存储器，所述第一存储器至少包括第一输入通信端口、第二输入通信端口和第一输出通信端口；以及

[0032] 第二存储器，所述第二存储器至少包括第一输入通信端口、第二输入通信端口和第一输出通信端口；以及

[0033] 数字复合时序发生器，所述数字复合时序发生器至少包括2个输入通信端口和2个输出通信端口，其中，所述第一存储器的第二输入通信端口和第一输出通信端口分别连接至所述数字复合时序发生器的第一输出通信端口和第一输入通信端口，所述数字复合时序发生器的第二输入通信端口接收一唤醒信号，所述数字复合时序发生器的第二输出通信端口输出数字复合时序信号；以及

[0034] 数字时序发生器，所述数字时序发生器至少包括2个输入通信端口和4个输出通信端口，其中，所述第二存储器的第二输入通信端口和第一输出通信端口连接至所述数字时序发生器的第一输出通信端口和第一输入通信端口，所述数字时序发生器的第二输入通信端口接收所述唤醒信号，所述数字时序发生器的第二输出通信端口、第三输出通信端口和第四输出通信端口分别输出场同步信号、行同步信号和数据有效信号，所述场同步信号、行同步信号和数据有效信号构成数字时序信号，其中，

[0035] 所述时序信号描述为逐行模式描述或隔行模式描述，

[0036] 当所述逐行模式描述为数字时序信号描述，至少包括如下步骤：

[0037] 对各种脉冲所占行数进行一帧时序描述；

[0038] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

[0039] 当所述逐行模式描述为数字复合时序信号描述，至少包括如下步骤：

[0040] 定义总线高电平对应的总线值；

[0041] 对各种脉冲所占行数进行一帧时序描述；

[0042] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

[0043] 当所述隔行模式描述为数字时序信号描述，至少包括如下步骤：

[0044] 对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

[0045] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述；

[0046] 当所述隔行模式描述为数字复合时序信号描述，至少包括如下步骤：

[0047] 定义总线高电平对应的总线值；

[0048] 对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；

[0049] 对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

[0050] 进一步地，所述数字复合时序发生器，至少包括：

[0051] 指令跳转器，所述指令跳转器至少包括2个输入通信端口和2个输出通信端口，其中，所述指令跳转器的第二输入通信端口为数字复合时序发生器的第二输入通信端口，接收的唤醒信号、所述指令跳转器的第一输出通信端口为数字复合时序信号发生器的第一输出通信端口，输出所述第一存储器的第二输入通信端口的信号、所述指令跳转器的第二输出通信端口为数字复合时序信号发生器的第二输出通信端口，输出数字复合时序信号；以及

[0052] 指令解码器，所述指令解码器至少包括1个输入通信端口和1个输出通信端口，其中，所述指令解码器的第一输入通信端口为数字复合时序信号发生器的第一输入通信端口，接收所述第一存储器的第一输出通信端口的信号、所述指令解码器的第一输出通信端口连接至所述指令跳转器的第二输入通信端口。

[0053] 进一步的，通过所述数字复合时序发生器的第一输出通信端口发送地址给第一存储器，并从第一存储器的当前地址读取所述第一机器码文件；通过所述数字时序发生器的第一输出通信端口发送地址给第二存储器，并从第二存储器的当前地址读取所述第二机器码文件。

[0054] 由上述技术方案可见，与现有视频时序信号发生器相比，本发明公开的一种视频时序信号发生器由于根据需要的视频格式，例如：525p、525i、625p、625i、720p、1080i、1080p、VGA、SVGA、XGA、SXGA等模式中的一种，也可以是分辨率比较特殊的某一种视频格式，用户自定义了视频时序发生器中所用的指令码，然后，用所述指令码对需要的视频格式进行一帧时序信号描述，再用编译器将所述时序信号描述转为机器码文件，因此，可以通过软件控制视频信号的时序，也就是说，可以对时序信号描述的指令代码进行可编程，从而方便调整同步信号的时序，主要为行同步信号和场同步信号，还包括同步头宽度、前肩宽度、后肩宽度、有效数据的起始位置等其他信号，满足输出行同步信号、场同步信号的周期性以及行同步信号、场同步信号的输入、输出的同步性；同时，时序信号描述的指令可修改性，使得只需根据不同视频格式修改输入给硬件的机器码文件，视频时序发生器再通过读取保存在存储器中的机器码文件产生相应的视频时序信号，从而真正地实现了多标准的视频格式输出，以满足各种视频显示格式的要求，进而填补了现有时序发生器的精度低、缺乏灵活性的不足，并且不需要增加额外的硬件，节约了硬件实现成本。

附图说明

[0055] 图1为本发明一种视频时序信号发生器的实现方法的流程；

[0056] 图2为图1之视频格式525i的数字复合时序图；

[0057] 图3A至图3E为图2之锯齿脉冲下降沿和上升沿的仿真图；

[0058] 图4为本发明一种视频时序信号发生器的结构示意图；

[0059] 图5为图4之数字复合时序信号发生器的结构示意图；

[0060] 图6为图5之隔行模式扫描的指令跳转器的原理图；

[0061] 图7为图5之逐行模式扫描的指令跳转器的原理图；

[0062] 图8为图1之数字时序发生器输出示意图。

具体实施方式

[0063] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0064] 在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

[0065] 参见图1，本发明提出的一种视频时序信号发生器的实现方法流程为：

[0066] S1：根据需要自定义视频时序发生器中所用的指令码；

[0067] S2：用所述指令码对需要的视频格式进行一帧时序信号描述；

[0068] S3：用编译器将所述时序信号描述转为机器码文件；

[0069] S4：所述机器码文件通过CPU送给硬件，并将机器码文件保存到所述视频时序发生器中的存储器中；

[0070] S5：所述视频时序发生器从所述存储器中读取机器码文件，产生相应的视频时序信号。

[0071] 下面以图1所示的方法流程为例，对一种视频时序信号发生器的实现方法进行详细描述。

[0072] S1：根据需要自定义视频时序发生器中所用的指令码。

[0073] 视频时序发生器中除了常见的IDLE(保持空闲状态)、INIT（初始化）、SLEP（休眠状态）、RETN（子程序返回）、JUMP（跳转）、NOP（空操作）等指令外，还可以根据需要定义很多其它新的指令，每个常见的指令和定义的新指令也都定义其对应的机器码。以指令IDLE为例，参见表（1），所述指令IDLE对应的机器码为16'b1110_TIMER[11:0]，如果后续硬件接收到一条指令16'b1110_0001_0010_0111，则表示该硬件需执行所述指令IDLE的循环次数为12'b0001_0010_0111(TIMER[11:0])。其它指令所对应的机器码可参见表（1）。

[0074] 表（1）

[0075]

[0076] 同时，表（1）中其他指令对应的含义可参见后面表（2）每条指令后面的注释。

[0077] S2：用所述指令码对需要的视频格式进行一帧时序信号描述。

[0078] 用所述自定义的指令码对所需要的视频格式进行时序信号描述，只需要描述一帧的时序信号。

[0079] 由于所述时序信号按照描述方式可以分为逐行模式描述和隔行模式描述。所述逐行模式描述是使描述方式按（1、2、3、......）的顺序一行行的显示一幅图像，所述隔行模式描述将一幅图像分两次显示，首先显示奇数场（1、3、5、......），再显示偶数场（2、4、6、......），当完成一幅图像的描述即完成所述一帧的时序信号描述。

[0080] 由于所述时序信号按照类型还可以分为数字时序信号、数字复合时序信号或数字与数字复合时序信号，但所述数字时序信号和所述数字复合时序信号的时序描述则完全分开进行。

[0081] 因此，所述时序信号根据其描述方式不同及类型不同，可以对所述时序信号进行任意组合，得到相应的时序信号描述，接下来，将对常见的时序信号描述进行详细阐述，其中，

[0082] 第一种：所述逐行模式描述为数字时序信号描述，至少包括如下步骤：

[0083] 对各种脉冲所占行数进行一帧时序描述；对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

[0084] 第二种：所述隔行模式描述为数字时序信号描述，至少包括如下步骤：

[0085] 对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

[0086] 第三种：所述逐行模式描述为数字复合时序信号，至少包括如下步骤：

[0087] 定义总线高电平对应的总线值；对各种脉冲所占行数进行一帧时序描述；对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

[0088] 第四种：所述隔行模式描述为数字复合时序信号描述，至少包括如下步骤：

[0089] 定义总线高电平对应的总线值；对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述；对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

[0090] 现在以第四种为例，结合附图2以及附图3A至附图3E，仅以视频格式525i为例，对用所述指令码对需要的视频格式进行一帧时序信号描述进行详细描述，本领域的技术人员应当知晓如何将该方法应用于其他视频格式。

[0091] 需要解释的是，由于数字复合时序信号是用来模仿模拟的复合同步信号，因此，数字复合同步信号不能简单的用高低电平表示，需用总线来表达，可根据视频标准来定义数字复合同步高低电平所对应的总线值，例如视频格式525i的复合同步高低电平分别对应221、0，即高电平对应的总线值为221，低电平对应的总线值为0。

[0092] 步骤1：定义总线高电平所对应的总线值，参见表（2），即WRAC221，参见图3A，该图3A为锯齿脉冲的原截面。

[0093] 步骤2：对一帧中各种脉冲所占行数分别进行奇场、偶场的时序描述。

[0094] 由于视频格式525i是隔行模式，因此，对一帧中各种脉冲所占行数分别进行奇场和偶场的时序信号描述。每场的行数为262.5行（525/2）。参见图2，图2中视频格式525i的数字复合时序图在表（2）中进行了描述，描述了奇场包含：4-6行共包含6个锯齿脉冲（serration）（占三行时间）、7-9行共包含6个后均衡脉冲（post-equalizing）（占三行时间）、10-262行共包含253个有效行（active）（占253行时间）、263行的小脉冲（占半行时间）、263行的大脉冲、264行、265行、266行的前半行共6个前均衡脉冲（pre-equalizing）（占三行时间），共262.5行；描述了偶场包含：266行的后半行、267行、268行、269行的前半行共包含6个锯齿脉冲（serration）（占三行时间）、269行的后半行、270行、271行、272行的前半行共包含6个后均衡脉冲（post-equalizing）（占三行时间）、272行的后半行（占半行时间）、273-525行共包含253个有效行（active）（占253行时间）、1-3行共包含6个前均衡脉冲（pre-equalizing）（占三行时间）（表（2）中偶场中的子程序pre-equalizing描述了5个前均衡脉冲，子程序one more是第六个前均衡脉冲，共6个），共262.5行。

[0095] 步骤3：对所述各种脉冲的高低电平跳变位置、电平持续时间以像素为单位进行描述。

[0096] 所述各种脉冲的高低跳变位置即上升沿、下降沿、高低电平的值，及高低电平持续时间等信息进行描述，具体到像素。

[0097] 参见表（2）中SUBROUTINES部分，以锯齿脉冲（serration）为例，表（2）中的serration子程序首先执行''GOSUBslope_down"子程序，即立即跳转到子程序[0098]

[0099] 子程序slope_down是实现对下降沿的描述，在子程序slope_down中共将下降沿分为11个阶梯，实现过程如下：在步骤1中已经将总线高电平值（总线值）定义为221，参见图3B；执行子程序slope_down中的''WRSL-23"，则下降沿递减23一次，也就是总线值减去23，即221-23=198，参见图3C中的第二阶梯；然后执行子程序slope_down中的''WRSL-22"、''IDLE-7"，即下降沿递减22循环8次，即198-22*(7+1)=22,每次循环结果分别对应图3D中3至10阶梯；最后，执行子程序slope_down中的''WRSL0"，将总线值22赋值为0，即最后一阶梯的值为0。下降沿11个阶梯的值依次为221，198，176，154，132，
110，88，66，44，22，0。

[0100] 图3B为图3A光标处下降沿的放大波形，图3C、图3D均为图3A光标处下降沿的放大波形（图3A对应于图3C、图3D的光标未示）。

[0101] 执行完子程序slope_down后，回到serration子程序，执行下一条命令"IDLE714"，该命令使总线为0的状态（slope_down的最后一个阶梯值）保持715个单位时间。然后执行''GOSUBslope_up"，该子程序slope_up是产生锯齿脉冲的上升沿，原理与slope_down相同，只不过是从0递加到221。最后再执行命令''IDLE106"，也即slope_up的最后一个阶梯值221保持107个单位时间。所有的serration子程序执行完后产生的波形就为图3E。

[0102] 后均衡脉冲子程序、有效行子程序和前均衡脉冲的执行与锯齿脉冲子程序原理相同，在此不再一一赘述。

[0103] 由于所述时序信号描述的指令代码可进行编程，数字复合同步信号的精度可通过修改所述时序信号描述的指令代码实现，只需改变数字复合时序信号中的上升沿和下降沿在跳变期间对应的阶梯个数就可调整数字复合同步信号的时序；另外，还可对"同步头宽度"、"前肩宽度"、"后肩宽度"、"有效数据的起始位置"进行可编程，因而可以满足输出行场信号的周期性和输入、输出行场信号的同步性；同时，时序信号描述的指令可修改性，使得只需根据不同视频格式修改时序信号描述，进而将修改后的时序信号描述翻译成机器码并输出到硬件，视频时序发生器再通过读取保存在存储器中的机器码产生相应的视频时序信号，从而真正地实现了多标准的视频格式输出，以满足各种视频显示格式的要求。

[0104] 对所述视频格式525i为例，由于各行总的像素数目是固定的，则一行的总的像素数目为858个。当通过上述4种任一种的时序信号描述完成了一行的时序信号描述时，则所述的一行的时序信号就包含了一样多的像素数目。

[0105] 表（2）

[0106]

[0107]

[0108]

[0109]

[0110] S3：用编译器将所述时序信号描述转为机器码文件。

[0111] 由于所述数字复合时序信号描述和所述数字时序信号描述完全分开进行，因此，数字复合时序信号描述和数字时序信号描述通过表（2）中的程序按照表（1）进行翻译，分别产生对应的第一机器码文件和第二机器码文件。机器码文件包括第一机器码文件或第二机器码文件，或者第一机器码文件和第二机器码文件。

[0112] 由于步骤S2中，以第四种为例，因此，产生了第一机器码文件。例如：由于表（1）中定义的"WRAC"对应的机器码为16'b1010_imm12，则指令WRAC221对应的机器码为0xA0DD（imm12=221=12'h0dd）。

[0113] S4：所述机器码文件通过CPU送给硬件，并将机器码文件保存到所述视频时序发生器中的存储器中。

[0114] 为了实现本步骤，还需要提供一种视频时序信号发生器，参见图4，所述视频时序信号发生器至少包括：

[0115] 第一存储器RAM_ana，所述RAM_ana至少包括第一输入通信端口104_1、第二输入通信端口104_2和第一输出通信端口104_3；以及

[0116] 第二存储器RAM_dig，所述RAM_dig至少包括第一输入通信端口106_1、第二输入通信端口106_2和第一输出通信端口106_3；以及

[0117] 对应于RAM_ana的数字复合时序发生器108，所述数字复合时序发生器108至少包括2个输入通信端口和2个输出通信端口，其中，所述RAM_ana的第一输出通信端口104_3和第二输入通信端口104_2分别连接至所述数字复合时序发生器108的第一输入通信端口108_1和第一输出通信端口108_2，所述数字复合时序发生器108的第二输入通信端口108_3接收一唤醒(wakeup)信号，所述数字复合时序发生器108的第二输出通信端口
108_4输出相应的数字复合时序信号(sync[9:0])；以及

[0118] 对应于RAM_dig的数字时序发生器114，所述数字时序发生器114至少包括2个输入通信端口和4个输出通信端口，其中，所述RAM_dig的第一输出通信端口106_3和第二输入通信端口106_2连接至所述数字时序发生器114的第一输入通信端口114_1和第一输出通信端口114_2，所述数字时序发生器114的第二输入通信端口114_3接收所述wakeup信号，所述数字时序发生器114的第二输出通信端口114_4、第三输出通信端口114_5和第四输出通信端口114_6分别输出用于控制数字时序信号的场同步信号（vsync）、行同步信号（hsync）和数据有效信号(de)，所述场同步信号、行同步信号和数据有效信号构成数字时序信号。

[0119] 进一步地，CPU的第一输出通信端口cpu_1、第2输出通信端口cpu_2以及第3输出通信端口cpu_3分别连接至所述RAM_ana的第一输入通信端口104_1、所述唤醒信号以及所述RAM_dig的第一输入通信端口106_1。

[0120] 进一步地，所述sync[9:0]为10位(bit)数据线。

[0121] 进一步地，所述数字时序发生器的输出参见图8，所述的场同步信号（vsync）、行同步信号（hsync）和数据有效信号(de)均为1bit数据线。

[0122] 所述机器码文件通过CPU送给硬件的方式有三种：当所述机器码文件为第一机器码文件时，通过CPU将所述第一机器码文件送给硬件，硬件将所述第一机器码文件保存到第一存储器中；当所述机器码文件为所述第二机器码文件时，通过CPU将所述第二机器码文件送给硬件，硬件将所述第二机器码文件保存到第二存储器中；当所述机器码文件包括第一机器码文件和第二机器码文件时，通过CPU将所述第一机器码文件和第二机器码文件分别送给硬件，硬件将所述第一机器码文件和所述第二机器码文件分别保存到第一存储器和第二存储器中。因此，根据传送方式不同，所述机器码文件相应地保存到所述视频时序发生器中的存储器中，所述存储器可以为第一存储器、或第二存储器，或第一存储器和第二存储器。所述存储器的深度应以所要支持的视频格式中机器码最长的视频格式为标准来定义。

[0123] 为了配合所述机器码文件传送的三种方式，分别产生数字同步信号和数字复合同步信号，视频时序发生器分为独立的数字时序发生器和数字复合时序发生器。如图4所示，通过所述数字复合时序发生器的第一输出通信端口108_2发送地址给第一存储器，然后从第一存储器的当前地址通过读取所述第一机器码文件接收机器码指令；通过所述数字时序发生器的第一输出通信端口114_2发送地址给第二存储器，然后从第二存储器的当前地址通过读取所述第二机器码文件接收机器码指令。

[0124] 在步骤S2中，因以第四种为例，因此，只产生了所述第一机器码文件，在此处通过CPU将所述第一机器码存储到视频时序信号发生器的第一存储器中。

[0125] S5：所述视频时序发生器从所述存储器中读取机器码文件，产生相应的视频时序信号。

[0126] 硬件从系统复位开始一直处于休眠状态，参见图4，唤醒wakeup信号用来唤醒视频时序发生器，使其处于工作状态。所述wakeup信号的时间点可以具体到某一行的某一个像素点，由CPU配置。所述视频时序发生器被唤醒后从休眠状态跳到IDLE状态，即表（1）的IDLE0//idle＝1T处，然后开始运行机器码。由于所述数字复合时序发生器是通过所述第一存储器来读取第一机器码文件的，此时，被唤醒的所述数字复合时序发生器进行到工作状态，而不用启动所述数字时序信号发生器。

[0127] 为了实现本步骤，还需要提供一种数字复合时序发生器，参见图5，所述数字复合时序发生器，至少包括：

[0128] 指令跳转器112，所述指令跳转器112至少包括2个输入通信端口和2个输出通信端口，其中，所述指令跳转器112的第二输入通信端口即为所述数字复合时序发生器108的第二输入通信端口108_3，接收唤醒信号；所述指令跳转器112的第一输出通信端口输出即为所述数字复合时序信号发生器108的第一输出通信端口108_2，连接所述RAM_ana的第二输入通信端口的信号；所述指令跳转器112的第二输出通信端口即为所述数字复合时序信号发生器108的第二输出通信端口108_4，输出数字复合时序信号；以及

[0129] 指令解码器110，所述指令解码器110至少包括1个输入通信端口和1个输出通信端口，其中，所述指令解码器110的第一输入通信端口即为所述数字复合时序信号发生器108的第一输入通信端口108_1，接收所述RAM_ana的第一输出通信端口104_3的信号；所述指令解码器110的第一输出通信端口110_1连接至所述指令跳转器112的第二输入通信端口112_1。

[0130] 如图5所示，所述指令跳转器112通过其第一输出通信端口108_2产生RAM_ana的读地址，所述RAM_ana将读地址中对应的第一机器码文件中的机器码，通过其第一输出通信端口104_3传递给指令解码器110。所述指令解码器110对收到的机器码进行解码，解码的依据为表（1）所定义的指令，例如当16位指令的高8位是8'hEF时，当前指令解码为JUMP，解码后的指令通过指令解码器110的第一输出通信端口110_1送给所述指令跳转器112的第二输入通信端口112_1。

[0131] 参见图6和图7，所述指令跳转器是一个状态机，主要控制指令的状态和第一存储器的读地址跳转。默认状态下，状态机处于休眠状态P300，CPU的初始化也可使状态机从任意状态跳回到休眠状态P300。通过CPU配置使wakeup信号有效（wakeup＝1），即通信端口108_3有效，所述指令跳转器作为一状态机从休眠状态P300进入工作状态，即从休眠状态跳到IDLE状态P302，此时，所述数字复合时序信号发生器也同步从休眠状态跳到IDLE状态，并在下一个节拍跳到Load_acc状态P304。Load_acc状态用来设置同步信号高电平的值，当前视频格式525i中将同步信号的高电平设为221，同步时序信号从该状态开始输出。

[0132] 进一步地，如果所述数字复合时序信号采用隔行模式扫描时，参见图6，奇场扫描为F1，偶场扫描为F2，状态机Load_acc状态P304只有一个节拍，下一个节拍将根据时序信号的指令描述先跳到奇场的锯齿脉冲P306子程序部分。硬件将程序中记录的所述锯齿脉冲P306子程序地址作为第一存储器的读地址，从第一存储器中读取所述锯齿脉冲P306子程序，并将程序中锯齿脉冲P306的个数（n）记录下来。根据所述锯齿脉冲P306子程序中描述的总线状态，包括总线上升沿、下降沿、高低电平的值等信息产生一行的锯齿脉冲，然后返回到主程序，判断n是否为0，如n不为0（n！＝0）则继续跳到所述锯齿脉冲P306子程序中，循环执行所述锯齿脉冲P306子程序，直到n为0（n＝0）为止。然后程序跳转到主程序的后均衡脉冲P308子程序部分，同样根据程序记录所述后均衡脉冲的个数n和所述后均衡脉冲P308子程序的地址，然后根据此地址跳转到所述后均衡脉冲P308子程序部分，经过循环产生相应个数的后均衡脉冲P308后，再跳回到主程序中。后面的有效行脉冲P310、前均衡脉冲P312等脉冲的产生方法与前面所述的锯齿脉冲P306方法相同。当半场时序信号即奇场时序信号产生后，接着进行偶场时序信号的产生，即依次完成锯齿脉冲P314、后均衡脉冲P316、有效行脉冲P318和前均衡脉冲P320的产生。当一帧的时序信号产生好后，程序会运行"JUMP star"指令，该指令使程序跳回到主程序的开始，重复执行上述机器码，产生下一帧的时序信号，如此循环下去，连续的时序信号就产生了。

[0133] 进一步地，如果所述数字复合时序信号采用逐行模式扫描，参见图7，只需要进行一帧中各种脉冲的产生，即依次完成锯齿脉冲P306'、后均衡脉冲P308'、有效行脉冲P310'和前均衡脉冲P312'的产生，扫描原理与参见图6的奇场的扫描类似，在此不再——赘述。

[0134] 由于所述视频时序发生器由软硬件结合实现。软件负责将需要的视频时序信号用指令描述出来，通过CPU将时序信号描述的指令代码传送给硬件，硬件接收到经过编译后的机器码根据时序信号的类型分别存到两个相应的存储器中，再通过指令解码器和指令跳转器将这些描述指令解码，最后输出需要的视频时序信号。

[0135] 由上述技术方案可见，与现有视频时序信号发生器相比，本发明公开的一种视频时序信号发生器由于根据需要的视频格式，例如：525p、525i、625p、625i、720p、1080i、1080p、VGA、SVGA、XGA、SXGA等模式中的一种，也可以是分辨率比较特殊的某一种视频格式，自定义了视频时序发生器中所用的指令码，然后，用所述指令码对需要的视频格式进行一帧时序信号描述，再用编译器将所述时序信号描述转为机器码文件，因此，可以通过软件控制视频信号的时序，也就是说，可以对时序信号描述的指令代码进行可编程，从而方便调整同步信号的时序，例如：同步头宽度、前肩宽度、后肩宽度、有效数据的起始位置等，满足输出行场信号的周期性和输入、输出行场信号的同步性；同时，时序信号描述的指令可修改性，使得只需根据不同视频格式修改输入给硬件的机器码文件，视频时序发生器再通过读取保存在存储器中的机器码文件产生相应的视频时序信号，从而真正地实现了多标准的视频格式输出，以满足各种视频显示格式的要求，进而填补了现有时序发生器的精度低、缺乏灵活性的不足，并且不需要增加额外的硬件，节约了硬件实现成本。

[0136] 本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。