本发明涉及一种稳压保护电路、显示控制器及发光二极管驱动方法。该稳压保护电路包含偏压产生电路及箝制电路。其中，偏压产生电路提供一偏压。箝制电路耦接多个发光二极管串与一驱动电路，且根据偏压以产生多个箝制电压分别送至驱动电路的多个输入垫。
1.一种稳压保护电路，提供稳压保护至一驱动模块，该驱动模块耦接于多个发光二极管串，该稳压保护电路包含：一偏压产生电路，其提供一偏压；及
一箝制电路，耦接该多个发光二极管串与该驱动模块，该箝制电路根据该偏压以产生多个箝制电压分别送至一驱动电路的多个输入垫，该箝制电路包含并联的多个箝制晶体管，分别耦接于这些发光二极管串与这些输入垫，每一该箝制晶体管为N型金属氧化半导体晶体管，其源极耦接至每一这些输入垫，其漏极耦接至每一这些发光二极管串最外端发光二极管的阴极，且该多个箝制晶体管的多个栅极皆耦接至该偏压，上述偏压产生电路包含：
一偏压晶体管，其与该箝制晶体管具有相近的栅极偏压；及
一稳压电路，具有一预设电压端耦接于该偏压晶体管的一端，使该偏压晶体管产生该偏压，该预设电压端的电压对应于这些箝制电压。
2.如权利要求1所述的稳压保护电路，其特征在于，上述偏压晶体管为N型金属氧化半导体晶体管，其栅极耦接至该多个箝制晶体管的栅极，该偏压晶体管的漏极耦接至一电压源，其源极藉由一分压电阻而耦接至地。
3.如权利要求2所述的稳压保护电路，其特征在于，上述稳压电路包含一可编程分路调节器，其具有三端：阳极、阴极及参考电压端，其中，该阳极耦接至地，该阴极耦接至该偏压晶体管的栅极并藉由一限流电阻耦接至该电压源，该参考电压端耦接至该分压电阻的中间节点。
4.如权利要求1所述的稳压保护电路，其特征在于，这些箝制电压介于5伏特到10伏特之间。
5.一种显示控制器，包含一发光二极管驱动模块，该发光二极管驱动模块包含：多个发光二极管串，每一该发光二极管串包含多个串联的发光二极管，每一这些发光二极管串的一端耦接于一电压源；
一箝制电路，耦接该多个发光二极管串与该驱动电路，该箝制电路根据该偏压以产生多个箝制电压至该驱动电路的多个输入垫，该箝制电路包含并联的多个箝制晶体管，分别耦接于这些发光二极管串与这些输入垫之间，每一箝制晶体管为N型金属氧化半导体晶体管，其源极耦接至该相应输入垫，其漏极耦接至该相应发光二极管串最外端发光二极管的阴极，且该多个箝制晶体管的多个栅极耦接至该偏压，上述偏压产生电路包含：
一偏压晶体管，其与该箝制晶体管使用相同制程技术；及
一稳压电路，具有一预设电压端耦接于该偏压晶体管的一端，使该偏压晶体管产生该偏压，该预设电压端的电压对应于这些箝制电压。
6.如权利要求5所述的显示控制器，其特征在于，该显示控制器供用于一液晶显示器，该发光二极管驱动模块供驱动该液晶显示器的一背光模块，该显示控制器由一低压制程制造。
7.如权利要求5所述的显示控制器，其特征在于，上述发光二极管串最外端发光二极管的阳极耦接至一电压源，且该发光二极管串最外端发光二极管的阴极经由该箝制电路而耦接至该驱动电路的相应输入垫。
8.如权利要求5所述的显示控制器，其特征在于，上述偏压晶体管为N型金属氧化半导体晶体管，其栅极耦接至该多个箝制晶体管的栅极，该偏压晶体管的漏极电性耦接至一第二电压源，其源极藉由一分压电阻而耦接至地。
9.如权利要求8所述的显示控制器，其特征在于，上述的稳压电路为一可编程分路调节器，其具有三端：阳极、阴极及参考电压端，其中，该阳极耦接至地，该阴极耦接至该偏压晶体管的栅极并藉由一限流电阻耦接至该第二电压源，该参考电压端耦接至该分压电阻的中间节点。
10.如权利要求5所述的显示控制器由一低压制程所制造。
11.如权利要求5所述的显示控制器，其特征在于，上述驱动电路包含多个电流源，用以分别驱动该多个发光二极管串。
利用该偏压箝制源自多个发光二极管串的多个电压以产生多个箝制电压；以及将该些箝制电压送进一低压制程制造的一发光二极管驱动电路，其中，产生所述偏压包括将一稳压电路的预设电压端耦接于一偏压晶体管的一端以使该偏压晶体管产生该偏压，该预设电压端的电压对应于这些箝制电压，该偏压晶体管与并联的多个箝制晶体管具有相近的栅极偏压，这多个箝制晶体管分别这些发光二极管串与该发光二极管驱动电路的多个输入垫，每个箝制晶体管为N型金属氧化半导体晶体管，其中，产生多个钳制电压包括将该多个箝制晶体管的多个栅极耦接至该偏压、将该多个箝制晶体管的多个源极耦接至相应输入垫以及将该多个箝制晶体管的多个漏极耦接至相应发光二极管串最外端发光二极管的阴极。
13.如权利要求12所述的发光二极管驱动方法，其特征在于，还包括:提供高电压源至这些发光二极管串最外端发光二极管的阳极。
14.如权利要求12所述的发光二极管驱动方法，其特征在于，上述发光二极管驱动电路产生多个电流，用以分别驱动该多个发光二极管串。
稳压保护电路及其所属的显示控制器以及发光二极管驱动
方法
技术领域
[0001] 本发明有关一种稳压保护电路，特别是关于一种发光二极管驱动模块的稳压保护电路。
背景技术
[0002] 鉴于发光二极管(LED)的诸多优点，例如体积小、反应时间短、消耗功率低、可靠度高、大量生产可行性高，因此发光二极管普遍使用于电子装置中作为光源使用。例如，以发光二极管作为液晶显示器(LCD)的背光源，以取代传统的荧光灯管。
[0003] 图1的示意图显示以发光二极管构成的背光模块的部分示意图。如图所示，背光模块中具有多个发光二极管串(LED string)10及驱动电路12。其中，每一发光二极管串10包含多个串联的发光二极管100，发光二极管串10最外端发光二极管100的阳极耦接至高电压源VDC，而发光二极管串10最外端发光二极管100的阴极则耦接至驱动电路12的输入垫(pad)14。
[0004] 对于图1所示的发光二极管串10，当其中一或多个发光二极管100因失效而短路时，则位于输入垫14的电压即会升高。若电压升高的幅度过大，而超过驱动电路12的额定电压时，将会造成驱动电路12的失效甚至损害。此种异常的输入电压一般称为过度电性应力(electrical overstress，EOS)。传统的驱动电路12(驱动电路芯片)一般以高压制程来制作，高压制程完成的芯片可承受的输入电压较高。
[0005] 然而，高压制程所制作的电路，其面积远较一般低压制程所制作的电路来得大，耗费成本较高。此外，由于高压制程与低压制程彼此不相容，使得驱动电路12不易与液晶显示器的其他系统电路进行整合。因此，若欲应用一以低压制程所完成的驱动芯片来驱动耦接高电压源的发光二极管串，需要预防过度电性应力的发生对驱动电路所造成的损害。
[0006] 因此，亟需提出一种新颖的稳压保护机制，用以保护低压制程完成的驱动电路12，使来自发光二极管串的电压不会影响驱动电路12内部的电路元件使其不会受到过度电性应力(EOS)。
发明内容
[0007] 鉴于上述，本发明实施例揭示一种稳压保护电路，可适用于发光二极管驱动模块，于驱动电路或电路芯片的外部，控制输入垫的电压使其不会造成过度电性应力(EOS)。藉此，驱动电路即可使用一般的低压制程来制造，因而使得驱动电路得以和其他的系统电路整合，以缩小整个系统的电路面积、降低成本并增加效能。
[0008] 根据本发明实施例，稳压保护电路提供稳压保护至一驱动模块，其耦接于多个发光二极管串，该稳压保护电路包含偏压产生电路及箝制电路。其中，偏压产生电路提供一偏压。箝制电路耦接该多个发光二极管串与驱动模块。箝制电路根据偏压以产生多个箝制电压分别送至一驱动电路的多个输入垫。
[0009] 根据本发明另一实施例，显示控制器包含一发光二极管驱动模块，该发光二极管驱动模块包含多个发光二极管串、驱动电路、偏压产生电路及箝制电路。其中，每一发光二极管串包含多个串联的发光二极管，每一发光二极管串的一端耦接于一电压源。驱动电路驱动该多个发光二极管串。偏压产生电路提供一偏压。箝制电路耦接该多个发光二极管串与驱动电路，且该箝制电路根据偏压以产生多个箝制电压至驱动电路的多个输入垫。
[0010] 根据本发明又一实施例，发光二极管驱动方法包含以下步骤。首先，产生一偏压。接着，利用该偏压箝制源自多个发光二极管串的多个电压，以产生多个箝制电压。最后，将该些箝制电压送进一低压制程制造的一发光二极管驱动电路。
附图说明
[0011] 图1的示意图显示以发光二极管构成的背光模块的部分示意图。
[0012] 图2A的示意图显示本发明实施例的稳压保护电路。
[0013] 图2B显示了本实施例的发光二极管驱动方法的流程图。
[0014] 图3例示图2A的稳压保护电路的详细电路图。
[0015] 主要元件符号说明
[0016] 10 发光二极管串
[0017] 100 发光二极管
[0018] 12 驱动电路
[0019] 14 输入垫
[0020] 20 偏压产生电路
[0021] 200 稳压电路
[0022] 22 箝制电路
[0023] 24 驱动电路
[0024] 26 输入垫
[0025] 31-33 步骤
[0026] VDC 高电压源
[0027] V 电压源
[0028] I 电流源
[0029] M0/M1/Mn 箝制晶体管
[0030] Ma 偏压晶体管
[0031] A 阳极
[0032] K 阴极
[0033] VREF 参考电压端
[0034] R1 限流电阻
[0035] R2/R3 分压电阻
[0036] G 栅极
[0037] S 源极
[0038] D 漏极
具体实施方式
[0039] 图2A的示意图显示本发明实施例的稳压保护电路，其可适用于显示控制器的发光二极管驱动模块中，用以保护发光二极管的驱动电路，使其内部的电路元件不会受到过度电性应力(EOS)。本实施例的发光二极管驱动模块为液晶显示器的背光模块，但不以此为限。图2B显示本实施例的发光二极管驱动方法的流程图。
[0040] 在 本 实 施 例 中，稳 压 保 护 电 路 主 要 包 含 偏 压 产 生 电 路 (bias generatingcircuit)20及箝制(clamping)电路22。偏压产生电路20提供一偏压Vbias给箝制电路22(步骤31)。箝制电路22耦接多个发光二极管串10。每一发光二极管串10包含多个串联的发光二极管100，发光二极管串10最外端发光二极管100的阳极耦接至高电压源VDC，而发光二极管串10最外端发光二极管100的阴极则耦接至箝制电路22进而耦接至驱动电路24的多个输入垫(pad)26。箝制电路22根据偏压产生电路20所提供的偏压Vbias，箝制多个发光二极管串100的(最外端阴极)电压，以产生多个箝制电压(步骤32)。接着，将这些箝制电压馈至发光二极管驱动电路24的输入垫26(步骤33)，使得每一输入垫26的电压不会超过预设(或额定)电压，因而得以保护该驱动电路24免于受到过度电性应力(EOS)的影响或破坏。预设(额定)电压值根据驱动电路24所使用的制程技术而定。例如，若使用5伏特制程技术，则预设电压值可为5伏特。本实施例的驱动电压24可包含多个电流源I，分别控制发光二极管串10的亮度。本实施例的驱动电路24可为一般低压制程所制作的半导体集成电路，其可和液晶显示器的其他系统电路整合，以形成一系统单芯片(SOC)，例如一显示器控制芯片。
[0041] 图3例示图2A的稳压保护电路的详细电路图。在本实施例中，箝制电路22包含并联的多个N型金属氧化半导体(NMOS)箝制晶体管M0、M1…Mn，其分别耦接至相应的发光二极管串10及输入垫26。详而言之，每一箝制晶体管M0/M1/Mn的源极S耦接至相应输入垫26，其漏极D耦接至相应发光二极管串最外端发光二极管100的阴极，而所有箝制晶体管M0、M1…Mn的栅极G则耦接至偏压产生电路20所提供的偏压Vbias。本发明的目的是使各个箝制晶体管的源极S的电压不超过额定电压(例如上述5伏特)，因此需藉由偏压产生电路稳定箝制晶体管的栅极电压，且藉由箝制晶体管的栅极和源极间具有稳定偏压的特性，使箝制晶体管的源极电压可被控制，而不受漏极端电压变化的影响。以下进一步描述如何达成此目的。
[0042] 在本实施例中，偏压产生电路20主要包含NMOS偏压晶体管Ma及稳压电路200。其中，偏压晶体管Ma的栅极G耦接至箝制电路22的箝制晶体管M0、M1…Mn的栅极G，其漏极D电性耦接至电压源V，其源极S藉由一分压电阻R2、R3而耦接至地。值得注意的是，本实施例的偏压晶体管Ma与箝制晶体管M0、M1…Mn使用相同制程所制造，亦即两者具有相同的临界电压，如此，藉由控制偏压晶体管Ma的栅极电压以及源极电压，可确保箝制晶体管M0、M1…Mn的源极电压是稳定的。本实施例的稳压电路200为可编程分路调节器(programmable shunt regulator)，例如型号为TL431的可编程分路调节器，其具有三端：阳极A、阴极K及参考电压端VREF。详而言之，阳极A耦接至地；阴极K耦接至偏压晶体管Ma的栅极G并藉由限流电阻R1耦接至电压源V；参考电压端VREF耦接至分压电阻R2、R3的中间节点，经由各电压源和电阻的匹配，可使偏压晶体管Ma的栅极G电压调整至需求的电压值。
[0043] 藉由上述的电路连接组态，可于偏压产生电路20的偏压晶体管Ma的栅极G、源极S之间产生一稳定偏压。例如，经由稳压电路的设计，偏压晶体管Ma的源极S电压为5伏特时，则其栅极G电压为(5+Vth)伏特，其中Vth为偏压晶体管Ma的临界电压。一般而言，调整稳压电路200使得偏压晶体管Ma的源极S相同于输入垫26的预设电压，其栅极G的电压值则为预设电压加上临界电压Vth。
[0044] 如前所述，偏压晶体管Ma与箝制晶体管M0、M1…Mn使用相同制程所制造，因此，箝制电路22的每一箝制晶体管M0/M1/Mn具有和偏压晶体管Ma相同的偏压。例如，当箝制晶体管M0/M1/Mn的栅极G为(5+Vth)伏特时(其中，Vth为其临界电压)，则源极S即可维持于5伏特。藉此，使得输入垫26的电压不会超过预设电压(例如上例中的5伏特)，因此不会造成过度电性应力(EOS)。举例而言，当发光二极管串10其中一或多个发光二极管100因失效而短路时，则相应的箝制晶体管M0/M1/Mn的漏极-源极D-S间压降会升高，然而，箝制晶体管M0/M1/Mn的源极S仍保持于预设电压。
[0045] 以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的申请专利范围内。
