多频点宽带信号发生器以及信号处理方法

摘要

本发明提供了多频点宽带信号发生器，主要由数字电路模块、以及与数字电路模块连接的本振源模块和通道模块构成，所述本振源模块还与通道模块连接。本发明的有益效果是：本发明采用锁相加混频实现超宽带多频点信号发生器，能在1GHz的带宽内正常工作，同时很好抑制了电路中可能出现的杂散恶化，实现了良好的杂散性能和相位噪声性能，为实现多频点同时输出奠定了良好的技术基础。

权利要求

1.多频点宽带信号发生器，其特征在于：主要由数字电路模块、以及与数字电路模块连接的本振源模块和通道模块构成，所述本振源模块还与通道模块连接；所述数字电路模块包括互相连接的数字上变频器和现场可编程门阵列FPGA；所述数字上变频器与通道模块连接，现场可编程门阵列FPGA还与本振源模块连接；

现场可编程门阵列FPGA控制数字上变频器在最大带宽50MHz内产生多频点基带信号；

现场可编程门阵列FPGA控制本振源模块，使得本振源模块产生2路锁相信号，2路锁相信号分别为1800MHz点频和S波段跳频两路信号；

数字上变频器产生的多频点基带信号为已调制信号；

本振源模块产生的2路锁相信号为高频载波信号；

数字上变频器产生的已调制信号与本振源模块产生的高频载波信号然后再通道模块中混频；

本振源模块产生的两路信号依次与数字上变频器输出的信号在通道模块中混频；

通道模块将数字电路模块产生的基带信号与本振源模块产生的锁相信号混频输出

1GHz内的超宽带已调制信号。

2.根据权利要求1所述的多频点宽带信号发生器，其特征在于：所述数字上变频器的型号为：AD9957。

3.根据权利要求1所述的多频点宽带信号发生器，其特征在于：还包括金属腔体（1），所述数字电路模块、本振源模块、通道模块均为印制电路板，且各印制电路板安装在金属腔体（1）内部；所述金属腔体（1）还连接有外部接口SMA-50A（11）、外部接口SMA-50B（12）、外部接口DB15S（13）、外部接口DB9P（14），所述外部接口SMA-50A（11）和外部接口SMA-50B（12）均与通道模块连接，外部接口DB15S（13）和外部接口DB9P（14）均与现场可编程门阵列FPGA连接。

4.根据权利要求3所述的多频点宽带信号发生器，其特征在于：印制电路板通过螺丝安装在金属腔体（1）内部。

5.根据权利要求3所述的多频点宽带信号发生器，其特征在于：所述印制电路板上还设置有金属压条，所述金属压条设置在本振源模块和通道模块之间。

6.根据权利要求1、2、3、4、5中任意一项所述的多频点宽带信号发生器，其特征在于：所述现场可编程门阵列FPGA产生带宽为50MHz的基带信号，所述带宽为50MHz的基带信号包含了6个载波频率。

7.根据权利要求1、2、3、4、5中任意一项所述的多频点宽带信号发生器，其特征在于：数字上变频器产生的信号为中频信号。

8.根据权利要求1、2、3、4、5中任意一项所述的多频点宽带信号发生器，其特征在于：所述本振源模块产生的2路锁相信号。

9.基于权利要求1至8中任意一项权利要求所述的多频点宽带信号发生器的信号处理方法，其特征在于：包括以下处理步骤，信号发生步骤：包括基带信号发生步骤和锁相信号发生步骤；基带信号发生步骤：用现场可编程门阵列FPGA控制数字上变频器在最大带宽50MHz内产生多频点基带信号，此基带信号包含了6个载波频率；锁相信号发生步骤：现场可编程门阵列FPGA控制本振源模块，使得本振源模块产生2路锁相信号；

变频处理步骤：基带信号通过数字上变频器正交数字上变频到中频信号；

混频处理步骤：中频信号再通过通道模块进行模拟混频转为射频信号，以本振源模块产生的2路锁相信号为锁相参考信号，将中频信号通过通道模块进行模拟混频、放大、滤波处理。

说明书

多频点宽带信号发生器以及信号处理方法

技术领域

[0001] 本发明属于电子信息技术领域，具体是指多频点宽带信号发生器。多频点宽带信号发生器工作在在超短波波段（带宽1GHz）内，产生多种数字或模拟已调信号。

背景技术

[0002] 信号发生器用于产生调制或载波信号。按信号发生器输出频率的数目可分为点频信号发生器和多频点信号发生器。点频信号发生器输出单一的频点，一般这类信号发生器的相位噪声和杂散抑制等性能要求较高，常用作高性能的单频点本振。多频点信号发生器工作在一定带宽内，可以选频输出（某一时间段内输出一个预定的频率）和扫频输出（按设置的频率步进、频率驻留时间和扫频速率从一个频率上升或下降到另一个频率），是信号发生器中用得最多的一类。产生超宽带信号的主要方法有多通道合成和锁相+倍频+分频合成两种，分别介绍如下。

[0003] a、多通道合成。这种方法采用多个信号发生器，这些信号发生器可以采用直接合成或锁相+倍频+分频合成技术，每个信号发生器都能在一定频率范围内选频输出，这几个信号发生器都能在某一时刻点输出一个特定频率的信号，通过开关将这几路信号中的一路输出。b、锁相+倍频+分频合成。这种方法由MCU（微控制器，如FPGA、DSP或单片机）控制PLL（锁相环）产生多频点输出。单个锁相环就可以输出相对带宽超过40%的宽带信号，如果再结合倍频和分频，可以扩展成超多频点宽带信号发生器，可以实现几十个倍频程的输出。

[0004] 多通道合成技术使用多个信号发生器，这样硬件系统比较庞大，而且各信号发生器放在一起时电磁兼容问题也不容易解决。另外，由于硬件多，功耗也大，调试量加大，结构也复杂。

[0005] 通过MCU控制PLL然后倍频、分频合成技术有硬件使用少的优点，但PLL的参考频率不高，导致信号的相位噪声和杂散等关键指标很难做到很高。而且单独的锁相+倍频+分频合成应用于超宽带系统时，跳频时间会很慢。

发明内容

[0006] 为了解决上述问题，本发明提供了一种多频点宽带信号发生器，这种多频点宽带信号发生器在满足超宽带要求的前提下，同时实现低杂散、低相位噪声和快捷变频性能。

[0007] 本发明的目的通过下述技术方案实现：多频点宽带信号发生器，主要由数字电路模块、以及与数字电路模块连接的本振源模块和通道模块构成，所述本振源模块还与通道模块连接。

[0008] 所述数字电路模块包括互相连接的数字上变频器和现场可编程门阵列FPGA；所述数字上变频器与通道模块连接，现场可编程门阵列FPGA还与本振源模块连接。

[0009] 所述数字上变频器的型号为：AD9957。

[0010] 还包括金属腔体，所述数字电路模块、本振源模块、通道模块均为印制电路板，且各印制电路板安装在金属腔体内部；所述金属腔体还连接有外部接口SMA-50A、外部接口SMA-50B、外部接口DB15S、外部接口DB9P，所述外部接口SMA-50A和外部接口SMA-50B均与通道模块连接，外部接口DB15S和外部接口DB9P均与现场可编程门阵列FPGA连接。

[0011] 印制电路板通过螺丝安装在金属腔体内部。

[0012] 所述印制电路板上还设置有金属压条，所述金属压条设置在本振源模块和通道模块之间。

[0013] 所述现场可编程门阵列FPGA产生带宽为50MHz的基带信号，所述带宽为50MHz的基带信号包含了6个载波频率。

[0014] 数字上变频器产生的信号为中频信号。

[0015] 所述本振源模块产生的2路锁相信号。

[0016] 基于上述多频点宽带信号发生器的信号处理方法，包括以下处理步骤，[0017] 信号发生步骤：包括基带信号发生步骤和锁相信号发生步骤；基带信号发生步骤：用现场可编程门阵列FPGA控制数字上变频器在最大带宽50MHz内产生多频点基带信号，此基带信号包含了6个载波频率；锁相信号发生步骤：现场可编程门阵列FPGA控制本振源模块，使得本振源模块产生2路锁相信号；

[0018] 变频处理步骤：基带信号通过数字上变频器正交数字上变频到中频信号；

[0019] 混频处理步骤：中频信号再通过通道模块进行模拟混频转为射频信号，以本振源模块产生的2路锁相信号为锁相参考信号，将中频信号通过通道模块进行模拟混频、放大、滤波处理。

[0020] 锁相加混频实现超宽带频率合成技术是近年来迅速发展并得到不断提高的技术。这种技术首先由N个PLL产生N个频段的信号，通过开关选择混频器将它们与低频段的已调信号混频，最终的输出信号的最大频率带宽可以实现N个频段的叠加（最大输出信号的频率带宽取决于混频方式）。

[0021] 本发明除采用锁相加混频的方式实现信号发生器的超宽带工作，即在本振源模块的基础上实现信号发生器的超宽带工作，宽带指的是相对带宽超过40%，本发明的工作相对带宽为188%。在满足超宽带要求的前提下，同时实现低杂散、低相位噪声和捷变频性能。超宽带主要通过两个宽带锁相环实现，捷变频通过混频器和开关实现，合理设计混频电路和锁相环路保证低杂散、低相位噪声指标。

[0022] 另外，印制电路板通过螺丝固定在金属腔体内部；外部接口DB15S和外部接口DB9P用于接收外部信号的同时回传状态信号，而外部接口SMA-50A、外部接口SMA-50B分别用于外部调制信号输入和最终的信号输出；本振源模块和通道模块用金属压条隔开，防止电路的相互干扰，通过内部电缆实现射频交联。

[0023] 本发明能实现以下参数设计：本发明能在1GHz的带宽内工作，该合成器的相对工作频率带宽为188%，具有超宽带特征，在超宽工作频带和较宽的信道带宽内保证输出信号的杂散抑制高（高于60dBc）、相位噪声好（≤-90 dBc/Hz偏离载波10kHz）和快速跳频能力（频率切换时间小于100uS），能作为超宽带电子干扰机的高性能的信号发生器。

[0024] AD9957是AD公司产生的一种通用数字上变频器。

[0025] 本发明最多能在50MHz的信道带宽内同时输出6个信号，该合成器的相对工作频率带宽超过188%，具有超宽带特征，在超宽工作频带和较宽的信道带宽内保证6个同时输出信号的杂散抑制高（高于60dBc）、相位噪声好（≤-90 dBc/Hz偏离载波10kHz）和快速跳频能力（频率切换时间小于100uS），能作为超宽带电子干扰机的高性能的信号发生器。如下表1，

[0026] 表1：部分频点测试数据分析取样表

[0027]

[0028] 其中，ƒ1~ ƒ6为输出带宽内等间距取的6个测试点， ƒ1为频率下限，ƒ2为频率上限。

[0029] 综上所述，本发明的有益效果是：本发明采用锁相加混频实现超宽带多频点信号发生器，能在1GHz的带宽内正常工作，同时很好抑制了电路中可能出现的杂散恶化，实现了良好的杂散性能和相位噪声性能，为实现多频点同时输出奠定了良好的技术基础。

附图说明

[0030] 图1为本发明整体结构图。

[0031] 图2为现场可编程门阵列FPGA产生6载波原理框图。

[0032] 图3为金属腔体的结构示意图。

[0033] 图4为金属腔体正面部分示意图。

[0034] 图5为金属腔体背面部分示意图。

[0035] 图中的标号分别表示为：1、金属腔体；11、外部接口SMA-50A；12、外部接口SMA-50B；13、外部接口DB15S；14、外部接口DB9P。

具体实施方式

[0036] 本发明提供了一种多频点宽带信号发生器。

[0037] 参见图1、2、3所示：由于锁相加混频实现超宽带频率合成技术是近年来迅速发展并得到不断提高的技术。这种技术首先由N个PLL产生N个频段的信号，通过开关选择混频器将它们与低频段的已调信号混频，最终的输出信号的最大频率带宽可以实现N个频段的叠加（最大输出信号的频率带宽取决于混频方式）。

[0038] 以此，如图1所示，本发明除采用锁相加混频的方式实现信号发生器的超宽带工作，即在本振源模块的基础上实现信号发生器的超宽带工作，宽带指的是相对带宽超过40%，本发明的工作相对带宽为188%。在满足超宽带要求的前提下，同时实现低杂散、低相位噪声和快捷变频性能。超宽带主要通过两个宽带锁相环实现，捷变频通过混频器和开关实现，合理设计混频电路和锁相环路保证低杂散、低相位噪声指标。

[0039] 以此设计的多频点宽带信号发生器，包括信号发生控制处理电路、以及与信号发生控制处理电路连接的调制信号源电路和本振源模块，所述调制信号源电路和本振源模块同时还连接有通道模块。

[0040] 所述信号发生控制处理电路主要由现场可编程门阵列FPGA、以及与现场可编程门阵列FPGA连接的数字上变频器构成，所述数字上变频器同时与调制信号源电路和本振源模块连接。本发明中的现场可编程门阵列FPGA作为MCU，现场可编程门阵列FPGA用于控制调制信号源电路在最大调制带宽50MHz内产生已调制信号（调制信号已经调制了一个低频率载波），该信号与本振源模块产生的高频载波信号（可选频）在然后再通道模块中混频，输出带宽1GHz的信号，这个信号已经包含多种调制。

[0041] 多频点宽带信号发生器还包括金属腔体1，所述本振源模块、通道模块、信号发生控制处理电路、调制信号源电路均封装在印制电路板上，且印制电路板通过螺丝安装在金属腔体1内部；所述金属腔体1还连接有外部接口SMA-50A11、外部接口SMA-50B12、外部接口DB15S13、外部接口DB9P14，所述外部接口SMA-50A11和外部接口SMA-50B12均与通道模块连接，外部接口DB15S13和外部接口DB9P14均与现场可编程门阵列FPGA连接。

[0042] 所述印制电路板上还设置有金属压条，所述金属压条设置在本振源模块和通道模块之间。

[0043] 所述现场可编程门阵列FPGA产生带宽为50MHz的基带信号，所述带宽为50MHz的基带信号包含了6个载波频率。

[0044] 数字上变频器产生的信号为中频信号。

[0045] 印制电路板通过螺丝固定在金属腔体1内部；外部接口DB15S13和外部接口DB9P14用于接收外部信号的同时回传状态信号，而外部接口SMA-50A11、外部接口SMA-50B12分别用于外部调制信号输入和最终的信号输出；本振源模块和通道模块用金属压条隔开，防止电路的相互干扰，通过内部电缆实现射频交联。

[0046] 本发明能实现以下参数设计：本发明能在1GHz的带宽内工作，该合成器的相对工作频率带宽为188%，具有超宽带特征，在超宽工作频带和较宽的信道带宽内保证输出信号的杂散抑制高（高于60dBc）、相位噪声好（≤-90 dBc/Hz偏离载波10kHz）和快速跳频能力（频率切换时间小于100uS），能作为超宽带电子干扰机的高性能的信号发生器。

[0047] 本发明中，现场可编程门阵列FPGA接收外部控制信号，产生灵活的控制信号去调制信号源电路。调制信号源电路输出已调信号，该信号的调制方式根据外部控制方式选择。在现场可编程门阵列FPGA中加入一个算法，合理配置调制信号源电路的相应控制位，实时调整量化误差等原因引起的杂散，保证从调制信号源电路输出的信号杂散指标良好。

[0048] 本振源模块产生1800MHz点频和S波段跳频两路信号，依次与调制信号源电路输出的信号混频。在通道模块中调整混频器和放大器，保证混频器和放大器工作在线性状态，同时配置若干个衰减器进行大动态衰减，保证了最终输出的多频点信号杂散抑制好，同时满足功率、相噪和跳频时间要求。

[0049] 因此，如图2所示，图2为现场可编程门阵列FPGA产生6载波原理框图。

[0050] 现场可编程门阵列FPGA要求在50MHz带宽内同时产生6个载波，6个载波频率在50MHz带宽可任意设置。

[0051] 因此我们设计的设计方案为：用FPGA产生带宽为50MHz的基带信号，此基带信号包含了6个载波频率；基带信号通过数字上变频器正交数字上变频到中频；中频再通过模拟混频到射频。该设计方案使用了数字上变频器正交数字上变频到中频，主要优势之一是可以实现I和Q的精确匹配，这是因为正交调制功能完全是在数字域内实现的。类似地，由于以数字方式实现，因此IF级的LO或载波泄露极低。该设计方案的另一优势是，NCO使得可以在IF级获得极其精确的调谐分辨率。这提高了发射机频率规划的灵活性。根据具体应用，实际的RF通道调谐可以通过调谐IF级的载波(通过NCO)，而不是调谐RF LO来实现。这样可以提供非常精确的频率和相位控制，也可以需要时提供速度极快的跳频。累加器和查找表构成了DDS，DDS输出载波基带IQ信号，载波频率由FCWx控制，FCW1~FCW6分别控制载波1～载波6的频率。6个载波基带IQ信号通过加法器分别进行相加，最后相加输出合成的基带IQ信号。

[0052] 合成基带IQ信号从FPGA输出到数字上变频器进行正交上变频到中频。

[0053] 如图4、5，图中的数字电路模块对应电路板3，包括FPGA和数字上变频器，用于产生已调制的多频点信号，该电路板放置在金属腔体背面，通过螺丝与金属腔体固定，外部接口包括外部接口SMA-50A11、外部接口SMA-50B12、外部接口DB15S13、外部接口DB9P14，外部接口DB15S13、外部接口DB9P14接收外部信号同时回传状态信号，而外部接口SMA-50A11用于外部调制信号输入；金属腔体的正面分别安装电路板2和电路板1，既实现混频的通道模块和实现高频本振源的本振源模块，本振源模块产生的信号与数字电路模块中数字上变频器产生的多频点信号在通道模块中混频，这两块电路板也通过螺丝与金属腔体连接到一起，两点路板中间用一金属压条隔开，两电路板之间的射频交联通过两根同轴电缆实现，分别传输1800MHz的信号和2100MHz~3070 MHz的信号，电路板2右上方的外部接口SMA-50B12输出最终带宽超过1GHz、工作在L波段的已调信号。

[0054] 现场可编程门阵列FPGA接收外部控制信号，产生灵活的控制信号去控制数字上变频器。数字上变频器输出多频点信号，该信号的调制方式根据外部控制方式选择，其中包括AM和FM等外部调制信号和AM、FM、BPSK、FSK、QPSK等内部调制信号，这些调制信号可同时调制在数字上变频器内部产生的6个（输出频点的最大数）载波上。在现场可编程门阵列FPGA中加入一个算法，合理配置数字上变频器的相应控制位，实时调整量化误差等原因引起的杂散，保证从数字上变频器输出的多频点信号杂散指标良好。

[0055] 本振源模块产生1800MHz和2100MHz~3070 MHz两路信号，依次与数字上变频器输出的多频点信号混频，输出L波段的宽带。在混频和放大中调整混频器和放大器，保证混频器和放大器工作在线性状态，同时配置若干个衰减器进行大动态衰减，保证了最终输出的多频点信号杂散抑制好，同时满足功率、相噪和跳频时间要求。

[0056] 如上上述，便可较好的实现本发明。